[go: up one dir, main page]

KR100659068B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100659068B1
KR100659068B1 KR1020040090493A KR20040090493A KR100659068B1 KR 100659068 B1 KR100659068 B1 KR 100659068B1 KR 1020040090493 A KR1020040090493 A KR 1020040090493A KR 20040090493 A KR20040090493 A KR 20040090493A KR 100659068 B1 KR100659068 B1 KR 100659068B1
Authority
KR
South Korea
Prior art keywords
electrodes
electrode
sustain
auxiliary
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040090493A
Other languages
English (en)
Other versions
KR20060041412A (ko
Inventor
손승현
하타나카히데카주
김영모
이호년
장상훈
이성의
박형빈
김기영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040090493A priority Critical patent/KR100659068B1/ko
Priority to US11/268,478 priority patent/US20060097638A1/en
Priority to JP2005323779A priority patent/JP2006134887A/ja
Priority to CNA2005100034988A priority patent/CN1801438A/zh
Publication of KR20060041412A publication Critical patent/KR20060041412A/ko
Application granted granted Critical
Publication of KR100659068B1 publication Critical patent/KR100659068B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/30—Floating electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

플라즈마 디스플레이 패널이 개시된다. 개시된 플라즈마 디스플레이 패널은, 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판; 하부기판과 상부기판 사이에 마련되는 것으로, 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽; 하부기판에 형성되는 다수의 어드레스전극; 어드레스전극들을 덮도록 형성되는 제1 유전체층; 방전셀들의 내벽에 형성되는 형광체층; 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및 상부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극;을 구비하고, 상기 제1 및 제2 보조전극은 저항성 물질로 이루어진다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 종래 플라즈마 디스플레이 패널의 분리 사시도이다.
도 2a 및 도 2b는 도 1에 도시된 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 변형예를 도시한 단면도이다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 7a 및 도 7b는 본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 8a 및 도 8b는 본 발명의 제5 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
도 9a 및 도 9b는 본 발명의 제6 실시예에 따른 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 각각 절단한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110,210,310,410,510,610... 하부기판
111,221,311,421,511,621... 어드레스전극
112,222,312,422,512,622... 제1 유전체층
115,225,315,425,515,625... 형광체층
120,220,320,420,520,620... 상부기판
121a,211a,321a,411a,521a,611a... 제1 유지전극
121b,211b,321b,411b,521b,611b... 제2 유지전극
122a,212a,522a,612a... 제1 보조전극
122b,212b,522b,612b... 제2 보조전극
123,213,323,413,523,613... 제2 유전체층
124,214,324,414,524,614... 보호막
125,215,325,415,525,615... 제3 유전체층
130,230,330,430,530,630... 방전셀
135,235,335,435,535,635... 격벽
140... 트렌치 322a,412a... 보조전극
532a,632a... 제3 보조전극 532b,632b... 제4 보조전극
533,633... 제4 유전체층
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 상세하게는 방전전압을 낮출 수 있고, 발광 효율(luminous efficiency)을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(Plasma display panel; PDP)은 전기적 방전을 이용하여 화상을 형성하는 장치로서, 휘도나 시야각 등의 표시 성능이 우수하여 그 사용이 날로 증대되고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스 방전이 일어나게 되고, 이 방전 과정에서 발생되는 자외선에 의하여 형광체가 여기되어 가시광을 발산하게 된다.
상기 플라즈마 디스플레이 패널은 그 방전 형식에 따라 직류형(DC type)과 교류형(AC type)으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 교류형 플라즈마 디스플레이 패널은 적어도 하나의 전극이 유전체층으로 감싸지고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신 벽전하(wall charge)에 의하여 방전이 수행된다.
또한, 플라즈마 디스플레이 패널은 전극들의 배치 구조에 따라 대향 방전형(facing discharge type)과 면 방전형(surface discharge type)으로 분류될 수 있다. 대향 방전형 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 각각 상부기판과 하부기판에 배치된 구조로서, 방전이 기판에 수직인 방향으로 일어 난다. 면 방전형 플라즈마 디스플레이 패널은 쌍을 이루는 두 개의 유지전극이 동일한 기판상에 배치된 구조로서, 방전이 기판에 나란한 방향으로 일어난다.
상기 대향 방전형 플라즈마 디스플레이 패널은 발광 효율(luminous efficiency)은 높은 반면에, 플라즈마에 의해 형광체층이 쉽게 열화되는 단점이 있어서, 근래에는 면 방전형 플라즈마 디스플레이 패널이 주류를 이루고 있다.
도 1에는 종래의 일반적인 면 방전형 플라즈마 디스플레이 패널이 도시되어 있다. 그리고, 도 2a 및 도 2b는 각각 도 1에 도시된 플라즈마 디스플레이 패널을 가로 방향 및 세로 방향으로 절단한 단면도이다.
도 1과 도 2a 및 도 2b를 참조하면, 종래의 플라즈마 디스플레이 패널은 일정간격으로 상호 대면하는 하부기판(10)과 상부기판(20)을 구비한다. 상기 하부기판(10)과 상부기판(20) 사이의 공간은 플라즈마 방전이 일어나는 방전공간이 된다.
상기 하부기판(10)의 상면에는 다수의 어드레스 전극(11)이 형성되어 있으며, 이 어드레스 전극들(11)은 제1 유전체층(12)에 의해 매립되어 있다. 상기 제1 유전체층(12)의 상면에는 상기 방전공간을 구획하여 방전셀들(30)을 형성하고, 이 방전셀들(30) 간의 전기적, 광학적 간섭을 방지하는 다수의 격벽(35)이 서로 소정 간격을 두고 형성되어 있다. 상기 방전셀들(30) 내부에는 일반적으로 네온(Ne)가스와 크세논(Xe)가스가 혼합된 방전가스가 채워진다. 그리고, 상기 방전셀들(30)의 내벽을 이루는 상기 제1 유전체층(12)의 상면 및 격벽들(35)의 측면에는 형광체층(15)이 소정 두께 도포되어 있다.
상부기판(20)은 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 이루 어지며, 격벽들(35)이 형성된 하부기판(10)에 결합된다. 상기 상부기판(20)의 하면에는 어드레스 전극들(11)과 직교하는 유지전극들(sustaining electrode, 21a, 21b)이 쌍을 이루며 형성되어 있다. 상기 유지전극들(21a, 21b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 그리고, 상기 유지전극들(21a, 21b)의 라인 저항을 줄이기 위하여, 유지전극들(21a, 21b) 각각의 하면에는 금속재질로 이루어진 버스전극들(22a, 22b)이 유지전극들(21a, 21b)보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(21a, 21b)과 버스전극들(22a, 22b)은 투명한 제2 유전체층(23)에 의해 매립되어 있다. 상기 제2 유전체층(23)의 하면에는 보호막(24)이 형성되어 있다. 상기 보호막(24)은 플라즈마 입자의 스퍼터링에 의한 제2 유전체층(23)의 손상을 방지하고 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.
상기와 같은 구조의 플라즈마 디스플레이 패널에서는, 크세논(Xe) 가스의 분압을 높이면 발광효율을 향상시킬 수는 있으나, 방전전압이 상승하게 되는 문제점이 있다. 또한, 유지전극들 사이의 간격을 넓게 하여 방전경로를 길게 하면 발광효율을 향상시킬 수 있으나, 이 경우에도 역시 방전전압이 상승하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 방전전압을 낮출 수 있고, 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제 공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여,
본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
상기 상부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극;을 구비하고,
상기 제1 및 제2 보조전극은 저항성 물질(resistive material)로 이루어진다.
본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
상기 하부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극;을 구비하고,
상기 제1 및 제2 보조전극은 저항성 물질로 이루어진다.
본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
상기 상부기판에 상기 제1 유지전극에 대응하여 형성되는 것으로, 상기 제1 유지전극에 전압이 인가됨에 따라 전압이 유기되는 보조전극;을 구비한다.
본 발명의 제4 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
상기 하부기판에 상기 제1 유지전극에 대응하여 형성되는 것으로, 상기 제1 유지전극에 전압이 인가됨에 따라 전압이 유기되는 보조전극;을 구비한다.
본 발명의 제5 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극;
상기 상부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극; 및
상기 하부기판과 상부기판 사이에 상기 방전셀마다 서로 대향되게 쌍으로 형성되는 것으로, 상기 제1 및 제2 보조전극에 각각 전기적으로 연결되는 제3 및 제4 보조전극;을 구비한다.
본 발명의 제6 실시예에 따른 플라즈마 디스플레이 패널은,
일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
상기 방전셀들의 내벽에 형성되는 형광체층;
상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극;
상기 하부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으 로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극; 및
상기 하부기판과 상부기판 사이에 상기 방전셀마다 서로 대향되게 쌍으로 형성되는 것으로, 상기 제1 및 제2 보조전극에 각각 전기적으로 연결되는 제3 및 제4 보조전극;을 구비한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭한다.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 반사형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 3a 및 도 3b를 참조하면, 하부기판(110)과 상부기판(120)이 일정간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 여기서, 상기 하부기판(110)과 상부기판(120)은 일반적으로 유리기판으로 이루어진다.
상기 하부기판(110)의 상면에는 다수의 어드레스전극(111)이 형성되어 있으며, 이러한 어드레스전극(111)은 제1 유전체층(112)에 의하여 매립된다. 상기 제1 유전체층(112)의 상면에는 상기 방전공간을 구획하여 다수의 방전셀(130)을 형성하는 다수의 격벽(135)이 소정 간격을 두고 어드레스전극(111)과 나란한 방향으로 형성된다. 이러한 격벽들(135)은 인접하는 방전셀들(130) 간의 전기적, 광학적 간섭을 방지하는 역할을 하게 된다. 상기 방전셀들(130) 내부에는 플라즈마 방전에 의하여 자외선을 발생시키는 방전가스가 채워진다. 그리고, 상기 방전셀들(130)의 내벽을 이루는 상기 제1 유전체층(112)의 상면 및 격벽들(135)의 측면에는 자외선에 의하여 여기되어 가시광을 발생시키는 형광체층(115)이 소정 두께 도포되어 있다. 한편, 도 3a 및 도 3b에는 도시되어 있지 않지만 상기 하부기판(110)에는 상기 방전셀(130)에서 발생된 가시광을 상부기판(120) 쪽으로 반사시키는 반사층이 형성되어 있다.
상기 상부기판(120)의 하면에는 방전셀(130)마다 제1 및 제2 보조전극(122a,122b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 보조전극(122a,122b)은 제2 유전체층(123)에 의하여 매립된다. 여기서, 상기 제1 및 제2 보조전극(122a,122b)은 상기 어드레스전극(111)에 직교하는 방향으로 형성된다. 그리고, 상기 제2 유전체층(123)의 하면에는 방전셀(130)마다 제1 및 제2 유지전극(121a,121b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(121a,121b)은 제3 유전체층(125)에 의하여 매립된다. 여기서, 상기 제1 및 제2 유지전극(121a,121b)은 상기 어드레스전극(111)에 직교하는 방향으로 형성된다.
상기 제1 및 제2 유지전극(121a,121b)은 외부로부터 전압이 인가되는 전극들이다. 여기서, 상기 제1 유지전극(121a)은 표시전극(display electrode)인 X 전극이며, 상기 제2 유지전극(121b)은 주사전극(scanning eletrode)인 Y 전극이다. 상기 제1 및 제2 유지전극(121a,121b)은 일반적으로 비저항성 물질인 Ag 등과 같은 금속으로 이루어질 수 있다.
상기 제1 및 제2 보조전극(122a,122b)은 각각 상기 제1 및 제2 유지전극(121a,121b)에 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극(121a,121b)에 전압이 인가됨에 따라 전압이 유기되는 플로팅(floating) 전극들이다. 즉, 제1 및 제2 유지전극(121a,121b)에 외부로부터 전압이 인가되면, 상기 제1 및 제2 보조전극(122a,122b)에는 상기 제2 유전체층(123)에 의한 전압강하로 인하여 상기 제1 및 제2 유지전극(121a,121b)에 인가된 전압보다 낮은 소정의 전압이 유기된다. 여기서, 상기 제1 및 제2 보조전극(122a,122b)에 유기되는 전압은 상기 제2 유전체층(123)의 두께나 유전율(dielectric constant)에 따라 조절될 수 있다.
상기 제1 및 제2 보조전극(122a,122b)은 각각 상기 제1 및 제2 유지전극(121a,121b)보다 넓은 폭으로 형성된다. 그리고, 상기 제1 보조전극(122a)과 제2 보조전극(122b) 사이의 간격은 상기 제1 유지전극(121a)과 제2 유지전극(121b) 사이의 간격보다 좁게 되어 있다. 한편, 상기 제1 및 제2 유지전극(121a,121b)과 제1 및 제2 보조전극(122a,122b)의 폭이나 위치는 설계조건에 따라 변경이 가능하다.
상기 제1 및 제2 보조전극(122a,122b)은 저항성 물질(resistive material)로 이루어져 있다. 여기서, 상기 제1 및 제2 보조전극(122a,122b)은 방전셀(130)에서 발생된 가시광이 상부기판(120)을 투과할 수 있도록 ITO(Indium Tin Oxide) 또는 SnO2 등과 같은 투명한 저항성 물질로 이루어지는 것이 바람직하다. 이와 같이, 상기 제1 및 제2 보조전극(122a,122b)이 저항성 물질로 이루어지는 경우에는 비저항성 물질로 이루어지는 경우보다 방전경로가 실질적으로 길어지므로 발광 효율이 향상될 수 있다.
상기 제3 유전체층(125)의 표면에는 보호막(124)이 형성되어 있다. 상기 보호막(124)은 플라즈마 입자의 스퍼터링에 의한 제3 유전체층(125)의 손상을 방지하 고 2차 전자를 방출하여 방전전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.
상기와 같은 구조의 플라즈마 디스플레이 패널에서, 외부로부터 상기 제1 및 제2 유지전극(121a,121b)에 각각 전압이 인가되면, 상기 제1 및 제2 보조전극(122a,122b)에 각각 소정의 전압이 유기되어 그 사이에 면 방전(surface discharge)이 일어나게 된다. 이때, 방전이 일어나는 상기 제1 보조전극(122a)과 제2 보조전극(122b) 사이의 간격이 종래 플라즈마 디스플레이 패널에서 보다 좁으므로, 방전전압을 낮출 수 있게 된다. 또한, 상기 제1 및 제2 보조전극(122a,122b)은 저항성 물질로 이루어져 있으므로, 방전 중에는 방전경로가 길어져 발광 효율이 향상될 수 있다.
도 4는 본 발명의 제1 실시예에 따른 반사형 플라즈마 디스플레이 패널의 변형예를 도시한 것이다. 도 4를 참조하면, 제1 보조전극(122a)과 제2 보조전극(122b) 사이에 위치하는 상기 제2 및 제3 유전체층(123,125)에는 소정 형상의 트렌치(trench,140)가 상기 제1 및 제2 보조전극(122a,122b)에 나란한 방향으로 형성되어 있다. 이와 같이, 상기 제2 및 제3 유전체층(123,125)에 트렌치(140)를 형성하게 되면, 상기 트렌치(140) 내부에서도 전계가 형성되므로 발광 효율을 더욱 향상시킬 수 있게 된다.
한편, 본 발명은 상기한 반사형 플라즈마 디스플레이 패널 뿐만 아니라 투과형 플라즈마 디스플레이 패널에도 적용될 수 있다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 투과형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 5a 및 도 5b를 참조하면, 하부기판(210)과 상부기판(220)이 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 상기 상부기판(220)의 하면에는 다수의 어드레스전극(221)이 형성되어 있으며, 상기 어드레스전극(221)은 제1 유전체층(222)에 의하여 매립된다. 상기 어드레스전극(221)은 방전에 의하여 발생된 가시광이 상부기판(220)을 투과하도록 투명한 도전성 물질로 이루어지는 것이 바람직하다. 한편, 상기 어드레스전극(221)은 하부기판(210)에 형성될 수도 있다.
상기 제1 유전체층(222)의 하면에는 상기 방전공간을 구획하여 다수의 방전셀(230)을 형성하는 다수의 격벽(235)이 형성되어 있다. 그리고, 상기 방전셀들(230)의 내벽을 이루는 상기 제1 유전체층(222)의 하면 및 상기 격벽들(235)의 측면에는 형광체층(225)이 소정 두께로 도포되어 있다.
상기 하부기판(210)의 상면에는 방전셀(230)마다 제1 및 제2 보조전극(212a,212b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 보조전극(212a,212b)은 제2 유전체층(213)에 의하여 매립된다. 그리고, 상기 제2 유전체층(213)의 상면에는 방전셀(230)마다 제1 및 제2 유지전극(211a,211b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(211a,211b)은 제3 유전체층(215)에 의하여 매립된다. 그리고, 상기 제3 유전체층(215)의 표면에는 보호막(214)이 형성되어 있다.
전술한 바와 같이, 상기 제1 및 제2 유지전극(211a,211b)은 외부로부터 전압이 인가되는 전극들이고, 상기 제1 및 제2 보조전극(212a,212b)은 각각 제1 및 제2 유지전극(211a,211b)에 전압이 인가됨에 따라 전압이 유기되는 플로팅 전극들이다. 여기서, 상기 제1 및 제2 보조전극(212a,212b)은 각각 상기 제1 및 제2 유지전극(211a,211b)보다 넓은 폭으로 형성된다. 그리고, 상기 제1 보조전극(212a)과 제2 보조전극(212b) 사이의 간격은 상기 제1 유지전극(211a)과 제2 유지전극(211b) 사이의 간격보다 좁게 되어 있다.
상기 제1 및 제2 보조전극(212a,212b)은 저항성 물질(resistive material)로 이루어져 있다. 상기 제1 및 제2 보조전극(212a,212b)은 ITO(Indium Tin Oxide), SnO2 등과 같은 물질로 이루어질 수 있다. 전술한 바와 같이, 상기 제1 및 제2 보조전극(212a,212b)이 저항성 물질로 이루어지는 경우에는 비저항성 물질로 이루어지는 경우보다 방전경로가 실질적으로 길어지므로 발광 효율이 향상될 수 있다.
그리고, 도 5a 및 도 5b에는 도시되어 있지 않지만, 제1 보조전극(212a)과 제2 보조전극(212b) 사이에 위치하는 상기 제2 및 제3 유전체층(213,215)에는 소정 형상의 트렌치가 형성될 수도 있다.
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 반사형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 6a 및 도 6b를 참조하면, 하부기판(310)과 상부기판(320)이 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 상기 하부기판(320)의 상면에는 다수의 어드레스전극(311)이 형성되어 있으며, 상기 어드레스전극(311)은 제1 유전체층(312)에 의하여 매립된다. 상기 제1 유전체층(312)의 상면에 는 상기 방전공간을 구획하여 다수의 방전셀(330)을 형성하는 다수의 격벽(335)이 형성되어 있다. 그리고, 상기 방전셀들(330)의 내벽을 이루는 상기 제1 유전체층(312)의 상면 및 상기 격벽들(335)의 측면에는 형광체층(315)이 소정 두께로 도포되어 있다. 도 6a 및 도 6b에는 도시되어 있지 않지만 상기 하부기판(310)에는 상기 방전셀(330)에서 발생된 가시광을 상부기판(320) 쪽으로 반사시키는 반사층이 형성되어 있다.
상기 상부기판(320)의 하면에는 방전셀(330)마다 보조전극(322a)이 형성되어 있으며, 이러한 보조전극(322a)은 제2 유전체층(323)에 의하여 매립된다. 여기서, 상기 보조전극(322a)은 상기 어드레스전극(311)에 직교하는 방향으로 형성된다. 그리고, 상기 제2 유전체층(323)의 하면에는 방전셀(330)마다 제1 및 제2 유지전극(321a,321b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(321a,321b)은 제3 유전체층(325)에 의하여 매립된다. 여기서, 상기 제1 및 제2 유지전극(321a,321b)은 상기 어드레스전극(311)에 직교하는 방향으로 형성된다.
상기 제1 및 제2 유지전극(321a,321b)은 외부로부터 전압이 인가되는 전극들이다. 여기서, 상기 제1 유지전극(321a)은 표시전극(display electrode)인 X 전극이며, 상기 제2 유지전극(321b)은 주사전극(scanning eletrode)인 Y 전극이다. 상기 제1 및 제2 유지전극(321a,321b)은 일반적으로 비저항성 물질인 Ag 등과 같은 금속으로 이루어질 수 있다.
상기 보조전극(322a)은 상기 제1 유지전극(321a), 즉 X 전극에 대응하여 형성되는 것으로, 상기 제1 유지전극(321a)에 전압이 인가됨에 따라 전압이 유기되는 플로팅 전극이다. 이와 같이, 상기 보조전극(322a)이 상기 제1 및 제2 유지전극(321a,321b) 중 X 전극인 제1 유지전극(321a)에 대응하도록 형성되는 이유는 상기 보조전극(322a)이 Y 전극인 제2 유지전극(321b)에 대응하도록 형성되면 리셋(reset) 방전 및 어드레스 방전 중에 신호왜곡이 발생하기 때문이다.
상기 보조전극(322a)은 상기 제1 유지전극(321a)보다 넓은 폭으로 형성된다. 그리고, 상기 보조전극(322a)과 제2 유지전극(321b) 사이의 간격은 상기 제1 유지전극(321a)과 제2 유지전극(321b) 사이의 간격보다 좁게 되어 있다. 상기 보조전극(322a)은 저항성 물질로 이루어지는 것이 바람직하다. 그리고, 상기 보조전극(322a)은 방전셀(330)에서 발생된 가시광이 상부기판(320)을 투과할 수 있도록 ITO(Indium Tin Oxide) 또는 SnO2 등과 같은 투명한 저항성 물질로 이루어지는 것이 바람직하다. 한편, 상기 보조전극(322a)은 Ag 등과 같은 금속으로 이루어지는 것도 가능하다.
상기 제3 유전체층(325)의 표면에는 보호막(324)이 형성되어 있다. 그리고, 도 6a 및 도 6b에는 도시되어 있지 않지만, 상기 보조전극(322a)과 제2 유지전극(321b) 사이에 위치하는 제2 및 제3 유전체층(323,325)에는 소정 형상의 트렌치가 형성될 수도 있다.
상기와 같은 구조의 플라즈마 디스플레이 패널에서, 외부로부터 제1 및 제2 유지전극(321a,321b)에 전압이 인가되면 상기 제1 유지전극(321a)에 대응하는 보조전극(322a)에 소정의 전압이 유기되고, 이에 따라 상기 보조전극(322a)과 제2 유지 전극(321b) 사이에 먼저 방전이 시작된다. 이때, 방전이 일어나는 상기 보조전극(322a)과 제2 유지전극(321b) 사이의 간격이 종래 플라즈마 디스플레이 패널에서 보다 좁으므로, 방전전압을 낮출 수 있게 된다. 또한, 방전 중에는 방전경로가 길어져 발광 효율이 향상될 수 있다.
도 7a 및 도 7b는 본 발명의 제4 실시예에 따른 투과형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 7a 및 도 7b를 참조하면, 하부기판(410)과 상부기판(420)이 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 상기 상부기판(420)의 하면에는 다수의 어드레스전극(421)이 형성되어 있으며, 상기 어드레스전극(421)은 제1 유전체층(422)에 의하여 매립된다. 상기 어드레스전극(421)은 투명한 도전성 물질로 이루어지는 것이 바람직하다. 한편, 상기 어드레스전극(421)은 하부기판(410)에 형성될 수도 있다.
상기 제1 유전체층(422)의 하면에는 상기 방전공간을 구획하여 다수의 방전셀(430)을 형성하는 다수의 격벽(435)이 형성되어 있다. 그리고, 상기 방전셀들(430)의 내벽을 이루는 상기 제1 유전체층(422)의 하면 및 상기 격벽들(435)의 측면에는 형광체층(425)이 소정 두께로 도포되어 있다.
상기 하부기판(410)의 상면에는 방전셀(430)마다 보조전극(412a)이 형성되어 있으며, 이러한 보조전극(412a)은 제2 유전체층(413)에 의하여 매립된다. 그리고, 상기 제2 유전체층(413)의 상면에는 방전셀(430)마다 제1 및 제2 유지전극(411a,411b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(411a,411b)은 제3 유전체층(215)에 의하여 매립된다. 그리고, 상기 제3 유전체층(415)의 표면에는 보호막(414)이 형성되어 있다.
전술한 바와 같이, 상기 제1 및 제2 유지전극(411a,411b)은 외부로부터 전압이 인가되는 전극들이다. 여기서, 상기 제1 유지전극(411a)은 표시전극(display electrode)인 X 전극이며, 상기 제2 유지전극(411b)은 주사전극(scanning eletrode)인 Y 전극이다. 그리고, 상기 보조전극(412a)은 상기 제1 유지전극(411a), 즉 X 전극에 대응하여 형성되는 것으로, 상기 제1 유지전극(411a)에 전압이 인가됨에 따라 전압이 유기되는 플로팅 전극이다.
상기 보조전극(412a)은 상기 제1 유지전극(411a)보다 넓은 폭으로 형성된다. 그리고, 상기 보조전극(412a)과 제2 유지전극(411b) 사이의 간격은 상기 제1 유지전극(411a)과 제2 유지전극(411b) 사이의 간격보다 좁게 되어 있다. 여기서, 상기 보조전극(412a)은 저항성 물질로 이루어지는 것이 바람직하다. 한편, 상기 보조전극(412a)은 Ag 등과 같은 금속으로 이루어지는 것도 가능하다.
도 6a 및 도 6b에는 도시되어 있지 않지만, 상기 보조전극(412a)과 제2 유지전극(411b) 사이에 위치하는 제2 및 제3 유전체층(413,415)에는 소정 형상의 트렌치가 형성될 수도 있다.
도 8a 및 도 8b는 본 발명의 제5 실시예에 따른 반사형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 8a 및 도 8b를 참조하면, 하부기판(510)과 상부기판(520)이 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 상기 하부기판(520) 의 상면에는 다수의 어드레스전극(511)이 형성되어 있으며, 상기 어드레스전극(511)은 제1 유전체층(512)에 의하여 매립된다. 상기 제1 유전체층(512)의 상면에는 상기 방전공간을 구획하여 다수의 방전셀(530)을 형성하는 다수의 격벽(535)이 형성되어 있다. 그리고, 상기 방전셀들(530)의 내벽을 이루는 상기 제1 유전체층(512)의 상면 및 상기 격벽들(535)의 측면에는 형광체층(515)이 소정 두께로 도포되어 있다. 도 8a 및 도 8b에는 도시되어 있지 않지만 상기 하부기판(510)에는 상기 방전셀(530)에서 발생된 가시광을 상부기판(520) 쪽으로 반사시키는 반사층이 형성되어 있다.
상기 상부기판(520)의 하면에는 방전셀(530)마다 제1 및 제2 보조전극(522a,522b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 보조전극(522a,522b)은 제2 유전체층(523)에 의하여 매립된다. 여기서, 상기 제1 및 제2 보조전극(522a,522b)은 상기 어드레스전극(511)에 직교하는 방향으로 형성된다. 그리고, 상기 제2 유전체층(523)의 하면에는 방전셀(530)마다 제1 및 제2 유지전극(521a,521b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(521a,521b)은 제3 유전체층(525)에 의하여 매립된다. 여기서, 상기 제1 및 제2 유지전극(521a,521b)은 상기 어드레스전극(511)에 직교하는 방향으로 형성된다.
상기 제1 및 제2 유지전극(521a,521b)은 외부로부터 전압이 인가되는 전극들이다. 여기서, 상기 제1 유지전극(521a)은 표시전극(display electrode)인 X 전극이며, 상기 제2 유지전극(521b)은 주사전극(scanning eletrode)인 Y 전극이다. 상기 제1 및 제2 유지전극(521a,521b)은 일반적으로 비저항성 물질인 Ag 등과 같은 금속으로 이루어질 수 있다.
상기 제1 및 제2 보조전극(522a,522b)은 각각 상기 제1 및 제2 유지전극(521a,521b)에 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극(521a,521b)에 전압이 인가됨에 따라 전압이 유기되는 플로팅 전극들이다.
상기 제1 및 제2 보조전극(522a,522b)은 각각 상기 제1 및 제2 유지전극(521a,521b)보다 넓은 폭으로 형성된다. 그리고, 상기 제1 보조전극(522a)과 제2 보조전극(522b) 사이의 간격은 상기 제1 유지전극(521a)과 제2 유지전극(521b) 사이의 간격보다 좁게 되어 있다.
상기 제1 및 제2 보조전극(522a,522b)은 저항성 물질로 이루어지는 것이 바람직하다. 그리고, 상기 제1 및 제2 보조전극(522a,522b)은 방전셀(530)에서 발생된 가시광이 상부기판(520)을 투과할 수 있도록 ITO 또는 SnO2 등과 같은 투명한 저항성 물질로 이루어지는 것이 바람직하다. 그리고, 도 8a 및 도 8b에는 도시되어 있지 않지만, 제1 보조전극(522a)과 제2 보조전극(522b) 사이에 위치하는 제2 및 제3 유전체층(523,525)에는 소정 형상의 트렌치가 형성될 수도 있다.
한편, 상기 하부기판(510)과 상부기판(520) 사이에는 방전셀(530)마다 제3 및 제4 보조전극(532a,532b)이 서로 대향하여 쌍으로 형성되어 있다. 여기서, 상기 제3 및 제4 보조전극(532a,532b)은 각각 제1 및 제2 보조전극(522a,522b)에 전기적으로 연결되어 있다. 상기 제3 및 제4 보조전극(532a,532b)은 제4 유전체층(533)에 의하여 매립되어 있다. 그리고, 상기 제3 및 제4 유전체층(525,533)의 표면에는 보 호막(524)이 형성되어 있다.
상기와 같은 구조의 플라즈마 디스플레이 패널에서, 외부로부터 상기 제1 및 제2 유지전극(521a,521b)에 각각 전압이 인가되면, 상기 제1 및 제2 보조전극(522a,522b)에 각각 소정의 전압이 유기되어 그 사이에 면 방전(surface discharge)이 일어나게 된다. 이때, 제3 및 제4 보조전극(532a,532b)은 상기 제1 및 제2 보조전극(522a,522b)과 전기적으로 연결되어 있으므로, 상기 제3 보조전극(532a)과 제4 보조전극(532b) 사이에는 방전경로가 긴 대향 방전(facing discharge)이 일어나게 되므로, 전술한 실시예들에서보다 발광 효율이 더욱 향상될 수 있다.
도 9a 및 도 9b는 본 발명의 제6 실시예에 따른 투과형 플라즈마 디스플레이 패널을 가로방향 및 세로방향으로 절단한 단면도들이다.
도 9a 및 도 9b를 참조하면, 하부기판(610)과 상부기판(620)이 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성한다. 상기 상부기판(620)의 하면에는 다수의 어드레스전극(621)이 형성되어 있으며, 상기 어드레스전극(621)은 제1 유전체층(622)에 의하여 매립된다. 상기 어드레스전극(621)은 투명한 도전성 물질로 이루어지는 것이 바람직하다. 한편, 상기 어드레스전극(621)은 하부기판(610)에 형성될 수도 있다.
상기 제1 유전체층(622)의 하면에는 상기 방전공간을 구획하여 다수의 방전셀(630)을 형성하는 다수의 격벽(635)이 형성되어 있다. 그리고, 상기 방전셀들(630)의 내벽을 이루는 상기 제1 유전체층(622)의 하면 및 상기 격벽들(635)의 측 면에는 형광체층(625)이 소정 두께로 도포되어 있다.
상기 하부기판(610)의 상면에는 방전셀(630)마다 제1 및 제2 보조전극(612a,612b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 보조전극(612a,612b)은 제2 유전체층(613)에 의하여 매립된다. 그리고, 상기 제2 유전체층(613)의 상면에는 방전셀(630)마다 제1 및 제2 유지전극(611a,611b)이 쌍으로 형성되어 있으며, 이러한 제1 및 제2 유지전극(611a,611b)은 제3 유전체층(615)에 의하여 매립된다.
전술한 바와 같이, 상기 제1 및 제2 유지전극(611a,611b)은 외부로부터 전압이 인가되는 전극들이고, 상기 제1 및 제2 보조전극(612a,612b)은 각각 제1 및 제2 유지전극(611a,611b)에 전압이 인가됨에 따라 전압이 유기되는 플로팅 전극들이다. 여기서, 상기 제1 및 제2 보조전극(612a,612b)은 각각 상기 제1 및 제2 유지전극(611a,611b)보다 넓은 폭으로 형성된다. 그리고, 상기 제1 보조전극(612a)과 제2 보조전극(612b) 사이의 간격은 상기 제1 유지전극(611a)과 제2 유지전극(611b) 사이의 간격보다 좁게 되어 있다. 여기서, 상기 제1 및 제2 보조전극(612a,612b)은 저항성 물질로 이루어지는 것이 바람직하다. 한편, 상기 제1 및 제2 보조전극(612a,612b) Ag 등과 같은 금속으로 이루어지는 것도 가능하다. 그리고, 도 9a 및 도 9b에는 도시되어 있지 않지만, 제1 보조전극(612a)과 제2 보조전극(612b) 사이에 위치하는 상기 제2 및 제3 유전체층(613,615)에는 소정 형상의 트렌치가 형성될 수도 있다.
한편, 상기 하부기판(610)과 상부기판(620) 사이에는 방전셀(630)마다 제3 및 제4 보조전극(632a,632b)이 서로 대향하여 쌍으로 형성되어 있다. 여기서, 상기 제3 및 제4 보조전극(632a,632b)은 각각 제1 및 제2 보조전극(612a,612b)에 전기적으로 연결되어 있다. 상기 제3 및 제4 보조전극(632a,632b)은 제4 유전체층(633)에 의하여 매립되어 있다. 그리고, 상기 제3 및 제4 유전체층(615,633)의 표면에는 보호막(614)이 형성되어 있다.
전술한 실시예들에서는, 유지전극들에 전압이 인가됨에 따라 전압이 유기되는 보조전극들이 유지전극들의 바깥쪽에 형성된 경우가 설명되었지만, 본 발명은 이에 한정되지 않고, 상기 보조전극들이 유지전극들의 안쪽에 형성되는 경우에도 적용될 수 있다.
이상에서 본 발명에 따른 바람직한 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 살펴본 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 상부기판 또는 하부기판에 외부로부터 유지전극들에 전압이 인가됨에 따라 전압이 유기되는 보조전극들을 마련함으로써 방전전압을 낮출 수 있고, 발광 효율을 향상시킬 수 있게 된다.

Claims (42)

  1. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하 부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
    상기 상부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극;을 구비하고,
    상기 제1 및 제2 보조전극은 저항성 물질(resistive material)로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 보조전극은 상기 제1 및 제2 유지전극의 상부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체층이 형성되며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치(trench)가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 보조전극은 투명한 저항성 물질로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 제1 및 제2 보조전극은 ITO(Indium Tin Oxide) 또는 SnO2로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
    상기 하부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극;을 구비하고,
    상기 제1 및 제2 보조전극은 저항성 물질로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 보조전극은 상기 제1 및 제2 유지전극의 하부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체층이 형성되며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  13. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
    상기 상부기판에 상기 제1 유지전극에 대응하여 형성되는 것으로, 상기 제1 유지전극에 전압이 인가됨에 따라 전압이 유기되는 보조전극;을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 제1 유지전극은 표시전극(display electrode)이고, 상기 제2 유지전극은 주사전극(scanning electrode)인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 14 항에 있어서,
    상기 보조전극은 상기 제1 유지전극의 상부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제 15 항에 있어서,
    상기 보조전극과 제2 유지전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 제 16 항에 있어서,
    상기 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체층이 형성되 며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제 17 항에 있어서,
    상기 보조전극과 제2 유지전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  19. 제 13 항에 있어서,
    상기 보조전극은 저항성 물질 또는 금속으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  20. 제 19 항에 있어서,
    상기 보조전극은 투명한 저항성 물질로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  21. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극; 및
    상기 하부기판에 상기 제1 유지전극에 대응하여 형성되는 것으로, 상기 제1 유지전극에 전압이 인가됨에 따라 전압이 유기되는 보조전극;을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  22. 제 21 항에 있어서,
    상기 제1 유지전극은 표시전극이고, 상기 제2 유지전극은 주사전극인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  23. 제 22 항에 있어서,
    상기 보조전극은 상기 제1 유지전극의 하부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  24. 제 23 항에 있어서,
    상기 보조전극과 제2 유지전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  25. 제 24 항에 있어서,
    상기 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체층이 형성되며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  26. 제 25 항에 있어서,
    상기 보조전극과 제2 유지전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  27. 제 21 항에 있어서,
    상기 보조전극은 저항성 물질 또는 금속으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  28. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 상부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극;
    상기 상부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극; 및
    상기 하부기판과 상부기판 사이에 상기 방전셀마다 서로 대향되게 쌍으로 형성되는 것으로, 상기 제1 및 제2 보조전극에 각각 전기적으로 연결되는 제3 및 제4 보조전극;을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  29. 제 28 항에 있어서,
    상기 제1 및 제2 보조전극은 상기 제1 및 제2 유지전극의 상부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  30. 제 29 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  31. 제 30 항에 있어서,
    상기 제1 및 제2 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체 층이 형성되며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  32. 제 31 항에 있어서,
    상기 제3 및 제4 보조전극의 표면에는 제4 유전체층이 형성되고, 상기 제4 유전체층의 표면에는 상기 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  33. 제 31 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  34. 제 28 항에 있어서,
    상기 제1 및 제2 보조전극은 저항성 물질 또는 금속으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  35. 제 34 항에 있어서,
    상기 제1 및 제2 보조전극은 투명한 저항성 물질로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  36. 일정한 간격으로 서로 대향되게 배치되어 그 사이에 방전공간을 형성하는 하부기판 및 상부기판;
    상기 하부기판과 상부기판 사이에 마련되는 것으로, 상기 방전공간을 구획하여 다수의 방전셀을 형성하는 다수의 격벽;
    상기 하부기판과 상부기판 중 어느 하나의 기판에 형성되는 다수의 어드레스전극;
    상기 어드레스전극들을 덮도록 형성되는 제1 유전체층;
    상기 방전셀들의 내벽에 형성되는 형광체층;
    상기 하부기판에 상기 방전셀마다 쌍으로 형성되는 제1 및 제2 유지전극;
    상기 하부기판에 상기 제1 및 제2 유지전극에 각각 대응하여 형성되는 것으로, 상기 제1 및 제2 유지전극에 전압이 인가됨에 따라 전압이 유기되는 제1 및 제2 보조전극; 및
    상기 하부기판과 상부기판 사이에 상기 방전셀마다 서로 대향되게 쌍으로 형성되는 것으로, 상기 제1 및 제2 보조전극에 각각 전기적으로 연결되는 제3 및 제4 보조전극;을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  37. 제 36 항에 있어서,
    상기 제1 및 제2 보조전극은 상기 제1 및 제2 유지전극의 하부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  38. 제 37 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이의 간격은 상기 제1 유지전극과 제2 유지전극 사이의 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  39. 제 38 항에 있어서,
    상기 제1 및 제2 보조전극과 상기 제1 및 제2 유지전극 사이에는 제2 유전체층이 형성되며, 상기 제2 유전체층 상에는 상기 제1 및 제2 유지전극을 덮도록 제3 유전체층이 형성되고, 상기 제3 유전체층의 표면에는 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  40. 제 39 항에 있어서,
    상기 제3 및 제4 보조전극의 표면에는 제4 유전체층이 형성되고, 상기 제4 유전체층의 표면에는 상기 보호막이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  41. 제 39 항에 있어서,
    상기 제1 보조전극과 제2 보조전극 사이에 위치하는 제2 및 제3 유전체층에는 트렌치가 형성되는 것을 특징으로 플라즈마 디스플레이 패널.
  42. 제 36 항에 있어서,
    상기 제1 및 제2 보조전극은 저항성 물질 또는 금속으로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020040090493A 2004-11-08 2004-11-08 플라즈마 디스플레이 패널 Expired - Fee Related KR100659068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040090493A KR100659068B1 (ko) 2004-11-08 2004-11-08 플라즈마 디스플레이 패널
US11/268,478 US20060097638A1 (en) 2004-11-08 2005-11-08 Plasma display panel
JP2005323779A JP2006134887A (ja) 2004-11-08 2005-11-08 プラズマディスプレイパネル
CNA2005100034988A CN1801438A (zh) 2004-11-08 2005-11-08 等离子体显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090493A KR100659068B1 (ko) 2004-11-08 2004-11-08 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20060041412A KR20060041412A (ko) 2006-05-12
KR100659068B1 true KR100659068B1 (ko) 2006-12-21

Family

ID=36315636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090493A Expired - Fee Related KR100659068B1 (ko) 2004-11-08 2004-11-08 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US20060097638A1 (ko)
JP (1) JP2006134887A (ko)
KR (1) KR100659068B1 (ko)
CN (1) CN1801438A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080055231A (ko) * 2006-12-14 2008-06-19 엘지전자 주식회사 플라즈마 디스플레이 패널

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267293A (ja) * 1991-02-22 1992-09-22 Nec Corp ガス放電表示素子の駆動方法
JPH11345570A (ja) * 1998-03-31 1999-12-14 Toshiba Corp 平面表示装置
KR20010083659A (ko) * 2000-02-17 2001-09-01 구자홍 플라즈마 디스플레이 패널
KR20020064098A (ko) * 2001-02-01 2002-08-07 엘지전자주식회사 플라즈마 디스플레이 패널
JP2002270100A (ja) * 2001-03-12 2002-09-20 Sony Corp プラズマ放電表示装置
JP2004241379A (ja) * 2003-01-15 2004-08-26 Toray Ind Inc プラズマディスプレイ部材およびプラズマディスプレイ、並びにプラズマディスプレイ部材の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US37444A (en) * 1863-01-20 Improvement in surface-condensers
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
US6097357A (en) * 1990-11-28 2000-08-01 Fujitsu Limited Full color surface discharge type plasma display device
EP0554172B1 (en) * 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JP3025598B2 (ja) * 1993-04-30 2000-03-27 富士通株式会社 表示駆動装置及び表示駆動方法
JP2891280B2 (ja) * 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JP3163563B2 (ja) * 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP2001015038A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd プラズマディスプレィパネル
US6603265B2 (en) * 2000-01-25 2003-08-05 Lg Electronics Inc. Plasma display panel having trigger electrodes
KR100324262B1 (ko) * 2000-02-03 2002-02-21 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
JP3958918B2 (ja) * 2000-07-24 2007-08-15 パイオニア株式会社 プラズマディスプレイパネル及びその製造方法
KR100399787B1 (ko) * 2001-05-04 2003-09-29 삼성에스디아이 주식회사 기판과 이 기판의 제조방법 및 이 기판을 가지는 플라즈마표시장치
JP3659913B2 (ja) * 2001-10-30 2005-06-15 富士通株式会社 プラズマディスプレイパネルおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267293A (ja) * 1991-02-22 1992-09-22 Nec Corp ガス放電表示素子の駆動方法
JPH11345570A (ja) * 1998-03-31 1999-12-14 Toshiba Corp 平面表示装置
KR20010083659A (ko) * 2000-02-17 2001-09-01 구자홍 플라즈마 디스플레이 패널
KR20020064098A (ko) * 2001-02-01 2002-08-07 엘지전자주식회사 플라즈마 디스플레이 패널
JP2002270100A (ja) * 2001-03-12 2002-09-20 Sony Corp プラズマ放電表示装置
JP2004241379A (ja) * 2003-01-15 2004-08-26 Toray Ind Inc プラズマディスプレイ部材およびプラズマディスプレイ、並びにプラズマディスプレイ部材の製造方法

Also Published As

Publication number Publication date
CN1801438A (zh) 2006-07-12
JP2006134887A (ja) 2006-05-25
KR20060041412A (ko) 2006-05-12
US20060097638A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
KR20050045513A (ko) 플라즈마 디스플레이 패널
KR100659068B1 (ko) 플라즈마 디스플레이 패널
EP1701373B1 (en) Plasma Display Panel (PDP)
KR100768001B1 (ko) 플라즈마 디스플레이 패널
KR20050036448A (ko) 플라즈마 디스플레이 패널
KR100542223B1 (ko) 플라즈마 디스플레이 패널
US20060197450A1 (en) Dielectric layer structure and plasma display panel having the same
KR100669723B1 (ko) 플라즈마 디스플레이 패널
US20060097640A1 (en) Plasma display panel
KR100759561B1 (ko) 플라즈마 디스플레이 패널
KR100740129B1 (ko) 플라즈마 디스플레이 패널
KR100669722B1 (ko) 플라즈마 디스플레이 패널
KR100581923B1 (ko) 투과형 플라즈마 디스플레이 패널
KR20040102419A (ko) 플라즈마 디스플레이 패널
KR100670336B1 (ko) 플라즈마 디스플레이 패널
KR100599680B1 (ko) 플라즈마 디스플레이 패널
KR100670334B1 (ko) 플라즈마 디스플레이 패널
KR20050088535A (ko) 플라즈마 디스플레이 패널
KR100581920B1 (ko) 플라즈마 디스플레이 패널
KR100692058B1 (ko) 플라즈마 디스플레이 패널
KR100719573B1 (ko) 플라즈마 디스플레이 패널
KR100670303B1 (ko) 플라즈마 디스플레이 패널
KR100578923B1 (ko) 플라즈마 디스플레이 패널
KR20050097252A (ko) 플라즈마 디스플레이 패널
US20070120479A1 (en) Plasma display panel(apparatus)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041108

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060427

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee