[go: up one dir, main page]

KR100656425B1 - 반도체 메모리의 리프레쉬 제어장치 및 방법 - Google Patents

반도체 메모리의 리프레쉬 제어장치 및 방법 Download PDF

Info

Publication number
KR100656425B1
KR100656425B1 KR1020050098572A KR20050098572A KR100656425B1 KR 100656425 B1 KR100656425 B1 KR 100656425B1 KR 1020050098572 A KR1020050098572 A KR 1020050098572A KR 20050098572 A KR20050098572 A KR 20050098572A KR 100656425 B1 KR100656425 B1 KR 100656425B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
output
counter
internal address
Prior art date
Application number
KR1020050098572A
Other languages
English (en)
Inventor
이병철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050098572A priority Critical patent/KR100656425B1/ko
Application granted granted Critical
Publication of KR100656425B1 publication Critical patent/KR100656425B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

리프레쉬 소비전류를 감소시킬 수 있도록 한 반도체 메모리의 리프레쉬 제어장치 및 방법에 관한 것으로, 동작모드에 따라 액티브 신호 및 리프레쉬 시작신호를 출력하는 액티브/리프레쉬 시작신호 생성부, 외부 어드레스, 내부 어드레스 및 상기 액티브 신호에 따라 리프레쉬 스킵신호를 생성하는 리프레쉬 스킵신호 생성부, 및 상기 리프레쉬 시작신호 또는 상기 리프레쉬 스킵신호에 따라 상기 내부 어드레스를 출력하는 리프레쉬 카운터를 포함하므로 노멀 동작에 의해 리프레쉬가 이루어진 워드라인에 대해 추가적인 리프레쉬 동작을 차단하여 소비전력을 감소시킬 수 있다.
리프레쉬, 카운터, 스킵

Description

반도체 메모리의 리프레쉬 제어장치 및 방법{Apparatus and Method for Controlling Refresh of Semiconductor Memory}
도 1은 종래의 기술에 따른 반도체 메모리의 리프레쉬 제어장치의 구성을 나타낸 블록도,
도 2는 도 1의 리프레쉬 제어장치의 동작을 설명하기 위한 타이밍도,
도 3은 본 발명 기술에 따른 반도체 메모리의 리프레쉬 제어장치의 구성을 나타낸 블록도,
도 4는 도 3의 리프레쉬 스킵 판단부의 구성을 나타낸 회로도,
도 5는 도 3의 리프레쉬 카운터의 구성을 나타낸 회로도이고,
도 6은 도 3의 리프레쉬 제어장치의 동작을 설명하기 위한 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 리프레쉬 대기신호 생성부 20: 액티브/리프레쉬 시작신호 생성부
40: 리프레쉬 스킵신호 생성부 41: 비교부
42: 신호 생성부 50: 리프레쉬 카운터
51: 카운터 제어부 52: 카운터
본 발명은 반도체 메모리에 관한 것으로서, 특히 반도체 메모리의 리프레쉬 제어장치 및 방법에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory) 구조에 따른 메모리 셀을 사용하는 반도체 메모리의 경우, 메모리 셀에 기입된 데이터의 손실을 방지하기 위한 리프레쉬(Refresh) 동작이 필수적으로 수행되어야 한다. 따라서 리프레쉬 동작을 제어하기 위한 장치가 필수적으로 구비되어야 한다.
이하, 상술한 리프레쉬 동작을 제어하기 위한 종래의 기술을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 메모리의 리프레쉬 제어장치의 구성을 나타낸 블록도, 도 2는 도 1의 리프레쉬 제어장치의 동작을 설명하기 위한 타이밍도이다.
종래의 기술에 따른 반도체 메모리의 리프레쉬 제어장치는 도 1에 도시된 바와 같이, 리프레쉬 요청신호(Ref-request)와 리프레쉬 시작신호(Ref-start)에 따라 리프레쉬 대기신호(Ref-standby)를 출력하는 리프레쉬 대기신호 생성부(10), 노멀 동작모드 신호(Normal)와 상기 리프레쉬 대기신호(Ref-standby)에 따라 워드라인을 구동하기 위한 액티브 신호(Rowact) 및 상기 리프레쉬 시작신호(Ref-start)를 출력하는 액티브/리프레쉬 시작신호 생성부(20), 상기 리프레쉬 시작신호(Ref-start)에 따라 상기 워드라인을 지정하기 위한 내부 어드레스(Rcnt)를 증가시켜 출력하는 리프레쉬 카운터(30)를 포함하여 구성된다.
이와 같이 구성된 종래기술의 동작을 설명하면 다음과 같다.
리프레쉬 대기신호 생성부(10)는 도 2와 같이, 리프레쉬 요청신호(Ref-request)에 따라 리프레쉬 대기신호(Ref-standby)를 인에이블(Enable)시킨다.
이때 리프레쉬 대기신호(Ref-standby)를 인에이블시키는 것은, 해당 신호를 로우 레벨에서 하이 레벨로 만드는 것으로 가정한 것이며, 회로설계에 따라 그 반대의 경우도 가능하다.
그리고 도 2에 도시된 바와 같이, 상기 리프레쉬 대기신호 생성부(10)는 리프레쉬 시작신호(Ref-start)가 인에이블되면 상기 리프레쉬 대기신호(Ref-standby)를 디스에이블(Disable) 시킨다.
이어서 액티브/리프레쉬 시작신호 생성부(20)는 노멀 동작모드 신호(Normal)가 디스에이블 상태 즉, 리프레쉬 동작모드이고, 상기 리프레쉬 대기신호(Ref-standby)가 인에이블 상태이면 리프레쉬 시작신호(Ref-start)를 인에이블 상태로 만든다.
또한 액티브/리프레쉬 시작신호 생성부(20)는 노멀 동작 및 리프레쉬 동작에 따라 해당 워드라인(Word line)을 구동하기 위한 액티브 신호(Rowact)를 추가적으로 출력한다.
상기 노멀 동작모드 신호(Normal)는 현재의 동작모드 즉, 노멀 동작모드와 리프레쉬 동작모드를 구분하기 위한 신호이다. 즉, 노멀 동작모드 신호(Normal)가 인에이블 상태이면 노멀 동작모드이고, 디스에이블 상태이면 리프레쉬 동작모드를 의미한다.
한편, 액티브/리프레쉬 시작신호 생성부(20)는 상기 노멀 동작모드 신호(Normal)가 인에이블 상태이면 노멀 동작(읽기 또는 쓰기)을 위해 외부 어드레스(Ax)에 해당하는 워드라인을 구동하기 위한 액티브 신호(Rowact)를 출력하고, 상기 리프레쉬 시작신호(Ref-start)를 디스에이블시킨다. 그리고 액티브/리프레쉬 시작신호 생성부(20)는 상기 노멀 동작모드 신호(Normal)가 디스에이블 상태이더라도 상기 리프레쉬 대기신호(Ref-standby)가 디스에이블 상태이면 인에이블 될 때까지 리프레쉬 시작신호(Ref-start)를 디스에이블 상태로 유지시킨다.
이어서 상기 리프레쉬 카운터(30)는 상기 리프레쉬 시작신호(Ref-start)에 따라 리프레쉬 동작이 이루어져야 할 워드 라인을 지정하기 위한 내부 어드레스(Rcnt)를 출력한다. 즉, 상기 리프레쉬 시작신호(Ref-start)가 인에이블 될 때마다 상기 내부 어드레스(Rcnt)를 증가시킨다.
따라서 상기 내부 어드레스(Rcnt)에 해당하는 워드 라인이 구동되어 리프레쉬 동작이 수행된다.
이때 외부 어드레스(Ax)는 노멀 동작을 위해 외부에서 제공되는 어드레스이고, 내부 어드레스(Rcnt)는 상기 외부 어드레스(Ax)와 무관하게 리프레쉬 동작 전용으로 상기 리프레쉬 카운터(30)에서 주기적으로 증가되는 어드레스이다.
그러나 종래의 기술에 따른 반도체 메모리의 리프레쉬 제어장치는 외부 어드레스(Ax)에 해당하는 워드라인이 노멀 동작을 위해 액티브 되었다면 자동으로 리프레쉬가 이루어진 상태이다. 그러나 상기 노멀 동작과 인접한 시점에 별도의 리프레쉬 동작을 위해 상기 워드라인이 액티브 되었을 경우, 리프레쉬 동작을 다시 수행 하게 되므로 불필요한 리프레쉬를 수행하여 전력소모를 증가시키는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 리프레쉬 소비전류를 감소시킬 수 있도록 한 반도체 메모리의 리프레쉬 제어장치 및 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 메모리의 리프레쉬 제어장치는 동작모드에 따라 액티브 신호 및 리프레쉬 시작신호를 출력하는 액티브/리프레쉬 시작신호 생성부, 외부 어드레스, 내부 어드레스 및 상기 액티브 신호에 따라 리프레쉬 스킵신호를 생성하는 리프레쉬 스킵신호 생성부, 및 상기 리프레쉬 시작신호 또는 상기 리프레쉬 스킵신호에 따라 상기 내부 어드레스를 출력하는 리프레쉬 카운터를 포함함을 특징으로 한다.
본 발명에 따른 반도체 메모리의 리프레쉬 제어방법은 외부 어드레스와 상기 리프레쉬 카운터에서 출력된 내부 어드레스를 비교하는 단계, 상기 비교결과에 따라 상기 내부 어드레스에 해당하는 워드라인 액티브 신호의 인에이블 여부를 판단하는 단계, 및 상기 액티브 신호의 인에이블 여부 판단결과에 따라 상기 리프레쉬 카운터에서 출력되는 내부 어드레스를 증가시켜 해당 워드라인에 대한 리프레쉬 동작을 스킵시키는 단계를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명 기술에 따른 반도체 메모리의 리프레쉬 제어장치의 구성을 나타낸 블록도, 도 4는 도 3의 리프레쉬 스킵 판단부의 구성을 나타낸 회로도, 도 5는 도 3의 리프레쉬 카운터의 구성을 나타낸 회로도이고, 도 6은 도 3의 리프레쉬 제어장치의 동작을 설명하기 위한 타이밍도이다.
본 발명에 따른 반도체 메모리의 리프레쉬 제어장치는 도 3에 도시된 바와 같이, 리프레쉬 요청신호(Ref-request)와 리프레쉬 시작신호(Ref-start)에 따라 리프레쉬 대기신호(Ref-standby)를 출력하는 리프레쉬 대기신호 생성부(10), 동작모드에 따라 액티브 신호(Rowact) 및 리프레쉬 시작신호(Ref-start)를 출력하는 액티브/리프레쉬 시작신호 생성부(20), 외부 어드레스(Ax), 내부 어드레스(Rcnt) 및 상기 액티브 신호(Rowact)에 따라 리프레쉬 스킵신호(Ref-skip)를 생성하는 리프레쉬 스킵신호 생성부(40), 및 상기 리프레쉬 시작신호(Ref-start) 또는 상기 리프레쉬 스킵신호(Ref-skip)에 따라 상기 내부 어드레스(Rcnt)를 출력하는 리프레쉬 카운터(50)를 포함한다.
상기 동작모드는 노멀(Normal) 모드와 리프레쉬(Refresh) 모드를 포함한다.
상기 리프레쉬 스킵신호 생성부(40)는 상기 외부 어드레스(Ax)와 상기 리프레쉬 카운터에서 출력된 내부 어드레스(Rcnt)가 일치하는지 판단하기 위한 비교부(41), 및 상기 비교부(41)의 출력과 상기 액티브 신호(Rowact)에 따라 리프레쉬 스킵신호(Ref-skip)를 출력하는 신호 생성부(42)를 포함한다.
이때 비교부(41)는 두 입력이 같을 때만 하이 레벨을 출력하는 X-NOR(Exclusive NOR) 로직으로 동작하는 회로로서, 상기 외부 어드레스(Ax)와 상기 내부 어드레스(Rcnt)를 입력받는 낸드 게이트(NAND Gate)(41-1), 상기 낸드 게이트(41-1)의 출력을 반전시키는 제 1 인버터(41-2), 상기 외부 어드레스(Ax)와 상기 내부 어드레스(Rcnt)를 입력받는 제 1 노아 게이트(NOR Gate)(41-3), 상기 제 1 인버터(41-2) 및 상기 제 1 노아 게이트(NOR Gate)(41-3)의 출력을 입력받는 제 2 노아 게이트(41-5), 및 상기 제 2 노아 게이트(41-5)의 출력을 반전시키는 제 2 인버터(41-6)를 포함한다.
그리고 신호 생성부(42)는 일단에 전원단(Vperi)이 연결되고, 타단에 접지단(Vss)이 연결되며, 게이트에 상기 액티브 신호(Rowact)가 입력되는 트랜지스터(P1, N1)와 상기 비교부(41)의 출력이 입력되는 트랜지스터(N2)로 이루어진 트랜지스터 어레이(P1, N1, N2), 및 상기 트랜지스터 어레이(P1, N1, N2) 중에서 트랜지스터(P1)와 트랜지스터(N1)의 연결노드를 통해 출력되는 신호를 반전시켜 리프레쉬 스킵신호(Ref-skip)를 출력하는 인버터(42-1)를 포함한다.
상기 리프레쉬 카운터(50)는 상기 리프레쉬 시작신호(Ref-start)와 리프레쉬 스킵신호(Ref-skip)에 따른 제어신호를 출력하는 카운터 제어부(51), 및 상기 카운터 제어부(51)에서 출력된 제어신호에 따라 어드레스를 증가시켜 출력하는 카운터(52)를 포함한다. 이때 카운터 제어부(51)는 노아 게이트로 구성되며, 카운터 제어부(51)에서 출력되는 제어신호는 상기 리프레쉬 시작신호(Ref-start)와 리프레쉬 스킵신호(Ref-skip) 중에서 하나라도 하이 레벨(인에이블 상태)일 경우 카운터(52)가 내부 어드레스(Rcnt)를 증가시키도록 제어하기 위한 신호이다.
이와 같이 구성된 본 발명에 따른 반도체 메모리의 리프레쉬 제어장치의 동 작을 설명하면 다음과 같다.
리프레쉬 대기신호 생성부(10)는 리프레쉬 요청신호(Ref-request)에 따라 리프레쉬 대기신호(Ref-standby)를 인에이블(Enable)시킨다.
이때 리프레쉬 대기신호(Ref-standby)를 인에이블시키는 것은, 해당 신호를 로우 레벨에서 하이 레벨로 만드는 것으로 가정한 것이며, 회로설계에 따라 그 반대의 경우도 가능하다.
한편, 상기 리프레쉬 대기신호 생성부(10)는 리프레쉬 시작신호(Ref-start)가 인에이블되면 상기 리프레쉬 대기신호(Ref-standby)를 디스에이블(Disable) 시킨다.
이어서 액티브/리프레쉬 시작신호 생성부(20)는 노멀 동작모드 신호(Normal)가 디스에이블 상태 즉, 리프레쉬 동작모드이고, 상기 리프레쉬 대기신호(Ref-standby)가 인에이블 상태이면 리프레쉬 시작신호(Ref-start)를 인에이블 상태로 만든다.
또한 액티브/리프레쉬 시작신호 생성부(20)는 노멀 동작 및 리프레쉬 동작에 따라 해당 워드라인(Word line)을 구동하기 위한 액티브 신호(Rowact)를 추가적으로 출력한다.
상기 노멀 동작모드 신호(Normal)는 현재의 동작모드 즉, 노멀 동작모드와 리프레쉬 동작모드를 구분하기 위한 신호이다. 즉, 노멀 동작모드 신호(Normal)가 인에이블 상태이면 노멀 동작모드이고, 디스에이블 상태이면 리프레쉬 동작모드를 의미한다.
한편, 액티브/리프레쉬 시작신호 생성부(20)는 상기 노멀 동작모드 신호(Normal)가 인에이블 상태이면 노멀 동작(읽기 또는 쓰기)을 위해 외부 어드레스(Ax)에 해당하는 워드라인을 구동하기 위한 액티브 신호(Rowact)를 출력하고, 상기 리프레쉬 시작신호(Ref-start)를 디스에이블시킨다. 그리고 액티브/리프레쉬 시작신호 생성부(20)는 상기 노멀 동작모드 신호(Normal)가 디스에이블 상태이더라도 상기 리프레쉬 대기신호(Ref-standby)가 디스에이블 상태이면 인에이블 될 때까지 리프레쉬 시작신호(Ref-start)를 디스에이블 상태로 유지시킨다.
이어서 리프레쉬 스킵신호 생성부(40)는 입력된 외부 어드레스(Ax)와 내부 어드레스(Rcnt)가 서로 같으면 비교부(41)에서 비교 결과신호(comp)가 하이 레벨로 출력되고, 서로 다를 경우 비교 결과신호가 로우 레벨로 출력된다.
따라서 도 6에 도시된 바와 같이, 상기 비교 결과신호가 하이 레벨이고, 상기 액티브/리프레쉬 시작신호 생성부(20)에서 출력된 액티브 신호(Rowact)가 하이 레벨일 구간동안, 신호 생성부(42)의 트랜지스터(N1, N2)가 온 동작하므로 인버터(42-1)를 통해 리프레쉬 스킵신호(Ref-skip)가 하이 레벨로 인에이블된다.
한편, 도 6에 도시된 바와 같이, 상기 비교 결과신호가 로우 레벨일 경우 신호 생성부(42)의 트랜지스터(N2)가 오프 상태이고, 상기 비교 결과신호가 하이 레벨이더라도 상기 액티브/리프레쉬 시작신호 생성부(20)에서 출력된 액티브 신호(Rowact)가 로우 레벨일 경우, 신호 생성부(42)의 트랜지스터(N1)가 오프 상태이므로 인버터(42-1)를 통해 리프레쉬 스킵신호(Ref-skip)가 로우 레벨로 디스에이블된다.
이때 비교 결과신호가 하이 레벨이라는 것은 상기 외부 어드레스(Ax)와 상기 내부 어드레스(Rcnt)가 일치하는 것을 의미하고, 해당 시점에 상기 액티브 신호(Rowact)가 하이 레벨이라는 것은 현재 지정된 내부 어드레스(Rcnt)에 해당하는 워드 라인이 이전 시점의 읽기 또는 쓰기 동작에 의해 이미 리프레쉬 되었다는 것을 의미한다.
따라서 상기 리프레쉬 카운터(50)의 카운터(52)는 상기 리프레쉬 스킵신호(Ref-skip)가 인에이블되면 카운터 제어부(51)를 통해 어드레스를 증가시키라는 제어신호를 입력받고, 그에 따라 리프레쉬 동작을 위한 내부 어드레스(Rcnt)를 증가시켜 출력한다. 즉, 현재 지정된 어드레스에 해당하는 워드라인에 대해 리프레쉬 동작을 수행하지 않고 다음 어드레스에 해당하는 워드라인에 대한 리프레쉬 동작이 이루어지도록 하는 것이다.
물론, 상기 리프레쉬 카운터(50)는 리프레쉬 시작신호(Ref-start)가 입력될 경우에도 내부 어드레스(Rcnt)를 증가시켜 출력한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리의 리프레쉬 제어장치 및 방법은 인접한 시점에서 노멀 동작에 의해 리프레쉬가 이루어진 워드라인에 대해 추가적인 리프레쉬 동작을 차단하므로 소비전력을 감소시킬 수 있는 효과가 있다.

Claims (12)

  1. 동작모드에 따라 액티브 신호 및 리프레쉬 시작신호를 출력하는 액티브/리프레쉬 시작신호 생성부;
    외부 어드레스, 내부 어드레스 및 상기 액티브 신호에 따라 리프레쉬 스킵신호를 생성하는 리프레쉬 스킵신호 생성부; 및
    상기 리프레쉬 시작신호 또는 상기 리프레쉬 스킵신호에 따라 상기 내부 어드레스를 출력하는 리프레쉬 카운터를 포함하는 반도체 메모리의 리프레쉬 제어장치.
  2. 제 1 항에 있어서,
    상기 동작모드는 노멀(Normal) 모드와 리프레쉬(Refresh) 모드를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  3. 제 1 항에 있어서,
    상기 리프레쉬 스킵신호 생성부는 상기 외부 어드레스와 상기 리프레쉬 카운터에서 출력된 내부 어드레스가 일치하는지 판단하기 위한 비교부, 및
    상기 비교부의 출력과 상기 액티브 신호에 따라 리프레쉬 스킵신호를 출력하는 신호 생성부를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  4. 제 3 항에 있어서,
    상기 비교부는 X-NOR(Exclusive NOR) 로직으로 동작하는 로직회로인 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  5. 제 4 항에 있어서,
    상기 X-NOR(Exclusive NOR) 로직으로 동작하는 로직회로는 상기 외부 어드레스와 상기 내부 어드레스를 입력받는 낸드 게이트,
    상기 낸드 게이트의 출력을 반전시키는 제 1 인버터,
    상기 외부 어드레스와 상기 내부 어드레스를 입력받는 제 1 노아 게이트,
    상기 제 1 인버터 및 상기 제 1 노아 게이트의 출력을 입력받는 제 2 노아 게이트, 및
    상기 제 2 노아 게이트의 출력을 반전시키는 제 2 인버터를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  6. 제 3 항에 있어서,
    상기 신호 생성부는 일단에 전원단이 연결되고, 타단에 접지단이 연결되며, 게이트에 상기 액티브 신호 또는 상기 비교부 출력이 입력되는 트랜지스터 어레이, 및
    상기 트랜지스터 어레이의 연결노드 중에서 하나를 통해 출력되는 신호를 반 전시키는 인버터를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  7. 제 6 항에 있어서,
    상기 트랜지스터 어레이는 전원단이 연결되고 게이트에 상기 액티브 신호가 입력되는 P형 트랜지스터,
    상기 P형 트랜지스터와 연결되고 게이트에 상기 액티브 신호가 입력되는 제 1 N형 트랜지스터, 및
    상기 제 1 N형 트랜지스터와 접지단 사이에 연결되고 게이트에 상기 비교부 출력이 입력되는 제 2 N형 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  8. 제 1 항에 있어서,
    상기 리프레쉬 카운터는 상기 리프레쉬 시작신호와 리프레쉬 스킵신호에 따른 제어신호를 출력하는 카운터 제어부, 및
    상기 카운터 제어부에서 출력된 제어신호에 따라 어드레스를 증가시켜 출력하는 카운터를 포함하는 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  9. 제 8 항에 있어서,
    상기 카운터 제어부는 노아 게이트인 것을 특징으로 하는 반도체 메모리의 리프레쉬 제어장치.
  10. 리프레쉬 카운터를 구비한 반도체 메모리의 리프레쉬 제어방법에 있어서,
    외부 어드레스와 상기 리프레쉬 카운터에서 출력된 내부 어드레스를 비교하는 단계;
    상기 비교결과에 따라 상기 내부 어드레스에 해당하는 워드라인 액티브 신호의 인에이블 여부를 판단하는 단계;
    상기 액티브 신호의 인에이블 여부 판단결과에 따라 상기 리프레쉬 카운터에서 출력되는 내부 어드레스를 증가시켜 해당 워드라인에 대한 리프레쉬 동작을 스킵(Skip)시키는 단계를 포함하는 반도체 메모리의 리프레쉬 제어방법.
  11. 제 10 항에 있어서,
    상기 비교결과에 따라 상기 내부 어드레스에 해당하는 워드라인 액티브 신호의 인에이블 여부를 판단하는 단계는 상기 외부 어드레스와 내부 어드레스가 일치하면 상기 내부 어드레스에 해당하는 워드라인 액티브 신호의 인에이블 여부를 판단하는 단계임을 특징으로 하는 반도체 메모리의 리프레쉬 제어방법.
  12. 제 10 항에 있어서,
    상기 액티브 신호의 인에이블 여부 판단결과에 따라 상기 리프레쉬 카운터에서 출력되는 내부 어드레스를 증가시키는 단계는 상기 액티브 신호가 인에이블되어 있으면 상기 리프레쉬 카운터에서 출력되는 내부 어드레스를 증가시키는 단계임을 특징으로 하는 반도체 메모리의 리프레쉬 제어방법.
KR1020050098572A 2005-10-19 2005-10-19 반도체 메모리의 리프레쉬 제어장치 및 방법 KR100656425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050098572A KR100656425B1 (ko) 2005-10-19 2005-10-19 반도체 메모리의 리프레쉬 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098572A KR100656425B1 (ko) 2005-10-19 2005-10-19 반도체 메모리의 리프레쉬 제어장치 및 방법

Publications (1)

Publication Number Publication Date
KR100656425B1 true KR100656425B1 (ko) 2006-12-11

Family

ID=37732941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098572A KR100656425B1 (ko) 2005-10-19 2005-10-19 반도체 메모리의 리프레쉬 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR100656425B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336851B2 (en) 2013-02-07 2016-05-10 Samsung Electronics Co., Ltd. Memory device and method of refreshing in a memory device
US9767050B2 (en) 2015-08-24 2017-09-19 Samsung Electronics Co., Ltd. Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336851B2 (en) 2013-02-07 2016-05-10 Samsung Electronics Co., Ltd. Memory device and method of refreshing in a memory device
US9767050B2 (en) 2015-08-24 2017-09-19 Samsung Electronics Co., Ltd. Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history

Similar Documents

Publication Publication Date Title
US10971207B2 (en) Semiconductor memory device
US6515928B2 (en) Semiconductor memory device having a plurality of low power consumption modes
KR20160132243A (ko) 반도체 메모리 장치
US6912169B2 (en) Synchronous semiconductor memory device
US8134874B2 (en) Dynamic leakage control for memory arrays
JP2006196164A (ja) 半導体メモリ装置のセルパワースイッチング回路とそれによるセルパワー電圧の印加方法
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
US8116161B2 (en) System and method for refreshing a DRAM device
KR100591759B1 (ko) 반도체 메모리의 전원 공급장치
US20040093461A1 (en) Self-refresh device and method
US6707744B2 (en) Apparatus for controlling refresh of memory device without external refresh command and method thereof
US7760557B2 (en) Buffer control circuit of memory device
US7167948B2 (en) Semiconductor memory device
KR100656425B1 (ko) 반도체 메모리의 리프레쉬 제어장치 및 방법
JP2016212934A (ja) 半導体装置及びその制御方法
KR100655810B1 (ko) 메모리를 구비한 반도체 장치
KR100397901B1 (ko) 반도체 기억 장치
US8885436B2 (en) Semiconductor memory device and method of driving the same
KR100924355B1 (ko) 반도체 메모리 장치
US7428179B2 (en) Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
US6201748B1 (en) Semiconductor memory device having test mode
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로
KR100881718B1 (ko) 코아전압 릴리즈 드라이버
KR101020289B1 (ko) 셀프리프레쉬 테스트회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051019

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060913

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091207

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee