[go: up one dir, main page]

KR100654776B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR100654776B1
KR100654776B1 KR1020000008043A KR20000008043A KR100654776B1 KR 100654776 B1 KR100654776 B1 KR 100654776B1 KR 1020000008043 A KR1020000008043 A KR 1020000008043A KR 20000008043 A KR20000008043 A KR 20000008043A KR 100654776 B1 KR100654776 B1 KR 100654776B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
liquid crystal
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000008043A
Other languages
English (en)
Other versions
KR20010081860A (ko
Inventor
김종성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000008043A priority Critical patent/KR100654776B1/ko
Publication of KR20010081860A publication Critical patent/KR20010081860A/ko
Application granted granted Critical
Publication of KR100654776B1 publication Critical patent/KR100654776B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 스위칭 영역과 화소영역이 정의된 기판과; 가로방향으로 연장된 게이트 배선과; 상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과; 세로방향으로 연장된 데이터 배선과; 상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 소정면적 오버랩된 소스 전극과; 상기 게이트 전극의 제 1면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 제 1, 2 면과 동시에 인접한 제 3 면과 소정면적 오버랩되며 제 2 드레인 전극과 상기 제 1, 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극을 포함하는 액정 표시장치의 어레이 기판에 관해 개시하고 있다.

Description

액정 표시장치{liquid crystal display device}
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.
도 2는 일반적인 액정 표시장치의 한 부분에 해당하는 평면을 도시한 평면도.
도 3a 내지 도 3d는 도 2의 절단선 Ⅲ-Ⅲ을 따른 단면의 공정을 나타내는 공정도.
도 4는 종래의 이중 박막 트랜지스터를 채용한 액정 표시장치의 평면을 도시한 도면.
도 5는 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 게이트 배선 110 : 게이트 전극
200 : 데이터 배선 210 : 소스 전극
220 : 제 1 드레인 전극 230 : 제 2 드레인 전극
300 : 화소전극
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.
상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에 돌출 연장된 형태로 게이트 전극(26)이 형성되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.
상기 스토리지 캐패시터(Cst)는 상기 게이트 배선(22)을 일 전극으로 하고, 상기 게이트 배선 상부에 형성된 캐패시터 전극(58)을 타 전극으로 하여 형성된다.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면, 스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 신호가 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면의 공정을 도시한 공정도이다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속 막을 증착한다.
도 3a는 상기 금속막 증착 후에 패터닝하여 게이트 전극(26)과 게이트 배선(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 게이트 배선(22) 형성 후, 그 상부 및 노출된 기판(1) 전면에 걸쳐 게이트 절연막(50)을 증착한다.
또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+ a-Si:H : 54)을 증착한다.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다.
또한, 상기 게이트 배선(22) 상부 상기 절연막(50) 상에 상기 게이트 배선(22)의 일부와 겹치게 캐패시터 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 소스 전극(28), 드레인 전극(30), 캐패시터 전극(58)이 형성되게 된다.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 드레인 콘 택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.
상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.
이후, 상기 보호막(56) 상에 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 패터닝하여 화소전극(14)을 형성한다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.
상술한 바와 같이 액정 표시장치는 여러 번의 마스크 공정과 식각공정을 포함하고 있기 때문에 공정상의 주의가 요구된다.
그러나, 상술한 종래의 액정 표시장치의 구조는 박막 트랜지스터(S) 한 개당 하나의 화소전극(14)을 구동하는 구조를 취하고 있기 때문에, 상기 박막 트랜지스터(S)에 불량이 발생할 경우에는 한 화소가 구동되지 않는 점결함(point defect)이 발생하게 되어 화질에 치명적인 영향을 미친다.
상기와 같은 문제점을 해결하기 위해 도 4에 도시된 도면에서와 같이 하나의 게이트 전극(62)을 사용하여 두 개의 박막 트랜지스터(이중 박막 트랜지스터)를 구성한 액정 표시장치가 연구/개발되었다.
상기 이중 박막 트랜지스터는 하나의 게이트 전극(62)과 두 개의 소스전극(72a, 72b) 및 두 개의 드레인 전극(74a, 74b)으로 구성된다.
이중 박막 트랜지스터를 채용한 액정 표시장치의 구성은 게이트 전극(62)이 형성된 게이트 배선(60)과 상기 게이트 전극과 오버랩되며 형성된 두 개의 소스 전극(72a, 72b) 및 드레인 전극(74a, 74b)으로 구성된다.
여기서, 상기 각 소스 전극(72a, 72b)은 데이터 배선(70)에서 각각 돌출/연장되며 형성된다.
한편, 상기 두 개의 드레인 전극(74a, 74b)은 하나의 화소전극(76)에 동시에 접촉하며 화소를 구동하게 된다.
상기와 같은 이중 박막 트랜지스터를 채용한 액정 표시장치의 경우, 제작공정 중에 불순물이나 기타의 제조공정에서 발생할 수 있는 결함에 의해 상기 소스 및 드레인 전극 중 어느 한 전극에 불량이 발생하면, 불량이 발생한 전극을 레이저로 절단하여 수리(repair)할 수 있다. 즉, 제품의 생산수율이 증가하게 된다.
그러나 상술한 이중 박막 트랜지스터를 채용한 액정 표시장치는 한 화소에 두 개의 박막 트랜지스터를 사용하기 때문에, 소스 및 드레인 전극과 게이트 전극간에 오버랩이 증가하게 되어 기생정전용량(parasitic capacitance)에 의한 화면의 깜박임 등이 플리커가 발생할 수 있는 단점이 있다.
또한, 두 개의 박막 트랜지스터에 의해 화소영역의 면적이 감소하여 개구율에 치명적인 단점이 있다.
상술한 문제점을 해결하기 위해 본 발명에서는 불량의 수리가 손쉽고 화질에 영향이 없는 박막 트랜지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 스위칭 영역과 화소영역이 정의된 기판과; 상기 기판 상의 가로방향으로 연장된 게이트 배선과; 상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과; 상기 기판 상의 세로방향으로 연장된 데이터 배선과; 상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 오버랩된 소스 전극과; 불량이 발생하면 절단하여 수리할 수 있는 상기 게이트 전극의 상기 제 1 면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 상기 제 1 면과 상기 제 2 면과 동시에 인접한 제 3 면과 오버랩되며 제 2 드레인 전극과; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극;을 포함하는 액정 표시장치의 어레이 기판을 제공한다.
또한, 본 발명에서는 서로 이격되어 마주보는 제 1 기판과 제 2 기판과; 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층과; 상기 제 1 기판 상에 서로 교차하는 데이터 및 게이트 배선과; 상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 전극과 오버랩되면서 상기 데이터 배선에서 연장된 소스 전극과; 상기 소스 전극과 이격되고 상기 게이트 전극과 오버랩된 제 1 드레인 전극과 제 2 드레인 전극을 가지며, 불량이 발생한 상기 제 1 드레인 전극 또는 상기 제 2 드레인 전극을 절단하여 불량을 수리하는 박막 트랜지스터와; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하는 화소전극;을 포함하는 액정 표시장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명에서는 종래 이중 박막 트랜지스터의 구조에서, 두 개의 소스 전극을 하나로 통합하여 게이트 전극과 소스전극의 사이에 형성되는 기생정전용량의 발생면적을 최소화하여 화질의 저하가 없고, 리페어가 용이한 박막 트랜지스터를 액정 표시장치에 채용하는 것에 대한 것이다.
도 5는 본 발명에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로방향으로 게이트 배선(100)이 형성되며, 상기 게이트 배선(100) 소정의 위치는 세 면이 노출된 사각형상의 게이트 전극(110)이 돌출 연장되어 있다.
또한, 세로방향으로 데이터 배선(200)이 상기 게이트 배선(100)과 교차하며 형성되고, 상기 게이트 전극(110)이 형성된 부근의 상기 데이터 배선(200)에는 소스 전극(210)이 돌출 연장되며 상기 게이트 전극(110)의 제 1 면과 오버랩되어 형성된다.
또한, 상기 소스 전극(210)과 대응되는 방향에는 제 1 드레인 전극(220)이 상기 게이트 전극(110)의 제 1면과 인접하지 않는 제 2 면과 오버랩되어 형성되고, 상기 게이트 전극(110)의 제 1, 2 면과 동시에 인접한 제 3 면과 소정면적 오버랩되며 제 2 드레인 전극(230)이 형성된다.
한편, 상기 제 1, 2 드레인 전극(220, 230)은 동시에 화소전극(300)과 접촉하게 되며, 만약 박막 트랜지스터의 제작공정 중에서 제 1, 2 드레인 전극(220, 230) 중 어느 한 전극에 불량이 발생하게 되면 레이저로 절단하여 불량을 수리할 수 있다.
여기서, 상기 화소전극(300)은 실질적으로 투명한 투명 도전성금속을 사용하 면 투과형 액정 표시장치가 될 것이고, 빛의 반사율이 우수한 실질적으로 불투명한 금속을 사용하면 반사형 액정 표시장치가 될 것이다.
상기 화소전극으로 사용되는 투명 도전성금속은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등이 사용된다.
상술한 본 발명에 따른 이중 드레인 전극을 갖는 박막 트랜지스터를 채용한 액정 표시장치는 한 개의 소스전극을 공통으로 사용하는 두 개의 드레인 전극에 의해 화소를 구동하는 방식으로, 기생정전용량의 발생이 적기 때문에 화질의 저하를 방지할 수 있는 장점이 있다.
또한, 두 개의 드레인 전극의 채용으로 하나의 드레인 전극에 불량이 발생하더라도 다른 하나의 드레인 전극으로 구동이 가능하기 때문에 제품의 생산수율이 증가하는 장점이 있다.
상술한 바와 같이 본 발명에 따른 액정 표시장치는 한 개의 소스전극과 상기 소스전극을 공통으로 사용하는 두 개의 드레인 전극을 포함하는 박막 트랜지스터를 채용함으로서, 기생정전용량에 의한 화질의 저하가 없이 드레인 전극의 불량을 수리할 수 잇는 특징이 있다.

Claims (5)

  1. 스위칭 영역과 화소영역이 정의된 기판과;
    상기 기판 상의 가로방향으로 연장된 게이트 배선과;
    상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과;
    상기 기판 상의 세로방향으로 연장된 데이터 배선과;
    상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 오버랩된 소스 전극과;
    불량이 발생하면 절단하여 수리할 수 있는 상기 게이트 전극의 상기 제 1 면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 상기 제 1 면과 상기 제 2 면과 동시에 인접한 제 3 면과 오버랩되며 제 2 드레인 전극과;
    상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극;
    을 포함하는 액정 표시장치의 어레이 기판.
  2. 청구항 1에 있어서,
    상기 화소전극은 실질적으로 투명한 ITO, IZO 인 액정 표시장치의 어레이 기판.
  3. 청구항 1에 있어서,
    상기 화소전극은 실질적으로 불투명한 금속인 액정 표시장치의 어레이 기판.
  4. 서로 이격되어 마주보는 제 1 기판과 제 2 기판과;
    상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층과;
    상기 제 1 기판 상에 서로 교차하는 데이터 및 게이트 배선과;
    상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 전극과 오버랩되면서 상기 데이터 배선에서 연장된 소스 전극과;
    상기 소스 전극과 이격되고 상기 게이트 전극과 오버랩된 제 1 드레인 전극과 제 2 드레인 전극을 가지며, 불량이 발생한 상기 제 1 드레인 전극 또는 상기 제 2 드레인 전극을 절단하여 불량을 수리하는 박막 트랜지스터와;
    상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하는 화소전극;
    을 포함하는 액정 표시장치.
  5. 청구항 4에 있어서,
    상기 게이트 전극과 제 1 드레인 전극은 상기 데이터 배선 방향으로 연장되어 형성되고, 상기 소스전극과 상기 제 2 드레인 전극은 상기 게이트 배선 방향으로 연장되어 형성된 액정 표시장치.
KR1020000008043A 2000-02-19 2000-02-19 액정 표시장치 Expired - Fee Related KR100654776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008043A KR100654776B1 (ko) 2000-02-19 2000-02-19 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008043A KR100654776B1 (ko) 2000-02-19 2000-02-19 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20010081860A KR20010081860A (ko) 2001-08-29
KR100654776B1 true KR100654776B1 (ko) 2006-12-08

Family

ID=19648083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008043A Expired - Fee Related KR100654776B1 (ko) 2000-02-19 2000-02-19 액정 표시장치

Country Status (1)

Country Link
KR (1) KR100654776B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246788B1 (ko) 2006-12-29 2013-03-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132530A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 薄膜トランジスタマトリクス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132530A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 薄膜トランジスタマトリクス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246788B1 (ko) 2006-12-29 2013-03-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20010081860A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100628680B1 (ko) 박막 트랜지스터 어레이 기판
US6982776B2 (en) In-plane-switching mode active matrix liquid crystal display device and method of manufacturing the same
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100660812B1 (ko) 액정 표시장치 및 그 제조방법
KR100654776B1 (ko) 액정 표시장치
KR100660808B1 (ko) 박막 트랜지스터 어레이 기판, 액정 표시장치
KR100488338B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR100642721B1 (ko) 액정 표시장치 제조방법
KR100333270B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100679515B1 (ko) 박막 트랜지스터 어레이 기판
KR100654777B1 (ko) 액정 표시장치 및 그 제조방법
KR100679513B1 (ko) 액정표시장치의 어레이 기판
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR20010081249A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050203

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000219

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151028

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180911