[go: up one dir, main page]

KR100654017B1 - 디지털 데이터의 에러정정 방법 - Google Patents

디지털 데이터의 에러정정 방법 Download PDF

Info

Publication number
KR100654017B1
KR100654017B1 KR1019990056279A KR19990056279A KR100654017B1 KR 100654017 B1 KR100654017 B1 KR 100654017B1 KR 1019990056279 A KR1019990056279 A KR 1019990056279A KR 19990056279 A KR19990056279 A KR 19990056279A KR 100654017 B1 KR100654017 B1 KR 100654017B1
Authority
KR
South Korea
Prior art keywords
digital data
error
error correction
syndrome
parity
Prior art date
Application number
KR1019990056279A
Other languages
English (en)
Other versions
KR20010083257A (ko
Inventor
김진욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990056279A priority Critical patent/KR100654017B1/ko
Publication of KR20010083257A publication Critical patent/KR20010083257A/ko
Application granted granted Critical
Publication of KR100654017B1 publication Critical patent/KR100654017B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6561Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지털 데이터의 에러정정 방법에 관한 것으로, 디스크 기록매체로부터 독출 복조되는 디지털 데이터의 에러정보를 산출하는 1단계; 상기 산출된 에러정보를, 상기 독출 복조되는 디지털 데이터와 함께 저장하는 2단계; 및 상기 산출된 에러정보에 근거하여, 상기 저장된 디지털 데이터의 에러를 정정하는 3단계를 포함하여 이루어져, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되는 디지털 데이터를 프레임 단위로 수신 저장하는 데이터 수신동작과, 수신된 데이터의 에러를 정정하는 에러정정 동작을 동시에 병렬 수행시킬 수 있도록 하기 위하여 에러정정에 필요한 신드롬 계산 동작을 미리 수행시킴으로써, 에러정정 처리속도는 물론, 광디스크 장치의 데이터 처리속도를 크게 향상시킬 수 있게 되는 매우 유용한 발명인 것이다.
에러정정, 신드롬(Syndrome), 패러티, 프레임 단위, ECC 버퍼

Description

디지털 데이터의 에러정정 방법{Method for correcting errors of digital data}
도 1은 일반적인 광디스크 장치의 일부 구성을 도시한 것이고,
도 2는 일반적인 광디스크 장치에서 이루어지는 에러정정 과정을 도시한 것이고,
도 3은 본 발명에 따른 광디스크 장치의 일부 구성을 도시한 것이고,
도 4는 본 발명에 따른 프레임 단위의 디지털 데이터의 구성을 도시한 것이고,
도 5는 본 발명에 따른 디지털 데이터의 에러정정 과정을 도시한 것이다.
※ 도면의 주요부분에 대한 부호의 설명
1,11 : 동기 검출부 2,12 : 복조부
3,13 : RAM 제어부 4,14 : ECC 버퍼
5,15 : 에러정정부 6,16 : SRAM
17 : 신드롬(Syndrome) 계산부
본 발명은, 디브이디(DVD: Digital Versatile Disc)와 같은 디스크 기록매체에 기록된 신호를 독출하여, 원래의 디지털 데이터로 복조하는 경우, 상기 복조된 디지털 데이터에 존재하는 에러를 정정하여 에러가 존재하지 않는 정상적인 디지털 데이터가 출력되도록 하는 디지털 데이터의 에러정정 방법에 관한 것이다.
우선, 도 1은 일반적인 디지털 데이터의 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것으로, 상기 광디스크 장치는, 디브이디와 같은 디스크 기록매체에 기록된 신호를 독출하는 광픽업(P/U)과, 상기 광픽업에 의해 독출되는 신호를 디지털 신호처리하는 디지털 신호처리부(DSP: Digital Signal Processor)에 의해 출력되는 디지털 데이터에 포함된 패러티(Parity) 즉, 데이터의 전송오류를 검출하기 위하여 부가된 패러티가 포함 전송되는 디지털 데이터를 수신하고, 수신된 디지털 데이터에 포함된 동기(Sync) 데이터를 검출하는 동기검출부(1); 상기 동기검출부(1)에 의해 검출된 동기 데이터에 동기되어, 상기 수신되는 디지털 데이터를 원래의 디지털 데이터로 복조하는 복조부(2); 상기 복조부(2)에 의해 복조된 디지털 데이터를 프레임 단위로 임시 저장하는 SRAM(6); 상기 SRAM(6)에 임시 저장된 프레임 단위의 디지털 데이터를 에러정정하기 위하여 임시 저장하는 ECC(Error Correction Code) 버퍼(4); 상기 ECC 버퍼에 저장된 디지털 데 이터의 에러를 정정하는 에러정정부(5); 및 상기 ECC 버퍼(4)와 에러정정부(5)간의 인터페이스를 제어하여 에러정정된 정상적인 디지털 데이터를 출력하는 RAM 제어부(3)를 포함하여 구성되는 한편, 상기 에러정정부(5)는, 상기 ECC 버퍼(4)에 임시 저장되는 디지털 데이터에 포함된 패러티를 분리 검출하여, 디지털 데이터의 에러여부 및 그 에러정보를 제공하는 신드롬(Syndrome)을 계산하는 신드롬 계산부(51); 상기 신드롬 계산부(51)에 의해 계산 출력되는 신드롬에 근거하여, 에러 값 및 그 에러 위치를 계산하는 에러 값/위치 계산부(52); 및 상기 에러 값/위치 계산부에 의해 계산 출력되는 에러 값 및 에러 위치에 따라, 상기 ECC 버퍼(4)에 저장된 디지털 데이터를 에러정정하는 ECC 부(53)를 포함하여 구성된다.
상기와 같이, 구성되는 광디스크 장치에서 이루어지는 일반적인 디지털 데이터의 에러정정 방법에 대한 상세히 설명하면 다음과 같다.
먼저, 상기 복조부(2)에 의해 복조된 후, 상기 SRAM(6)에 임시 저장되는 프레임 단위의 디지털 데이터는, 상기 RAM 제어부(3)를 통해 ECC 버퍼(4)에 임시 저장됨과 동시에, 상기 에러정정부(5)에 포함 구성된 신드롬 계산부(51)에 인가되는 데, 상기 신드롬 계산부(51)에서는, 상기 RAM 제어부(3)를 통해 수신되는 디지털 데이터에 포함된 패러티를 분리 검출하여, 수신된 디지털 데이터의 에러여부 및 그 에러정보를 제공하는 신드롬을 계산하게 된다.
상기 신드롬 계산은, 디지털 데이터의 에러정정에 널리 사용되는 갈루아(Galoa) 필드(GF(2m), m= Bit수)와, 상기 분리된 패리티를 변수로 하는 패리 티 함수(g(x)= (x+a0)(x+a1)..., an= 패리티 생성시 사용된 값)를 이용하여 계산하게 되는 것으로, 예를 들어, 상기 갈루아 필드와 패리티 함수에 의해 계산된 신드롬(s0,s1,s2,..) 값이 모두 영(Zero)인 경우, 이를 수신하는 에러 값/위치 계산부(52)에서는, 상기 디지털 데이터에 에러가 존재하지 않다고 판별하게 되는 한편, 상기 신드롬 값이 모두 영(Zero)이 아닌 경우에는, 수신된 신드롬 값을 검출 확인하여, 디지털 데이터의 에러 값과 그 에러의 위치를 계산하게 되는 데, 상기와 같이, 계산된 에러 값 및 에러 위치는 ECC 버퍼(5)에 임시 저장된 프레임 단위의 디지털 데이터에 대한 에러 값 및 그 에러위치가 되므로, 상기 ECC 부(53)에서는, 이를 수신하여 상기 RAM 제어부(3)를 통해 ECC 버퍼(4)에 임시 저장된 디지털 데이터의 에러를 정정하는 에러정정을 수행하게 된다. 이에 따라, 상기 RAM 제어부(3)를 통해 출력되는 디지털 데이터는, 에러가 존재하지 않은 정상적인 디지털 데이터가 되는 것이다.
그러나, 상기와 같이 이루어지는 일반적인 디지털 데이터의 에러정정 방법은, 도 2에 도시한 바와 같이, 각각의 동작이 순차적으로 이루어지게 되는 것으로, 특히 신드롬 계산부(51)에서 수행되는 신드롬 계산동작은, SRAM(6)에서 프레임 단위의 디지털 데이터를 임시 저장한 후, 전송하게 되는 디지털 데이터에 포함된 패러티를 분리 검출하여 계산하기 때문에, 복조부(2)로부터 복조 출력되는 디지털 데이터가, 상기 SRAM(6)에서 프레임 단위의 디지털 데이터를 수신 저장된 후, 다시 전송되어 상기 ECC 버퍼(4)에 수신 저장될 때까지는, 상기 신드롬 계산동작을 완료할 수 없게 되므로, 에러정정 처리속도는 물론, 광디스크 장치의 데이터 처리속도를 제한시키게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되는 디지털 데이터를 프레임 단위로 수신 저장하는 데이터 수신동작과, 수신된 데이터의 에러를 정정하는 에러정정 동작을 동시에 병렬 수행시킴으로써, 에러정정 처리속도를 향상시킬 수 있도록 하는 디지털 데이터의 에러정정 방법을 제공하는 데, 그 목적이 있는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 데이터의 에러정정 방법은, 디스크 기록매체로부터 독출 복조되는 디지털 데이터의 에러정보를 산출하는 1단계; 상기 산출된 에러정보를, 상기 독출 복조되는 디지털 데이터와 함께 저장하는 2단계; 및 상기 산출된 에러정보에 근거하여, 상기 저장된 디지털 데이터의 에러를 정정하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 디지털 데이터의 에러정정 방법에 대해, 첨부된 도면을 참조로 상세히 설명한다.
우선, 도 3은 본 발명에 따른 디지털 데이터의 에러정정 방법이 적용되는 광디스크 장치의 일부 구성을 도시한 것으로, 상기 광디스크 장치는, 디브이디와 같은 디스크 기록매체에 기록된 신호를 독출하는 광픽업(P/U)과, 상기 광픽업에 의해 독출되는 신호를 디지털 신호처리하는 디지털 신호처리부(DSP)에 의해 출력되는 디지털 데이터에 포함된 패러티가 포함 전송되는 디지털 데이터를 수신하고, 수신된 디지털 데이터에 포함된 동기 데이터를 검출하는 동기검출부(11); 상기 동기검출부(11)에 의해 검출된 동기 데이터에 동기되어, 상기 수신되는 디지털 데이터를 원래의 디지털 데이터로 복조하는 복조부(12); 상기 복조부(12)에 의해 복조되는 디지털 데이터를 프레임 단위로 임시 저장하는 SRAM(16); 상기 SRAM(16)에 임시 저장되는 디지털 데이터에 포함된 패러티를 분리 검출하여, 디지털 데이터의 에러여부 및 그 에러정보를 제공하는 신드롬을 계산하는 신드롬 계산부(17); 상기 SRAM(16)에 의해 임시 저장된 프레임 단위의 디지털 데이터를 에러정정하기 위하여 임시 저장하는 ECC 버퍼(14); 상기 신드롬 계산부(17)에 의해 계산 출력되는 신드롬에 근거하여, 상기 ECC 버퍼(14)에 저장된 디지털 데이터의 에러를 정정하는 에러정정부(15); 및 상기 ECC 버퍼(14)와 에러정정부(15)간의 인터페이스를 제어하여 에러정정된 정상적인 디지털 데이터를 출력하는 RAM 제어부(13)를 포함하여 구성되는 한편, 상기 에러정정부(15)는, 상기 RAM 제어부(13)를 통해 전송되는 신드롬에 근거하여, 디지털 데이터의 에러 값 및 그 에러 위치를 계산하는 에러 값/위치 계산부(151); 및 상기 에러 값/위치 계산부(151)에 의해 계산 출력되는 에러 값 및 에러 위치에 따라, 상기 ECC 버퍼(14)에 저장된 디지털 데이터를 에러정정하는 ECC 부(152)를 포함하여 구성된다.
상기와 같이, 구성되는 본 발명에 따른 광디스크 장치에서 이루어지는 디지털 데이터의 에러정정 방법에 대한 상세히 설명하면 다음과 같다.
먼저, 상기 복조부(12)에 의해 복조 출력되는 디지털 데이터가, 상기 SRAM(16)과 신드롬 계산부(17)로 각각 출력되면, 상기 SRAM(16)에서는 수신되는 디지털 데이터를 프레임 단위의 디지털 데이터로 임시 저장한 후, 상기 RAM 제어부(13)를 통해 ECC 버퍼(14)로 출력하게 되는 데, 이때 상기 신드롬 계산부(17)에서는, 도 1을 참조로 전술한 바와 같이, 상기 복조부(12)로부터 수신되는 디지털 데이터의 패러티를 분리 검출하여, 에러여부 및 에러정보를 제공하기 위한 신드롬을 계산한 후, 계산된 신드롬을 상기 SRAM(16)으로 출력하게 된다.
이에 따라, 상기 SRAM(16)에 프레임 단위로 저장되는 디지털 데이터의 패러티 기록영역(Parity area)에는, 도 4에 도시한 바와 같이, 상기 신드롬 계산부(17)로부터 출력되는 신드롬이 대체 기록된다. 참고로, 상기 패러티는 신드롬을 계산하기 위하여 부가된 정보로서, 이미 신드롬 계산이 완료되었기 때문에 더 이상 필요하지 않은 정보가 되므로, 상기와 같이 패러티 기록영역에 신드롬을 대체 기록할 수 있게 되는 것이다.
이후, 상기 SRAM(16)에 임시 저장된 프레임 단위의 디지털 데이터 즉, 신드롬이 포함된 디지털 데이터는, 상기 RAM 제어부(13)를 통해 ECC 버퍼(14)로 인가되어 임시 저장됨과 동시에, 상기 에러정정부(15) 특히, 에러 값/위치 계산부(151)에 인가되고, 상기 에러 값/위치 계산부(151)에서는 수신되는 디지털 데이터에 포함된 신드롬 값을 검출 확인하여, 디지털 데이터의 에러 값과 그 에러의 위치를 계산하게 되는 데, 상기와 같이, 계산된 에러 값 및 에러 위치는 ECC 버퍼(14)에 임시 저장된 디지털 데이터에 대한 에러 값 및 그 에러위치가 되므로, 상기 ECC 부(152)에서는, 이를 수신하여 상기 RAM 제어부(13)를 통해 ECC 버퍼(14)에 임시 저장된 디지털 데이터의 에러를 정정하는 에러정정 동작을 수행하게 된다.
즉, 상기 ECC 버퍼(14)가, RAM 제어부(13)를 통해 전송되는 프레임 단위의 디지털 데이터를 수신하는 동안, 상기 에러 값/위치 계산부(151)와 ECC 부(152)에서는, 상기 신드롬 계산부(17)에 의해 이미 계산되어 전송되는 신드롬을 검출 확인하여, 그에 상응하는 에러정정 동작을 미리 수행할 수 있게 되므로, 도 5에 도시한 바와 같이, 상기 신드롬을 수신하게 되는 시점과, 상기 ECC 버퍼(14)에서 프레임 단위의 디지털 데이터를 수신 완료하게 되는 시점간의 시간 차(ts) 만큼 신속하게 에러정정 동작을 수행할 수 있게 된다.
한편, 상기와 같이 에러 값/위치 계산부(151) 및 ECC 부(152)에 의한 에러정정 동작이 수행되는 동안, 상기 신드롬 계산부(17)에서는, 복조부(12)에 의해 복조 출력되는 또다른 디지털 데이터에 포함된 패리티를 분리 검출하여 신드롬을 계산하는 동작을 반복 수행하게 되므로, ECC 버퍼(14)에 수신 저장되는 프레임 단위의 디지털 데이터 보다 이전에 수신된 디지털 데이터의 신드롬을 계산할 수 있게 되어, 에러정정에 소요되는 시간을 보다 단축시키게 된다.
상기와 같이 이루어지는 본 발명에 따른 디지털 데이터의 에러정정 방법은, 디브이디(DVD)와 같은 디스크 기록매체로부터 독출 복조되는 디지털 데이터를 프레임 단위로 수신 저장하는 데이터 수신동작과, 수신된 데이터의 에러를 정정하는 에러정정 동작을 동시에 병렬 수행시킬 수 있도록 하기 위하여 에러정정에 필요한 신드롬 계산 동작을 미리 수행시킴으로써, 에러정정 처리속도는 물론, 광디스크 장치의 데이터 처리속도를 크게 향상시킬 수 있게 되는 매우 유용한 발명인 것이다.

Claims (2)

  1. 디스크 기록매체로부터 독출 복조되는 디지털 데이터의 패러티를 분리 검출하여, 에러여부 및 에러정보를 제공하기 위한 신드롬을 산출하는 1단계;
    상기 산출된 신드롬을, 프레임 단위의 디지털 데이터의 패러티 기록 영역에 대체 기록하는 2단계; 및
    상기 신드롬이 대체 기록된 프레임 단위의 디지털 데이터를 에러 정정 버퍼에 임시 저장하면서, 상기 디지털 데이터의 패러티 기록 영역에 대체 기록된 신드롬을 검출 확인하여, 그에 상응하는 에러정정 동작을 수행하는 3단계를 포함하여 이루어진 것을 특징으로 하는 디지털 데이터의 에러정정 방법.
  2. 삭제
KR1019990056279A 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법 KR100654017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056279A KR100654017B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056279A KR100654017B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Publications (2)

Publication Number Publication Date
KR20010083257A KR20010083257A (ko) 2001-09-01
KR100654017B1 true KR100654017B1 (ko) 2006-12-04

Family

ID=19624647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056279A KR100654017B1 (ko) 1999-12-09 1999-12-09 디지털 데이터의 에러정정 방법

Country Status (1)

Country Link
KR (1) KR100654017B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042418A (ko) * 1996-11-15 1998-08-17 세키자와다다시 에러 정정 방법, 에러 정정 장치, 데이타 독출 장치, 및 데이타맵핑 방법
KR19980050497A (ko) * 1996-12-20 1998-09-15 김광호 에러정정방법 및 장치
KR19980065723A (ko) * 1997-01-14 1998-10-15 김광호 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치
KR19980071363A (ko) * 1997-02-15 1998-10-26 니시무로 다이조 데이타 전송 시스템, dvd 재생 장치, cd 재생 장치, 오류 정정 장치 및 오류 정정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042418A (ko) * 1996-11-15 1998-08-17 세키자와다다시 에러 정정 방법, 에러 정정 장치, 데이타 독출 장치, 및 데이타맵핑 방법
KR19980050497A (ko) * 1996-12-20 1998-09-15 김광호 에러정정방법 및 장치
KR19980065723A (ko) * 1997-01-14 1998-10-15 김광호 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치
KR19980071363A (ko) * 1997-02-15 1998-10-26 니시무로 다이조 데이타 전송 시스템, dvd 재생 장치, cd 재생 장치, 오류 정정 장치 및 오류 정정 방법

Also Published As

Publication number Publication date
KR20010083257A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
US6912682B1 (en) Signal processor for correcting and detecting errors
JPH02306476A (ja) 再生のための誤り訂正装置
US7509558B2 (en) Error correction method for reed-solomon product code
US7549104B2 (en) Digital signal processing method and apparatus performing variable number of error correction repetitions
JP4785005B2 (ja) データデスクランブル方法
KR100654017B1 (ko) 디지털 데이터의 에러정정 방법
KR100494252B1 (ko) 정보 재생 장치
JPH09153258A (ja) デジタルビデオディスク用データデコーダおよびその制御方法
JP3711106B2 (ja) データ処理装置及びデータ処理方法
JPH05218883A (ja) 復号回路
KR19980065723A (ko) 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치
KR100223821B1 (ko) 디지탈 비데오 디스크 시스템의 에러정정 회로 및 방법
KR100209676B1 (ko) 에러정정 장치 및 방법
JP2000010807A (ja) ディジタルデータ再生装置
JP3219318B2 (ja) 誤り信号訂正装置
JP2751415B2 (ja) 誤り検出訂正回路
KR100257622B1 (ko) 데이터복조방법
JPH05274820A (ja) 誤り訂正装置
JPH1186464A (ja) 信号処理装置
JPH09330569A (ja) ディジタル信号再生方法及びディジタル信号再生装置
JP2003173633A (ja) 光ディスク装置
KR20050052344A (ko) 오류 정정 회로와 디스크 장치 및 오류 정정 방법과디스크 재생 방법
KR100232957B1 (ko) 디지털 비디오 디스크의 오류정정시간 단축방법
JP2001160761A (ja) 誤り訂正装置及び誤り訂正方法
JP2005142812A (ja) 誤り訂正方法、誤り訂正回路、および情報再生装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991209

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041207

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991209

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060425

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101009