[go: up one dir, main page]

KR100649870B1 - 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법 - Google Patents

반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100649870B1
KR100649870B1 KR1020050110476A KR20050110476A KR100649870B1 KR 100649870 B1 KR100649870 B1 KR 100649870B1 KR 1020050110476 A KR1020050110476 A KR 1020050110476A KR 20050110476 A KR20050110476 A KR 20050110476A KR 100649870 B1 KR100649870 B1 KR 100649870B1
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
lead
independent
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050110476A
Other languages
English (en)
Inventor
김완종
김광호
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020050110476A priority Critical patent/KR100649870B1/ko
Application granted granted Critical
Publication of KR100649870B1 publication Critical patent/KR100649870B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩탑재판에 별도의 독립리드를 형성하여, 기존의 QFP(Quad Flat Package)보다 저비용으로 더 많은 입출력단자를 구현할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이것을 이용한 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 칩탑재판의 사방 변에 인접되게 연장되는 다수의 리드를 포함하는 반도체 패키지 제조용 리드프레임에 있어서, 상기 타이바의 내끝단에 일체로 성형되는 사각틀과; 상기 사각틀의 안쪽에 배치되는 칩탑재판의 사방 변 위치에 관통 형성된 관통구와; 상기 칩탑재판과 일체로 성형되어 상기 관통구에 일렬로 배열되는 다수개의 독립리드와; 상기 칩탑재판과 다수개의 독립리드에 걸쳐 부착되어, 각 독립리드를 하나로 연결/지지해주는 테이프로 구성되며, 상기 칩탑재판과 각 독립리드간의 연결부위를 펀칭하여 다수개의 독립리드를 제각각으로 분리시킨 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 및 이것을 이용한 반도체 패키지 및 그 제조 방법을 제공한다.
반도체 패키지, 리드프레임, 독립리드, 테이프, 사각틀

Description

반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체 패키지 및 그 제조 방법{Leadframe for manufacturing semiconductor package, and semiconductor package and manufacturing method its using the same}
도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 저면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 평면 사시도,
도 3은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 저면 사시도,
도 4는 본 발명에 따른 리드프레임을 이용하여 반도체 패키지를 제조하는 방법을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 리드프레임 12 : 반도체 칩
14 : 칩탑재판 16 : 사이드프레임
18 : 사각틀 20 : 독립리드
22 : 타이바 24 : 연결바
26 : 리드 28 : 관통구
30 : 테이프 32 : 결합단
34 : 요부 36 : 접착테이프
38 : 와이어 40 : 몰딩수지
42 : 인출단자
본 발명은 반도체 패키지 리드프레임 및 이것을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 칩탑재판에 별도의 독립리드를 형성하여, 기존의 QFP(Quad Flat Package)보다 저비용으로 더 많은 입출력단자를 구현할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이것을 이용한 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지 제조용 리드프레임은 전체 리드프레임의 골격 역할을 하는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판(=다이패드)과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 칩탑재판의 사방 변에 인접되게 연장되는 다수의 리드를 포함하여 구성된다.
이러한 공통적인 구성을 기반으로, 리드프레임은 반도체 패키지의 경박단소화 추세에 따라 여러가지 형태의 구조로 개발되고 있다.
대개, 리드프레임을 이용한 반도체 패키지는 웨이퍼상의 반도체 칩을 픽업하여 리드프레임의 칩탑재판에 부착하는 칩 부착 공정과, 반도체 칩의 본딩패드와 리드프레임의 각 리드간을 전기적으로 연결하는 와이어 본딩 공정과, 상기 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 공정과, 리드프레임의 외부리드를 단자 형상으로 만드는 트리밍 및 포밍 공정과, 몰딩수지면에 모델명 등을 인쇄하는 마킹 공정 등을 통하여 제조되고 있다.
특히, 리드프레임을 이용한 패키지는 칩의 크기에 가깝게 제조되는 칩 스케일 패키지, 열방출 효과를 얻기 위하여 칩탑재판의 저면을 노출시킨 EP(Exposed Pad)패키지, 칩탑재판과 리드의 저면을 모두 노출시킨 패키지(Exposed lead ePad OFP) 등 여러가지 형태로 제조되고 있다.
한편, 상기 칩탑재판과 리드의 저면을 모두 노출시킨 패키지의 경우, 소잉공정(sawing)에 의하여 각 리드들이 절단되면서 독립적인 리드로 형성되는 바, 별도의 소잉공정이 추가로 진행됨에 따른 비용증가의 단점이 있고, 또한 각 리드들이 소잉공정시 충격으로 빠지는 현상이 발생되는 문제점이 있으며, 각 리드의 절단면에 번-아웃(burn-out)에 의하여 찌꺼지가 남는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 칩탑재판에 별도의 독립적인 리드를 형성하여, 기존의 소잉공정 없이도 독립적인 리드의 구현이 가능하고, 각 독립리드의 저면이 칩탑재판과 함께 외부로 노출되어 열방출 효과를 더 얻을 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이것을 이용한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일구현예는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 칩탑재판의 사방 변에 인접되게 연장되는 다수의 리드를 포함하는 반도체 패키지 제조용 리드프레임에 있어서, 상기 타이바의 내끝단에 일체로 성형되는 사각틀과; 상기 사각틀의 안쪽에 배치되는 칩탑재판의 사방 변 위치에 관통 형성된 관통구와; 상기 칩탑재판과 일체로 성형되어 상기 관통구에 일렬로 배열되는 다수개의 독립리드와; 상기 칩탑재판과 다수개의 독립리드에 걸쳐 부착되어, 각 독립리드를 하나로 연결/지지해주는 테이프로 구성되며, 상기 칩탑재판과 각 독립리드간의 연결부위를 펀칭하여 다수개의 독립리드를 제각각으로 분리시킨 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.
바람직한 구현예로서, 상기 사각틀과 칩탑재판은 연결바에 의하여 일체로 연결되며, 이 연결바가 사각틀로부터 칩탑재판까지 하향 경사지게 형성됨에 따라 상기 칩탑재판은 사각틀의 높이보다 더 낮게 다운셋 된 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 각 독립리드와 칩탑재판의 저면은 패키지 제조시 외부 노출을 위해 동일한 높이로 형성되며, 상기 각 독립리드의 선단 또는 측단면에는 몰딩수지와의 결합력 향상을 위한 결합단이 돌출 형성된 것을 특징으로 한다.
또한, 상기 관통구의 저면에서 칩탑재판쪽과 접하는 부분에 몰딩수지와의 결합력 향상을 위해 요부가 형성된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 사이드프레임으로부터 상기 사각틀의 사방 모서리에 인접되게 연장되는 다수의 리드와, 상기 사각틀과 사이드프레임을 일체로 연결하는 타이바와, 사각틀의 안쪽에 다운셋되며 일체로 배치되는 칩탑재판과, 이 칩탑재판의 모서리 위치에 테이프에 의하여 고정된 다수개의 독립리드를 포함하는 구조의 리드프레임을 제공하는 단계와; 상기 칩탑재판과 각 독립리드의 저면에 접착테이프를 부착시키는 단계와; 상기 칩탑재판에 반도체 칩을 부착시키는 칩부착 단계와; 상기 반도체 칩의 본딩패드와 각 리드간 및 반도체 칩의 본딩패드와 각 독립리드간을 연결하는 와이어 본딩 단계와; 상기 반도체 칩과 각 리드, 각 독립리드, 와이어를 몰딩수지로 몰딩하되, 상기 칩탑재판의 저면과 각 독립리드의 저면이 외부로 노출되게 몰딩하는 단계와; 상기 칩탑재판과 각 독립리드의 저면에 부착되어 있던 접착테이프를 떼어내어, 칩탑재판과 각 독립리드의 저면을 외부로 노출시키는 단계와; 외부로 노출된 각 독립리드에 별도의 인출단자를 부착시키는 단계와; 상기 몰딩수지면의 측단부로 돌출된 각 리드를 포밍 및 트리밍하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 저면도이고, 도 2는 평면 사시도를, 도 3은 저면 사시도를 나타낸다.
본 발명에 따른 리드프레임(10)은 반도체 칩(12)이 실장되는 칩탑재판(14)이 사이드프레임(16)에 직접 연결되지 않고, 그 사이에 사각틀(18)이 배열된 점에 특징이 있고, 또한 칩탑재판(14)이 사각틀(18)로부터 다운셋 된 점, 특히 칩탑재판(14)에 독립리드(20)가 구현된 점에 특징이 있다.
즉, 상기 사이드프레임(16)과 사각틀(18)이 타이바(22)에 의하여 일체로 연결되고, 이 사각틀(18)의 안쪽에 칩탑재판(14)이 연결바(24)에 의하여 일체로 배치되며, 사이드프레임(16)으로부터 연장된 다수의 리드(26)가 사각틀(18)의 사방 모서리에 인접 배열된다.
보다 상세하게는, 상기 사각틀(18)은 타이바(22)의 내끝단에 일체로 성형되는 사각고리 형상이며, 이 사각틀(18)의 안쪽에 배치되는 칩탑재판(14)은 1개 내지 2개가 배열되는 바, 사각틀(18)의 안쪽면과 상기 칩탑재판(14)의 사방변은 다수개의 연결바(24)로 연결되어 서로 일체가 된다.
이때, 상기 연결바(24)는 사각틀(18)에서 칩탑재판(14)쪽으로 하향 경사지게 형성되어, 칩탑재판(14)이 사각틀(18)의 높이보다 더 낮게 다운셋 된 상태가 된다.
여기서, 상기 칩탑재판에 독립리드가 형성된 구조를 설명하면 다음과 같다.
상기 칩탑재판(14)의 일변 또는 양측변 또는 사방 변 위치에 선택적으로 대략 직사각형의 관통구(28)가 관통 형성되고, 상기 사각틀(18)의 안쪽면에 일체로 성형된 다수개의 독립리드(20)가 상기 관통구(28)를 향하여 일렬로 연장 배열된다.
이때, 상기 칩탑재판(14)과 다수개의 독립리드(20)에 걸쳐 길다란 하나의 테이프(30)가 부착되는 바, 이에 각 독립리드(20)는 비전도성의 테이프(30)에 의하여 칩탑재판(14)과 연결된 상태가 된다.
상기 다수개의 독립리드(20)는 칩탑재판(14)과 일체로 성형된 상태이므로, 각 독립리드(20)를 실제 개개로 분리시키기 위하여 상기 칩탑재판(14)과 각 독립리드(20)간의 연결부위를 펀칭수단으로 펀칭하게 된다.
따라서, 상기 다수개의 독립리드(20)는 제각각으로 분리된 상태가 되지만, 상기 테이프(30)에 의하여 칩탑재판(14)과 계속 연결된 상태가 된다.
한편, 상기 각 독립리드(20)와 칩탑재판(14)의 저면은 패키지 제조시 외부 노출을 위해 동일한 높이로 형성되며, 상기 각 독립리드(20)의 선단 또는 측단면에는 몰딩수지와의 결합력 향상을 위한 결합단(32)이 하프에칭 방식에 의하여 돌출 형성된다.
또한, 상기 칩탑재판(14)에 형성된 관통구(28)의 저면에서 칩탑재판(14)쪽과 접하는 부분에는 몰딩수지와의 결합력 향상을 위해 오목한 요부(34)가 하프에칭 방식에 의하여 더 형성된다.
여기서, 상기와 같은 구조로 제작된 리드프레임을 이용하여 반도체 패키지를 제조하는 방법을 설명하면 다음과 같다.
첨부한 도 4는 본 발명에 따른 리드프레임을 이용하여 제조된 반도체 패키지 제조 방법을 순서대로 나타내는 단면도이다.
본 발명에 따른 반도체 패키지 제조를 위해 상기한 본 발명의 리드프레임을 이용한다.
즉, 상기 사이드프레임(16)으로부터 사각틀(18)의 사방 모서리에 인접되게 연장되는 다수의 리드(26)와, 상기 사각틀(18)과 사이드프레임(16)을 일체로 연결하는 타이바(22)와, 사각틀(18)의 안쪽에 다운셋되며 일체로 배치되는 칩탑재판(14)과, 이 칩탑재판(14)의 일변 또는 그 이상의 변 위치에 테이프(30)에 의하여 고정된 다수개의 독립리드(20)를 포함하는 리드프레임(10)을 이용한다.
이에, 본 발명에 따른 리드프레임(10)의 칩탑재판(14)과 각 독립리드(20)의 저면에 걸쳐 접착테이프(36: PI 테이프)를 부착시키는 단계를 진행하는 바, 이 접착테이프(36)를 부착시키는 이유는 몰딩공정시 칩탑재판(14)의 저면과 각 독립리드(20)의 저면에 몰딩수지가 침투하지 않도록 하기 위함이다.
다음으로, 상기 리드프레임(10)을 칩 부착 장비에 안착시킨 후, 칩탑재판(14)상에 반도체 칩(12)을 부착시키고, 이어서 와이어 본딩 장비로 이송하여 반도체 칩(12)의 본딩패드와 각 리드(26)간 그리고 반도체 칩(12)의 본딩패드와 각 독립리드(20)간을 와이어(38)로 연결하는 단계가 진행된다.
이어서, 몰딩다이에 와이어 본딩이 완료된 리드프레임(10)을 안착시킨 후, 상기 반도체 칩(12)과 각 리드(26), 각 독립리드(20), 그리고 와이어(38) 등을 몰딩수지(40)로 몰딩하되, 상기 칩탑재판(14)의 저면과 각 독립리드(20)의 저면이 외부로 노출되게 몰딩하는 단계가 진행된다.
이때, 상기 각 독립리드(20)는 테이프(30)에 의하여 서로 연결 지지된 상태이므로, 몰딩시 수지 압력에 의한 움직임 또는 몰드 플러시로 인해 잠기는 현상이 용이하게 방지될 수 있다.
이러한 몰딩 단계후, 상기 칩탑재판(14)과 각 독립리드(20)의 저면에 부착되어 있던 접착테이프(36)를 떼어내게 되는 바, 칩탑재판(14)과 각 독립리드(20)의 저면이 몰딩수지(40)면과 평행을 이루며 외부로 노출된 상태가 된다.
따라서, 반도체 칩(12)에서 발생되는 열이 칩탑재판(14)을 통하여 외부로 방출되거나, 와이어(38)와 독립 리드(20)를 통하여 외부로 방출되는 효과를 얻을 수 있게 된다.
마지막으로, 외부로 노출된 각 독립리드(20)의 저면에 솔더볼 또는 범프와 같은 별도의 인출단자(42)를 부착시키고, 또한 몰딩수지(40)면의 측단부로 돌출된 각 리드(26)를 포밍 및 트리밍하는 단계를 진행시킴으로써, 본 발명의 반도체 패키지로 완성된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체 패키지 및 그 제조 방법은 다음과 같은 장점을 제공한다.
1) 칩탑재판에 별도의 독립적인 리드를 형성하여, 기존의 소잉공정 없이도 독립적인 리드의 구현이 가능한 장점을 제공한다.
2) 칩탑재판에 별도의 독립리드를 형성하여, 기존의 QFP(Quad Flat Package)보다 저비용으로 더 많은 입출력단자를 구현할 수 있는 장점이 있다.
3) 각 독립리드는 테이프로 연결된 상태이므로, 몰딩공정시 수지압력에 의한 각 독립리드의 움직임을 방지하는 동시에 몰드 플러시에 잠기는 현상을 방지할 수 있다.
4) 칩탑재판의 저면과 함께 각 독립리드의 저면이 외부로 노출되어, 열방출 효과를 더 얻을 수 있다.

Claims (6)

  1. 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 칩탑재판의 사방 변에 인접되게 연장되는 다수의 리드를 포함하는 반도체 패키지 제조용 리드프레임에 있어서,
    상기 타이바의 내끝단에 일체로 성형되는 사각틀과;
    상기 사각틀의 안쪽에 배치되는 칩탑재판의 사방 변 위치에 관통 형성된 관통구와;
    상기 칩탑재판과 일체로 성형되어 상기 관통구에 일렬로 배열되는 다수개의 독립리드와;
    상기 칩탑재판과 다수개의 독립리드에 걸쳐 부착되어, 각 독립리드를 하나로 연결/지지해주는 테이프를 포함하여 구성되고;
    상기 칩탑재판과 각 독립리드간의 연결부위를 펀칭하여 다수개의 독립리드를 제각각으로 분리시킨 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 청구항 1에 있어서, 상기 사각틀과 칩탑재판은 연결바에 의하여 일체로 연결되며, 이 연결바가 사각틀로부터 칩탑재판까지 하향 경사지게 형성됨에 따라 상기 칩탑재판은 사각틀의 높이보다 더 낮게 다운셋 된 것을 특징으로 하는 반도체 패키 지 제조용 리드프레임.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 각 독립리드와 칩탑재판의 저면은 패키지 제조시 외부 노출을 위해 동일한 높이로 형성되며, 상기 각 독립리드의 선단 또는 측단면에는 몰딩수지와의 결합력 향상을 위한 결합단이 돌출 형성된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  4. 청구항 1에 있어서, 상기 관통구의 저면에서 칩탑재판쪽과 접하는 부분에 몰딩수지와의 결합력 향상을 위해 요부가 형성된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  5. 사이드프레임으로부터 상기 사각틀의 사방 모서리에 인접되게 연장되는 다수의 리드와, 상기 사각틀과 사이드프레임을 일체로 연결하는 타이바와, 사각틀의 안쪽에 다운셋되며 일체로 배치되는 칩탑재판과, 이 칩탑재판의 모서리 위치에 테이프에 의하여 고정된 다수개의 독립리드를 포함하는 구조의 리드프레임을 제공하는 단계와;
    상기 칩탑재판과 각 독립리드의 저면에 접착테이프를 부착시키는 단계와;
    상기 칩탑재판에 반도체 칩을 부착시키는 칩 부착 단계와;
    상기 반도체 칩의 본딩패드와 각 리드간 및 반도체 칩의 본딩패드와 각 독립리드간을 연결하는 와이어 본딩 단계와;
    상기 반도체 칩과 각 리드, 각 독립리드, 와이어를 몰딩수지로 몰딩하되, 상기 칩탑재판의 저면과 각 독립리드의 저면이 외부로 노출되게 몰딩하는 단계와;
    상기 칩탑재판과 각 독립리드의 저면에 부착되어 있던 접착테이프를 떼어내어, 칩탑재판과 각 독립리드의 저면을 외부로 노출시키는 단계와;
    외부로 노출된 각 독립리드에 별도의 인출단자를 부착시키는 단계와;
    상기 몰딩수지면의 측단부로 돌출된 각 리드를 포밍 및 트리밍하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 청구항 5의 반도체 패키지 제조 방법에 의하여 제조된 반도체 패키지.
KR1020050110476A 2005-11-18 2005-11-18 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법 Expired - Fee Related KR100649870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110476A KR100649870B1 (ko) 2005-11-18 2005-11-18 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110476A KR100649870B1 (ko) 2005-11-18 2005-11-18 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100649870B1 true KR100649870B1 (ko) 2006-11-27

Family

ID=37713577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110476A Expired - Fee Related KR100649870B1 (ko) 2005-11-18 2005-11-18 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100649870B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024253U (ko) * 1997-12-12 1999-07-05 김영환 리드 프레임
JP2001015671A (ja) 1999-06-29 2001-01-19 Mitsui High Tec Inc リードフレームの製造方法
JP2005303169A (ja) 2004-04-15 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024253U (ko) * 1997-12-12 1999-07-05 김영환 리드 프레임
JP2001015671A (ja) 1999-06-29 2001-01-19 Mitsui High Tec Inc リードフレームの製造方法
JP2005303169A (ja) 2004-04-15 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR101120733B1 (ko) 플립칩 ｑｆｎ 패키지 및 그 방법
CN100490140C (zh) 双规引线框
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7808084B1 (en) Semiconductor package with half-etched locking features
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US8184453B1 (en) Increased capacity semiconductor package
US20060001130A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US8110903B2 (en) QFN package
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
CN100495689C (zh) 包装光学传感器的方法和图像传感器装置
EP3982405A1 (en) Semiconductor package with improved board level reliability
US20040262752A1 (en) Semiconductor device
JPH11191562A (ja) 半導体装置の製造方法
KR100649870B1 (ko) 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법
JP4207791B2 (ja) 半導体装置
JP5066971B2 (ja) モールドパッケージの実装構造
JP4887346B2 (ja) 半導体装置
JP2009065201A (ja) 半導体装置の製造方法
KR100940760B1 (ko) 반도체 패키지
JP2007150045A (ja) 半導体装置
KR100693739B1 (ko) 반도체 패키지 제조용 리드프레임
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP5086315B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051118

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061114

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091111

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131104

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141104

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151103

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161102

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171109

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200828