[go: up one dir, main page]

KR100649026B1 - 반도체 소자의 트랜지스터 형성방법 - Google Patents

반도체 소자의 트랜지스터 형성방법 Download PDF

Info

Publication number
KR100649026B1
KR100649026B1 KR1020050131625A KR20050131625A KR100649026B1 KR 100649026 B1 KR100649026 B1 KR 100649026B1 KR 1020050131625 A KR1020050131625 A KR 1020050131625A KR 20050131625 A KR20050131625 A KR 20050131625A KR 100649026 B1 KR100649026 B1 KR 100649026B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
semiconductor device
transistor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050131625A
Other languages
English (en)
Inventor
조평온
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131625A priority Critical patent/KR100649026B1/ko
Application granted granted Critical
Publication of KR100649026B1 publication Critical patent/KR100649026B1/ko
Priority to US11/616,806 priority patent/US20070148841A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 트랜지스터 형성방법에 관한 것으로, 본 발명에 따른 반도체 소자의 트랜지스터 형성방법은 반도체 기판 상에 도전막을 형성한 후 패터닝하여, 더미기판을 형성하는 단계와, 상기 더미기판이 형성된 반도체 기판 상에 게이트산화막 및 게이트전극을 형성하는 단계를 포함한다.
트랜지스터,채널영역

Description

반도체 소자의 트랜지스터 형성방법{Method for forming a transistor in semiconductor device}
도 1은 일반적인 반도체 소자의 트랜지스터를 도시한 단면도
도 2 내지 도 4는 본 발명에 따른 반도체소자의 트랜지스터 형성방법을 도시한 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
20: 반도체 기판 22: 더미기판
24: 게이트산화막 26: 게이트전극
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과 이 소스, 드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 또한 소스 및 드레인 영역의 안쪽에 농도가 엷은 LDD영역을 둔 구조의 모스 트랜지스터가 주로 사용된다.
도 1을 참조로 하여 종래의 일반적인 모스 트랜지스터의 구조에 대하여 설명하면 다음과 같다.
모스 트랜지스터는 소자분리막(12)이 정의되어 있고, P형 또는 N형 단결정 반도체 기판(10)상에 초기 산화막을 성장시킨 다음, P형 불순물 또는 N형 불순물이 매입된 웰(11)이 형성되어 있고, 반도체 기판 웰 경계면 상에 게이트 산화막(14a)이 형성되어 있다. 그리고, 상기 게이트 산화막(14a)상에 폴리 실리콘층을 형성한 후 리소그래피 공정에 의해 게이트 전극(14b)을 형성한후, 상기에서 형성한 게이트 전극(14b)을 마스크로 하여 저농도 불순물 이온을 주입하고 열처리하여 저농도 확산영역(16a)을 형성한 다음, 게이트 전극(14b)의 측벽에 스페이서막(15)이 형성되어 있고, 이를 레지스트로 하여 고농도불순물 이온을 주입한 후 열처리하여 고농도 확산영역(16b)이 형성되어 있다.
따라서 소오스/드레인 영역(16)은 저농도의 확산영역(16a)과 고농도의 확산영역(16b)의 LDD 구조를 갖도록 이루어져 있다.
한편, 상기와 같이 형성된 트랜지스터에는 소스/드레인 영역(16)사이에 채널영역이 형성되는데, 상기와 같은 트랜지스터에 보다 넓은 채널영역을 형성하기 위해서는 소자의 사이즈가 커져야하는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명은 보다 넓은 채널영역을 형성하는 반도체 소자의 트랜지스터 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체소자의 트랜지스터 제조방법은 반도체 기판 상에 도전막을 형성한 후 패터닝하여, 더미기판을 형성하는 단계와, 상기 더미기판이 형성된 반도체 기판 상에 게이트산화막 및 게이트전극을 형성하는 단계를 포함한다.
상기 더미기판은 상기 반도체 기판과 동일물질인 폴리실리콘막으로 형성된다.
상기 게이트전극이 형성된 후, 상기 게이트 전극이 형성된 기판 전면에 이온주입하여, 소스/드레인영역을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 '상'에 있다고 언급되어 지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 제조방법을 순차적으로 도시한 단면도들이다.
도 2에 도시한 바와 같이, 반도체 기판(20) 내부의 소정영역에 웰영역(미도 시) 을 형성한다.
상기 웰영역을 형성하는 공정은 다음과 같다. 우선, 반도체 기판 상에 스크린 산화막을 형성한 후, 웰정의영역을 노출시키는 제1 이온주입 마스크를 상기 반도체 기판(20) 상에 형성하고, 상기 반도체 기판 전면에 이온을 주입하여 상기 웰 정의영역에 이온주입층을 형성한다. 이어, 상기 이온주입 마스크를 제거하고, 상기 이온 주입층이 형성된 상태에서 상기 반도체 기판에 소정의 열처리 공정을 진행하여 이온주입층의 이온들이 확산되도록 함으로써, 웰영역(미도시)을 완료한다.
이어, 웰영역이 형성된 상기 기판 전면에 더미 기판용 폴리실리콘막을 형성한다. 상기 폴리실리콘막 상에 감광막을 도포하고 포토리소그래피공정을 이용하여 상기 감광막을 선택적으로 패터닝하여, 더미 기판이 정의될 영역에 상응하는 부위의 감광막을 제거한 마스크 패턴이 형성된다. 그런 다음 상기 마스크 패턴이 식각 마스크로 사용되어 상기 폴리실리콘막을 식각하여, 상기 반도체 기판의 소정영역에 더미 기판(22)이 형성된다.
계속하여, 도 3에 도시된 바와 같이 상기 더미 기판(22)가 형성된 결과물 전면에 게이트산화막용 절연막 및 게이트용 폴리실리콘막을 순차적으로 형성한다. 이어, 상기 폴리실리콘막 상에 감광막을 증착한 후 포토리소그래피공정 및 식각공정을 수행하여, 게이트 및 게이트산화막이 정의될 영역에 상응하는 부위의 감광막을 선택적으로 제거한 마스크 패턴이 형성된다. 그런 다음 상기 마스크 패턴이 식각 마스크로 사용되어 상기 게이트 산화막용 절연막 및 게이트용 폴리실리콘막을 식각하여, 상기 더미 기판을 둘러싸는 형상으로 게이트 산화막(24) 및 게이트(26)을 형 성한다.
이어, 도 4에 도시된 바와 같이, 상기 게이트(26) 및 게이트산화막(24)이 형성된 반도체 기판(20)상에 공지된 기술과 동일하게 LDD(27a) 이온주입 이후 스페이서(28)를 형성하여 소오스/드레인 영역(27b)을 형성함으로써, 본 공정을 완료한다.
본 발명에 의하면, 소스/드레인영역 사이의 더미기판을 포함한 기판에 채널영역이 형성됨으로써, 소자의 사이즈 증가 없이도 트랜지스터의 넓은 채널영역을 확보할 수 있는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 도전막을 형성한 후 패터닝하여, 더미기판을 형성하는 단계와,
    상기 더미기판이 형성된 반도체 기판 상에 게이트산화막 및 게이트전극을 형성하는 단계를 포함하는 반도체소자의 트랜지스터 형성방법.
  2. 제1 항에 있어서, 상기 더미기판은
    상기 반도체 기판과 동일물질인 폴리실리콘막으로 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
  3. 제1 항에 있어서, 상기 게이트전극이 형성된 후,
    상기 게이트 전극이 형성된 기판 전면에 이온주입하여, 소스/드레인영역을 형성하는 단계를 더 포함하는 반도체 소자의 트랜지스터 형성방법.
KR1020050131625A 2005-12-28 2005-12-28 반도체 소자의 트랜지스터 형성방법 Expired - Fee Related KR100649026B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050131625A KR100649026B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 트랜지스터 형성방법
US11/616,806 US20070148841A1 (en) 2005-12-28 2006-12-27 Method for forming transistor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131625A KR100649026B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 트랜지스터 형성방법

Publications (1)

Publication Number Publication Date
KR100649026B1 true KR100649026B1 (ko) 2006-11-27

Family

ID=37713318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131625A Expired - Fee Related KR100649026B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 트랜지스터 형성방법

Country Status (2)

Country Link
US (1) US20070148841A1 (ko)
KR (1) KR100649026B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347632B (zh) * 2013-07-30 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6103611A (en) * 1997-12-18 2000-08-15 Advanced Micro Devices, Inc. Methods and arrangements for improved spacer formation within a semiconductor device
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
US6110771A (en) * 1998-09-11 2000-08-29 Lg Semicon Co., Ltd. Fabrication method of a semiconductor device using self-aligned silicide CMOS having a dummy gate electrode
JP4683685B2 (ja) * 2000-01-17 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法

Also Published As

Publication number Publication date
US20070148841A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US7067365B1 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
JP4477953B2 (ja) メモリ素子の製造方法
JP2007053343A5 (ko)
JP2007053356A5 (ko)
JP2009526409A (ja) 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置
KR100790261B1 (ko) 디모스 소자 제조 방법
KR100649026B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20100089364A (ko) 트랜지스터를 갖는 반도체소자의 제조방법
KR100739246B1 (ko) 반도체 소자의 소스/드레인영역 형성방법
KR20050108201A (ko) 고전압 트랜지스터 제조방법
KR100660342B1 (ko) 반도체 소자의 트랜지스터 및 그의 형성방법
KR100710189B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100641556B1 (ko) 디이모스 트랜지스터의 제조 방법
KR101169684B1 (ko) 반도체 소자의 트랜지스터 및 그의 제조방법
KR100522763B1 (ko) 반도체소자의 제조 방법
KR100720259B1 (ko) 반도체 소자의 형성 방법
KR20060100779A (ko) 다중 ｌｄｄ 영역을 구비한 반도체 소자의 형성방법
KR0172832B1 (ko) 반도체소자 제조방법
KR20030035210A (ko) 반도체 소자의 제조방법
KR20100074479A (ko) 반도체 소자 및 그 제조 방법
KR20040078240A (ko) 반도체 소자 및 그 제조 방법
KR20050101999A (ko) Ｍｏｓｆｅｔ 및 그 제조 방법
KR20040102656A (ko) 소오스/드레인 신장 구조를 가지는 씨모스 제조방법
KR20030072674A (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051228

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091026

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101026

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20111020

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121026

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee