[go: up one dir, main page]

KR100632136B1 - 반도체디바이스제조방법 - Google Patents

반도체디바이스제조방법 Download PDF

Info

Publication number
KR100632136B1
KR100632136B1 KR1019970708083A KR19970708083A KR100632136B1 KR 100632136 B1 KR100632136 B1 KR 100632136B1 KR 1019970708083 A KR1019970708083 A KR 1019970708083A KR 19970708083 A KR19970708083 A KR 19970708083A KR 100632136 B1 KR100632136 B1 KR 100632136B1
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor
semiconductor material
semiconductor device
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970708083A
Other languages
English (en)
Other versions
KR19990014741A (ko
Inventor
로날드 데커
헨리쿠스 고데프리더스 라파엘 마스
덴 아인덴 윌헬머스 테오도러스 안토니우스 조안스 반
뒤르젠 마리아 헨리카 윌헬미나 안토니아 반
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990014741A publication Critical patent/KR19990014741A/ko
Application granted granted Critical
Publication of KR100632136B1 publication Critical patent/KR100632136B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 수동 소자(2)와, 도전체들(3, 4)의 패턴과, 반도체 재료의 작은 슬라이스(slice)(6) 내에 형성된 반도체 소자(5)를 구비한 기판(1)을 포함하는 반도체 디바이스(device)의 제조 방법에 관한 것이다. 수동 소자(2), 도전체들(3, 4)의 패턴 및 반도체 소자(5)를 반도체 재료의 웨이퍼(7)의 제 1 면(8)에 형성하고, 웨이퍼의 제 1 면(8)을 기판(1)에 부착하여, 반도체 소자(5)의 영역을 제외한 반도체 재료의 웨이퍼(7)를 그의 제 2 면(22)으로부터 제거한다. 따라서, 반도체 재료의 작은 슬라이스(6)가 반도체 소자(5)가 형성된 곳에 남게 된다. 이로써 전기 배선은 기생 캐패시턴스 및 자체 인덕턴스의 도입이 방지됨과 함께 추가적인 고비용의 프로세스 단계들을 사용하지 않는 간단한 방법으로 구현될 수 있다.

Description

반도체 디바이스 제조 방법{METHOD OF MANUFACTURING A HYBRID INTEGRATED CIRCUIT}
본 발명은 수동 소자와, 도전체들의 패턴과, 반도체 재료의 작은 슬라이스(slice) 내에 형성된 반도체 소자를 구비한 기판을 포함하는 반도체 디바이스(device)의 제조 방법에 관한 것이다.
반도체 소자는 단일 다이오드 혹은 트랜지스터일 수 있지만, 실제로는 통상적으로 다수의 트랜지스터들을 포함하는 집적 회로이다. 반도체 소자들이 제공된 반도체 재료의 다수의 작은 슬라이스들과, 저항, 캐패시터 및 코일과 같은 다수의 수동 소자들이 기판 상에 제공될 수 있다. 반도체 소자들 및 수동 소자들은 기판 상의 도전체들에 의해 상호접속된다. 따라서, 하이브리드 집적 회로(a hybrid integrated circuit)가 기판 상에 형성된다. 기판은 절연성 혹은 반절연성(semi-insulating) 재료로 이루어질 수 있기 때문에, 기생 캐패시턴스 및 자체 인덕턴스(self-inductance)가 방지되어, 초고주파 신호들이 이러한 하이브리드 집적 회로에서 처리될 수 있다.
미국 특허 제 5,446,309 호에는, 이 경우에 캐패시터 및 코일과 같은 수동 소자들과 도전체들의 패턴을 기판 상에 형성하고, 반도체 소자가 마련된 반도체 재료의 작은 슬라이스를 그 기판에 고정하는, 도입부에 언급된 것과 같은 종류의 방법이 개시되어 있다. 슬라이스는 자신의 하부 면으로 기판 상의 도전체들 중 하나에 직접 접속된다. 한쪽 단부는 반도체 소자에 접속되고 다른 쪽 단부는 기판 상의 도전체들에 접속되는 금속 배선들에 의해 추가적인 전기적 접속이 달성된다.
이러한 하이브리드 집적 회로의 배선이 복잡하기 때문에 제조 비용은 비싸진다. 또한, 이로 인해 기생 캐패시턴스 및 자체 인덕턴스가 도입된다. 반도체 소자를 포함하는 슬라이스는 자신의 하부면으로 기판 상의 도전체에 고정된다. 이러한 접속부는 도전성이 좋아야하기 때문에, 고정 방법에는 고도의 요건들이 요구된다. 금속 배선들에 의해 반도체 소자와 기판 상의 도전체들 사이에 상기 추가적인 전기적 접속부들을 형성하는 데에도 비용이 많이 든다. 특히, 이들 금속 접속 배선들을 제공하는 데에는 고가의 장비가 요구된다. 또한, 루프들(loop)로 배열된 금속 배선들은 기생 캐패시턴스 및 자체 인덕턴스를 도입한다.
본 발명의 목적은, 특히 부가적이고 값비싼 프로세스 단계들을 도입하는 일없이 간단한 방법으로 배선을 획득하고 기생 캐패시턴스 및 자체 인덕턴스의 발생을 방지하는 하이브리드 집적 회로 제조 방법을 제공하는 것이다.
본 발명에 따르면, 이러한 목적을 위해 도입부에 언급된 방법은 수동 소자, 도전체들의 패턴 및 반도체 소자를 반도체 재료의 웨이퍼의 제 1 면에 형성하고, 상기 웨이퍼를 제 1 면으로 기판에 부착하여 웨이퍼의 반도체 재료를 반도체 소자의 영역을 제외한 그의 제 2 면으로부터 제거하는 것을 특징으로 한다.
수동 소자, 도전체들의 패턴 및 반도체 소자는 반도체 재료의 웨이퍼의 한쪽 면에 형성된다. 웨이퍼 상에 제공된 도전체들은 반도체 소자들 간의 접속부 뿐만 아니라 반도체 소자와 수동 소자 간의 접속부도 형성한다. 반도체 소자와 수동 소자 간의 접속부는 반도체 소자들 간의 접속부가 형성되는 것과 동일한 프로세스 단계로 구현될 수 있다. 따라서, 이러한 접속부를 구현하기 위한 부가적인 프로세스 단계가 필요치 않다. 접속부가 매우 짧아질 수 있어 웨이퍼 표면 상에 형성될 수 있다. 또한, 반도체 소자에 인접한 반도체 재료가 제거된다. 따라서, 여전히 발생하는 기생 캐패시턴스 및 자체 인덕턴스가 매우 작아진다. 반도체 재료를 제거한 후에, 반도체 소자의 영역에 남아있는 반도체 재료는 반도체 소자가 형성된 작은 슬라이스들을 구성한다. 웨이퍼가 부착된 기판은 부가적인 강도(extra strength)를 하이브리드 집적 회로에 제공한다.
바람직하게는, 반도체 재료가 제거되기 전에 웨이퍼의 제 2 면 상의 반도체 소자의 영역에 에칭 마스크가 제공되고, 그 다음에 에칭에 의해 반도체 재료가 제거된다. 따라서, 반도체 소자에 손상을 주지 않는 간단한 방식으로 반도체 재료가 제거될 수 있다. 에칭 프로세스는 천천히 진행되기 때문에, 에칭 마스크가 제공되기 전에 반도체 재료를 웨이퍼의 제 2 면으로부터 두께의 일부를 제거함으로써 반도체 재료의 제거 속도를 높일 수 있다. 이러한 반도체 재료의 제거는 바람직하게는 연마 처리에 의해 수행된다.
이하, 본 발명은 도면을 참조한 실시예에 의해서 더 상세히 설명될 것이다.
도 1 내지 도 3은 본 발명에 따른 방법에 의한 반도체 디바이스의 제조에 있어서의 소정 단계들을 도시하는 단면도이다.
도 1 내지 도 3은 코일과 같은 수동 소자(2)와, 도전체들(3, 4)의 패턴과, 반도체 재료(6)의 작은 슬라이스 내에 형성된 반도체 소자(5)가 제공된 기판(1)을 가지는, 도 3에 도시된 바와 같은 반도체 디바이스의 제조에 있어서의 소정 단계들을 도시하는 단면도이다.
반도체 디바이스의 제조는 도 1에 도시된 n 형 실리콘 슬라이스(7)로부터 개시된다. 본 실시예에 있어서 p 형 베이스 영역(9) 및 n 형 에미터 영역(10)을 가지는 바이폴러 트랜지스터인 반도체 소자(5)가 통상적인 방법으로 웨이퍼(7)의 제 1 면(8)에 형성된다. 트랜지스터의 컬렉터 영역은 베이스 영역(9) 아래에 있는 실리콘 웨이퍼(7)의 일부분에 의해 형성되고, 통상적인 방법으로 도면의 평면 밖에 접촉된다.
반도체 소자가 형성된 이후에, 약 0.5 ㎛ 두께의 실리콘 산화물층(11)이 웨이퍼(7)의 제 1 면(8) 상에 제공되고, 후속하는 단계에서 윈도우들(windows)(12, 13, 14, 15)이 그곳에서 에칭된다. 이어서, 알루미늄층이 절연층(11)상과 윈도우들(12, 13, 14, 15)내에 증착되며, 통상적인 방법으로 도전체들(3, 4)의 패턴이 상기 알루미늄층 안으로 에칭된다. 하이브리드 집적 회로용 코일(2) 및 접속 도전체(16)는 도전체들(3, 4)이 형성된 동일한 알루미늄층 내에 형성된다. 이 코일은 윈도우(15) 내의 실리콘 웨이퍼(7) 상에 형성된 권선(17) 및 단부(18)를 포함한다. 접속 도전체(16)는 윈도우(14) 내의 실리콘 웨이퍼(7) 상에 형성된 도전성 부분(19)을 포함한다. 코일(2)의 권선들(17)은 도전체(4)를 통해 트랜지스터(5)의 에미터 영역(10)에 접속된다. 접속 도전체(16)는 도전체(3)를 통해 트랜지스터(5)의 베이스 영역(9)에 접속된다.
수동 소자(2), 도전체들(3, 4)의 패턴, 반도체 소자(5) 및 접속 도전체(16)가 반도체 재료(17)의 웨이퍼의 제 1 면(8)에 형성된 후에, 패시베이션 재료층(20)이 증착되어, 웨이퍼(7)는 자신의 제 1 면(8)으로, 예를 들면 에폭시(epoxy) 혹은 아크릴레이트 접착제(acrylate glue)에 의해 유리(glass) 혹은 알루미나(alumina)로 구성된 기판(1)에 고정된다. 다음에, 웨이퍼(7)의 반도체 재료가 반도체 소자(5)의 영역을 제외하고 제 2 면(22)으로부터 제거된다. 그러면, 반도체 소자(5)의 영역에는 반도체 재료(7)의 웨이퍼의 작은 슬라이스(6)만이 남는다. 반도체 재료를 제거한 후에, 기판(1)은 전체 조립체를 견고하게 한다.
도면을 간단히 하기 위해, 반도체 재료의 웨이퍼(7)에 형성된 트랜지스터 형태인 단일 반도체 소자(5)만이 전술한 실시예에서 형성되었다. 실제적인 하이브리드 집적 회로에서는, 다수의 트랜지스터들을 포함하는 집적 회로가 실제로 저항, 캐패시터 및 코일과 같은 비교적 적은 수의 수동 소자들과 결합될 것이다. 기판(1) 상의 도전체들은 집적 회로에 있어서 반도체 소자들을 서로 접속하며 반도체 소자들과 수동 소자들을 접속한다. 수동 소자의 접속은 반도체 소자와 같은 동일한 프로세스 단계에서 실현될 수 있다. 이러한 접속을 위한 부가적인 프로세스 단계들이 필요치 않다. 이 접속들은 매우 짧을 수 있다. 더욱이, 반도체 소자(5)에 인접한 반도체 재료가 제거되기 때문에, 여전히 발생하고 있는 기생 캐패시턴스 및 자체 인덕턴스가 매우 작아진다.
반도체 재료가 제거되기 전에, 반도체 소자(5) 영역의 웨이퍼(7)의 제 2 면(22)에 에칭 마스크(23)가 제공되고, 그 후 에칭을 통해 반도체 재료가 제거된다. 이 마스크(23)는 본 실시예에 있어서 실리콘 질화물층으로 형성되고, 이 실리콘은 KOH 용액에 의해 웨이퍼에서 실리콘 산화물층(11)까지 에칭된다. 에칭은 자동으로 실리콘 산화물층에서 정지한다. 실리콘 질화물의 박막층(도시되지 않음)은 에칭 동안 코일(2)의 단부(18)의 알루미늄 및 접속 도전체(16)의 도전성 부분(19)을 보호하기 위해 알루미늄층 아래의 윈도우(14, 15) 내에 제공될 수 있다. 이 실리콘 질화물층은 반도체 재료의 제거 후에 코일(2)의 단부(18) 및 접속 도전체(16)를 노출시키도록 다시 제거되어야 한다.
에칭 프로세스는 천천히 진행되기 때문에, 도 2에 도시된 바와 같이 에칭 마스크(23)가 제공되기 전에 웨이퍼(7)의 반도체 재료는 제 2 면(22)으로부터 자신의 두께의 일부에 걸쳐서 제거된다는 점에서 반도체 재료를 제거하는 것이 가속될 수 있다. 이는 바람직하게 폴리싱 처리로 수행된다.
웨이퍼 상에 형성된 코일(2)은 반도체 소자(5)에 인접한다. 웨이퍼(7)의 반도체 재료가 코일의 영역에서 제거됨으로써, 절연성 기판(1) 상에서 완전히 절연된다. 따라서, 코일(2)은 비교적 고품질 계수(factor)를 갖는다. 반도체 재료가 코일의 영역에서 제거되지 않으면, 품질 계수는 매우 낮게 될 것이다.
반도체 재료가 제거되면, 접속 도전체(16)의 도전성 부분(19) 및 웨이퍼(7)의 제 1 면(8)에 형성된 코일(2)의 단부(18)가 자동으로 노출된다. 따라서, 하이브리드 집적 회로는 특정한 수단이 없어도 외부에 접속될 수 있다.

Claims (6)

  1. 수동 소자와, 도전체들의 패턴과, 반도체 재료의 작은 슬라이스 내에 형성되는 반도체 소자를 구비하는 기판을 포함하는 반도체 디바이스 제조 방법에 있어서,
    상기 도전체들 중 적어도 하나는 상기 수동 소자와 상기 반도체 소자 사이에 전기 접속부를 제공하며,
    상기 수동 소자, 상기 도전체들의 패턴 및 상기 반도체 소자를 반도체 재료의 웨이퍼의 제 1 면에 형성하고,
    상기 웨이퍼의 제 1 면을 상기 기판에 부착하고,
    상기 반도체 소자의 영역을 제외한 나머지 상기 웨이퍼의 상기 반도체 재료를 상기 웨이퍼의 제 2 면으로부터 완전히 제거하는
    반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼의 반도체 재료를 제거하기 전에, 상기 반도체 소자의 영역의 상기 웨이퍼의 제 2 면에 에칭 마스크를 제공하고, 이어서 에칭에 의해 상기 반도체 재료를 제거하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  3. 제 2 항에 있어서,
    상기 반도체 재료의 웨이퍼는 소정의 두께를 가지며, 상기 에칭 마스크를 제공하기 전에, 상기 웨이퍼의 반도체 재료를 상기 제 2 면으로부터 그 두께의 상위 일부분을 제거하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  4. 제 3 항에 있어서,
    상기 웨이퍼의 반도체 재료는 폴리싱 처리(a polishing treatment)에 의해 그 두께의 상위 일부분이 상기 제 2 면으로부터 제거되는
    반도체 디바이스 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수동 소자는 상기 반도체 소자에 인접하게 상기 웨이퍼의 상기 제 1 면 상에 위치하는 코일인
    반도체 디바이스 제조 방법.
  6. 제 1 항에 있어서,
    접속 전극(a connection electrode)은 상기 웨이퍼의 상기 제 1 면에 형성되고, 상기 접속 전극은 상기 웨이퍼의 반도체 재료를 상기 제 2 면으로부터 제거할 때 노출되는
    반도체 디바이스 제조 방법.
KR1019970708083A 1996-03-12 1997-02-07 반도체디바이스제조방법 Expired - Lifetime KR100632136B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96200674.8 1996-03-12
EP96200674 1996-03-12

Publications (2)

Publication Number Publication Date
KR19990014741A KR19990014741A (ko) 1999-02-25
KR100632136B1 true KR100632136B1 (ko) 2006-11-30

Family

ID=8223774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708083A Expired - Lifetime KR100632136B1 (ko) 1996-03-12 1997-02-07 반도체디바이스제조방법

Country Status (6)

Country Link
US (1) US5736452A (ko)
EP (1) EP0826234B1 (ko)
JP (1) JPH11505671A (ko)
KR (1) KR100632136B1 (ko)
DE (1) DE69737742T2 (ko)
WO (1) WO1997034317A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492103B (en) 2000-06-02 2002-06-21 Koninkl Philips Electronics Nv Electronic device, and method of patterning a first layer
SE0100875D0 (sv) * 2001-03-14 2001-03-14 Biacore Ab Method of preparing supported lipid film membranes and use thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870475A (en) * 1985-11-01 1989-09-26 Nec Corporation Semiconductor device and method of manufacturing the same
KR960015711A (ko) * 1994-10-27 1996-05-22 김광호 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (ko) * 1974-08-19 1978-08-22
JPH0691227B2 (ja) * 1984-02-09 1994-11-14 松下電子工業株式会社 半導体装置の製造方法
JPH061778B2 (ja) * 1985-11-01 1994-01-05 日本電気株式会社 半導体装置およびその製造方法
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
JP3036233B2 (ja) * 1992-06-22 2000-04-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3340177B2 (ja) * 1993-03-12 2002-11-05 株式会社東芝 電界効果型トランジスタ
JP2526786B2 (ja) * 1993-05-22 1996-08-21 日本電気株式会社 半導体装置及びその製造方法
JP3278296B2 (ja) * 1994-07-13 2002-04-30 三菱電機株式会社 液晶表示アレイの製造方法
JP2571546B2 (ja) * 1994-09-14 1997-01-16 松下電器産業株式会社 液晶画像表示装置の製造方法
WO1996020497A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870475A (en) * 1985-11-01 1989-09-26 Nec Corporation Semiconductor device and method of manufacturing the same
KR960015711A (ko) * 1994-10-27 1996-05-22 김광호 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법

Also Published As

Publication number Publication date
DE69737742D1 (de) 2007-07-05
DE69737742T2 (de) 2008-01-31
EP0826234A1 (en) 1998-03-04
EP0826234B1 (en) 2007-05-23
JPH11505671A (ja) 1999-05-21
KR19990014741A (ko) 1999-02-25
WO1997034317A1 (en) 1997-09-18
US5736452A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
US6566232B1 (en) Method of fabricating semiconductor device
US5629240A (en) Method for direct attachment of an on-chip bypass capacitor in an integrated circuit
US7208832B2 (en) Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US5089878A (en) Low impedance packaging
JP4538107B2 (ja) 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
WO1999057763A1 (en) Leadframe having a paddle with an isolated area and a single paddle having a semiconductor device and a passive electronic component
EP0740853A1 (en) Semiconductor device with a carrier body on which a substrate with a semiconductor element is fastened by means of a glue layer and on which a pattern of conductor tracks is fastened
EP0737363B1 (en) Method of manufacturing a semiconductor device for microwave
EP0721661B1 (en) Method of manufacturing a semiconductor device for surface mounting, and semiconductor device for surface mounting
WO2000048251A1 (en) Methods for packaging integrated circuit devices including cavities adjacent active regions and related structures
KR20050031896A (ko) 회로 장치 및 그 제조 방법
USH1267H (en) Integrated circuit and lead frame assembly
KR100632136B1 (ko) 반도체디바이스제조방법
KR940007290B1 (ko) 와이어 본딩 패드 형성방법
EP0826238B1 (en) Semiconductor body with a substrate glued to a support body
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JPS594144A (ja) 半導体装置
JPH0817218B2 (ja) 半導体装置
JPH06132484A (ja) 半導体素子の電極構造および配線構造

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19971112

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020206

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040528

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050112

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050714

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060929

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090925

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100928

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120830

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130906

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150909

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160912

Start annual number: 11

End annual number: 11

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20170807

Termination category: Expiration of duration