KR100620225B1 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- KR100620225B1 KR100620225B1 KR1020040110008A KR20040110008A KR100620225B1 KR 100620225 B1 KR100620225 B1 KR 100620225B1 KR 1020040110008 A KR1020040110008 A KR 1020040110008A KR 20040110008 A KR20040110008 A KR 20040110008A KR 100620225 B1 KR100620225 B1 KR 100620225B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- ion
- wafer
- ions
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 자세하게는 이온 소스에서 이온을 생성하는 단계, 상기 이온을 일정 전압으로 가속하여 이온 빔을 형성하는 단계, 웨이퍼와 웨이퍼 하부에 이온 패턴이 관통 형성된 이온 주입 필터를 배치시키는 단계, 상기 이온 주입 필터에 상기 이온을 가속화 하는 전압과 반대 극성을 갖는 전압을 인가하는 단계, 상기 이온 빔을 상기 웨이퍼에 주입하는 단계로 이루어짐에 기술적 특징이 있다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to generate ions from an ion source, to accelerate the ions to a predetermined voltage to form an ion beam, and to implant an ion pattern through the wafer and the lower part of the wafer. Technical features include disposing a filter, applying a voltage having a polarity opposite to a voltage for accelerating the ions to the ion implantation filter, and implanting the ion beam into the wafer.
따라서, 본 발명의 반도체 제조 방법은 이온 주입 장치에 웨이퍼 상에 이온 주입 시 전기적 포텐셜을 이용하여 가변적으로 영역을 바꾸어 이온 주입되는 영역을 달리하여 복잡한 공정 개선, 공정비용 및 공정시간을 감소시키는 효과가 있다.Therefore, the semiconductor manufacturing method of the present invention has an effect of reducing complex process improvement, process cost, and processing time by varying the region to be ion implanted by varying the region by using electrical potential when implanting ions into the ion implantation device on the wafer. have.
이온 주입 장치, 이온 주입 방법. 전기적 포텐셜Ion implantation device, ion implantation method. Electrical potential
Description
도 1a 내지 도 1b는 이온 주입 필터의 전기적 포텐셜 형성 단면도.1A-1B are cross-sectional views of an electrical potential formation of an ion implantation filter.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 자세하게는 이온 주입 장치의 웨이퍼 상에 이온 주입 시 전기적 포텐셜을 이용하여 가변적으로 영역을 바꾸어 진행하고, 이온 주입되는 영역을 달리하여 증착, 패터닝, 식각, 이온 주입, 세정 등 여러 복잡한 단계의 비효율성을 개선함으로써 상기 공정을 획기적으로 단축시킬 수 있는 것에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to change the region by using an electrical potential during ion implantation on the wafer of the ion implantation device, and to deposit, pattern, etch, The present invention relates to the drastic reduction of the process by improving the inefficiency of various complex steps such as ion implantation and cleaning.
반도체 소자를 제조하기 위해서는 반도체 웨이퍼에 여러가지 공정들을 진행한다. 반도체 소자를 제조하기 위한 여러가지 공정들은 일반적으로 네가지로 구분할 수 있다. 첫번째로, 반도체 웨이퍼 상에 물질막을 형성하는 증착 공정이다. 상기 물질막은 전기적인 도통을 목적으로 하는 도전막 또는 전기적인 절연을 목적으로 하는 절연막으로 구분 될 수 있다. In order to manufacture a semiconductor device, various processes are performed on a semiconductor wafer. Various processes for manufacturing a semiconductor device can be generally divided into four. First, a deposition process of forming a material film on a semiconductor wafer. The material film may be classified into a conductive film for electrical conduction or an insulating film for electrical insulation.
둘째, 반도체 기판 또는 상기 형성된 물질막에 패턴을 정의하는 포토 리소그라피(Photo lithography) 공정이다. 상기 포토 리소그라피 공정은 상기 반도체 기판 또는 물질막 상에 감광막(photoresist)을 형성하고, 패턴이 배치된 포토마스크(photomask)를 통해 빛을 주입하여 감광막을 패터닝하는 공정이다. Second, a photo lithography process of defining a pattern on a semiconductor substrate or the formed material layer. The photolithography process is a process of forming a photoresist on the semiconductor substrate or the material layer, and patterning the photoresist by injecting light through a photomask on which a pattern is disposed.
셋째, 상기 포토 리소그라피 공정에 의해 형성된 감광막 패턴들을 따라 상기 반도체 기판 또는 상기 물질막을 패터닝하는 식각 공정이 있다. 상기 식각(etch) 공정은 감광막 패턴에 의해 노출된 상기 반도체 기판 또는 물질막을 식각하는 공정이다. Third, there is an etching process for patterning the semiconductor substrate or the material film along the photoresist patterns formed by the photolithography process. The etching process is a process of etching the semiconductor substrate or the material film exposed by the photoresist pattern.
넷쩨, 상기 반도체 기판 또는 물질막에 전도성을 부여하기 위해 불순물을 주입하는 공정이다. 상기 불순물 주입 공정은 다시 두가지로 구분 될 수 있다. 불순물을 고온의 열공정을 통한 확산에 의해 주입하는 도핑 방법 및 불순물을 이온화 시킨 불순물 이온을 주입하는 이온주입 방법이 있다.In order to impart conductivity to the semiconductor, the semiconductor substrate or the material film, impurities are implanted. The impurity implantation process can be divided into two again. There is a doping method for implanting impurities by diffusion through a high temperature thermal process and an ion implantation method for implanting impurity ions ionized with impurities.
상기 이온 주입 방법은 n 타입 또는 p 타입의 불순물들을 이온화 시키고, 상기 이온화된 불순물 이온들을 전기장에 의해 가속시켜 반도체 기판 또는 물질막에 주입하는 방법이다. 상기 이온 주입 방법에 의해 주입된 불순물의 농도를 조절하여 상기 반도체 기판 또는 물질막의 전기적 저항을 조절할 수 있다.The ion implantation method is a method of ionizing the n-type or p-type impurities, the ionized impurity ions are accelerated by an electric field and implanted into the semiconductor substrate or material film. The electrical resistance of the semiconductor substrate or the material film may be controlled by adjusting the concentration of the impurities implanted by the ion implantation method.
그러나, 상기 이온 주입 방법은 이온 주입 장비에서 담당하게 되는 데, 이온 주입 장비는 불순물을 이온화시키는 이온화 장비, 상기 이온화 장비와 연통하고, 불순물 이온들을 전기장으로 가속시키는 가속 수단 및 상기 가속 수단과 연통하는 챔버로 구성될 수 있다. 상기 이온화 장비에서 이온화된 불순물 이온들은 상기 가 속 수단으로 배출되고, 상기 가속 수단은 상기 불순물 이온들을 가속 시켜 상기 챔버에 로딩된 반도체 웨이퍼에 주입한다.However, the ion implantation method is in charge of the ion implantation equipment, the ion implantation equipment is in communication with the ionization equipment for ionizing the impurities, the ionization equipment, the acceleration means for accelerating the impurity ions into an electric field and the acceleration means It can be configured as a chamber. Impurity ions ionized in the ionization equipment are discharged to the acceleration means, and the acceleration means accelerates the impurity ions and injects the semiconductor wafer loaded into the chamber.
따라서, 웨이퍼 상에 패턴을 형성하기 위해서는 포토레지스트를 도포한 다음 노광마스크를 이용한 노광 공정을 실시하여 포토레지스트의 노광부분을 변성막으로 변화시킨 후, 현상공정으로 변성막을 제거하여 잔류한 포토레지스트로 이루어진 포토레지스트패턴을 형성하며, 이로부터 보호되지 않는 부위의 노출된 웨이퍼를 이온주입시키게 된다.Therefore, in order to form a pattern on the wafer, a photoresist is applied, followed by an exposure process using an exposure mask to change the exposed portion of the photoresist into a modified film, and then the development process removes the modified film to the remaining photoresist. A photoresist pattern is formed, and the exposed wafer of the unprotected portion is ion implanted.
즉, 종래기술에 따른 선택적 이온 주입은 이온 주입 마스크를 통해 이루어지며 상기 이온 주입 마스크는 일반적으로 포토레지스트 패턴을 형성하여 사용하므로 포토레지스트 도포 후 선택적 노광 그리고 현상과정을 거쳐 포토레지스트 패턴을 형성하고 소정의 이온 주입을 웨이퍼 상에 실시한 다음 다시 포토레지스트 패턴을 제거해야 한다. 웨이퍼 또는 반도체 기판의 소정부위에 이온 주입을 실시하기 위해서 최소한 상기 4단계의 공정을 거쳐야 한다. That is, the selective ion implantation according to the prior art is made through an ion implantation mask, and since the ion implantation mask is generally used by forming a photoresist pattern, a photoresist pattern is formed through a selective exposure and development process after photoresist application and a predetermined process. Ion implantation should be performed on the wafer and then removed again the photoresist pattern. In order to perform ion implantation on a predetermined portion of the wafer or semiconductor substrate, at least four steps must be performed.
상기 종래 기술에 따라 웨이퍼의 특정 부분에 전기적 특성을 주기 위한 이온을 주입하기 위해서는 이온 주입 마스크 제조를 위해 적어도 4단계의 포토레지스트패턴 형성 및 제거 공정을 거쳐야 하므로 공정 시간과 비용이 커지는 문제점이 있다In order to implant ions for imparting electrical characteristics to a specific portion of the wafer according to the prior art, at least four steps of forming and removing photoresist patterns must be performed to manufacture an ion implantation mask, thereby increasing process time and cost.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 이온 주입 장치의 웨이퍼 상에 이온 주입 시 전기적 포텐셜을 이용하여 가변적으로 영역을 바꾸어 진행하고, 이온 주입되는 영역을 달리하여 증착, 패터닝, 식각, 이온 주입, 세정 등 여러 복잡한 단계의 비효율성을 개선함으로써 상기 공정을 획기적으로 단축시킬 수 있음을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, and proceeds by changing the area variably by using the electrical potential during ion implantation on the wafer of the ion implantation device, and different regions to be ion implanted It is an object of the present invention to provide a method that can significantly shorten the process by improving the inefficiency of various complex steps such as deposition, patterning, etching, ion implantation, and cleaning.
본 발명의 상기 목적은 이온 소스에서 이온을 생성하는 단계, 상기 이온을 일정 전압으로 가속하여 이온 빔을 형성하는 단계, 웨이퍼와 웨이퍼 하부에 이온 패턴이 관통 형성된 이온 주입 필터를 배치시키는 단계, 상기 이온 주입 필터에 상기 이온을 가속화 하는 전압과 반대 극성을 갖는 전압을 인가하는 단계, 상기 이온 빔을 상기 웨이퍼에 주입하는 단계로 이루어진 반도체 소자 제조 방법에 의해 달성된다.The object of the present invention is the step of generating ions in the ion source, accelerating the ions to a constant voltage to form an ion beam, disposing an ion implantation filter formed through the ion pattern on the wafer and the bottom of the wafer, the ion A method of fabricating a semiconductor device, comprising applying a voltage having a polarity opposite to a voltage for accelerating the ions to an injection filter, and implanting the ion beam into the wafer.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면(또는, 본 발명의 명세서에 첨부된 도면)을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood from the following detailed description with reference to the drawings showing preferred embodiments of the present invention (or drawings attached to the specification of the present invention). Will be understood.
이온 주입 공정은 실리콘 기판내의 특정부위에 전류가 잘 흐르도록 하기 위해 외부에서 입자를 강제로 가속하여 불순물을 주입시키는 반도체 제조 기술이다. 상기 이온 주입 공정 방법은 정밀하게 불순물 제어가 가능하고, 순도 높은 불순물 주입이 가능하며, 선택적 불순물 주입이 가능하다는 여러 가지 장점때문에 널리 사용되고 있는 기본 공정 기술이다.The ion implantation process is a semiconductor manufacturing technology that injects impurities by forcibly accelerating particles from the outside in order to allow current to flow well in a specific portion of the silicon substrate. The ion implantation process method is a basic process technology that is widely used because of various advantages such that precisely impurity control, high purity impurity implantation, and selective impurity implantation are possible.
선택적 이온 주입장치는 이온빔을 생성하는 이온 소스부와, 상기 생성된 이온에 필요한 에너지를 부여하는 빔라인부, 웨이퍼 가공실의 진공 및 대기상태를 조절하여 웨이퍼의 로딩 및 언로딩을 제어하는 엔드스테이션부 및 이온주입 공정이 완료된 후 내부에 남아 있는 배기가스를 배출하는 배기부를 포함한다.The selective ion implanter includes an ion source unit for generating an ion beam, a beamline unit for supplying energy for the generated ions, and an end station unit for controlling wafer loading and unloading by adjusting vacuum and atmospheric conditions of a wafer processing chamber. And an exhaust unit for exhausting the exhaust gas remaining therein after the ion implantation process is completed.
이온 주입 필터는 형성된 패턴에 따라 이온 주입 영역인 관통부와 이온 주입에서 제외되는 영역인 비관통부로 구분된다.The ion implantation filter is divided into a through portion, which is an ion implantation region, and a non-penetration portion, an region excluded from ion implantation, according to the formed pattern.
상기 이온 주입 장치를 통한 본 발명의 선택적 이온 주입 방법은 이온 소스에서 이온을 생성하는 단계와, 상기 이온을 일정 전압으로 가속하여 이온 빔을 형성하는 단계, 웨이퍼와 웨이퍼 하부에 이온 패턴이 관통 형성된 이온 주입 필터를 배치시키는 단계, 상기 이온 주입 필터에 상기 전압과 반대 극성을 갖는 전압을 인가하는 단계, 상기 이온 빔을 상기 웨이퍼에 주입하는 단계를 포함한다.In the selective ion implantation method of the present invention through the ion implantation device, generating ions from an ion source, accelerating the ions to a predetermined voltage to form an ion beam, and ion formed through the ion pattern through the wafer and the lower part of the wafer Disposing an injection filter, applying a voltage having a polarity opposite to the voltage to the ion injection filter, and implanting the ion beam into the wafer.
일정 극성의 전기적 에너지를 가지고 웨이퍼를 향해 다가오는 이온이 웨이퍼 후면에 배치된 이온 주입 필터에 걸려 있는 반대 극성의 전기적 에너지 영향을 받아 상기 이온 주입 필터의 관통영역 즉, 전기적 특성을 띄지 않는 영역에만 이온 주입이 이루어지게 된다.Ion implantation only in the penetrating area of the ion implantation filter, i.e., the region that does not exhibit electrical characteristics, is affected by the electrical energy of the opposite polarity hung on the ion implantation filter disposed on the backside of the ion that has a polarity of electrical energy toward the wafer This is done.
도 1a 내지 도 1b는 이온 주입 필터의 전기적 포텐셜 형성 단면도이다. 1A to 1B are cross-sectional views of an electrical potential formation of an ion implantation filter.
먼저, 도 1a에 도시된 바와 같이 웨이퍼(101) 상에 이온 주입을 위한 빔이 입사되고, 전압 공급 제어장치(101)는 작은 영역으로 제어할 수 있는 포텐셜장치(102)에 연결되어 있다. 이온 주입 필터에 전기적 포텐셜이 걸리지 않은 상태를 나타내고 있다. 이때는 가속된 이온이 웨이퍼 전면에 주입되게 된다. First, as shown in FIG. 1A, a beam for ion implantation is incident on the
다음, 도 1b에 도시된 바와 같이 포텐셜 장치(102)에 선택된 부분만 포텐셜이 걸리게 되는 부분으로 비관통부가 되게 된다. Next, as shown in FIG. 1B, only a portion selected by the
상술한 본 발명 실시예는 이온 주입 장치의 웨이퍼 상에 이온 주입 시 전기적 포텐셜을 이용하여 가변적으로 영역을 바꾸어 진행할 수 있는 장점이 있다. 이온 주입되는 영역이 달라 증착, 패터닝, 식각, 이온 주입, 세정 등 여러 복잡한 단계의 비효율성을 개선함으로써 상기 공정을 획기적으로 단축시킬 수 있다.The above-described embodiment of the present invention has an advantage in that the region can be variably changed by using an electrical potential during ion implantation on the wafer of the ion implantation apparatus. Since the ion implanted regions are different, the process can be drastically shortened by improving the inefficiency of various complicated steps such as deposition, patterning, etching, ion implantation, and cleaning.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 반도체 제조 방법은 이온 주입 장치에 웨이퍼 상에 이온 주입시 전기적 포텐셜을 이용하여 가변적으로 영역을 바꾸어 이온 주입되는 영역을 달리하여 복잡한 공정 개선, 공정비용 및 공정시간을 감소시키는 효과가 있다.Therefore, the semiconductor manufacturing method of the present invention has the effect of improving complex process, reducing the process cost and processing time by changing the region to be ion implanted by varying the region by using electrical potential during ion implantation on the wafer in the ion implantation apparatus. have.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040110008A KR100620225B1 (en) | 2004-12-22 | 2004-12-22 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040110008A KR100620225B1 (en) | 2004-12-22 | 2004-12-22 | Semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060072167A KR20060072167A (en) | 2006-06-28 |
KR100620225B1 true KR100620225B1 (en) | 2006-09-08 |
Family
ID=37165393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040110008A Expired - Fee Related KR100620225B1 (en) | 2004-12-22 | 2004-12-22 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100620225B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003881A (en) | 1998-04-17 | 2000-01-07 | Toshiba Corp | Ion implantation apparatus, ion generator and manufacture of semiconductor device |
KR20050069647A (en) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | Ion implantation apparatus and method for ion implantation |
-
2004
- 2004-12-22 KR KR1020040110008A patent/KR100620225B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003881A (en) | 1998-04-17 | 2000-01-07 | Toshiba Corp | Ion implantation apparatus, ion generator and manufacture of semiconductor device |
KR20050069647A (en) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | Ion implantation apparatus and method for ion implantation |
Also Published As
Publication number | Publication date |
---|---|
KR20060072167A (en) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4099804B2 (en) | Method and apparatus for treating the surface of a workpiece | |
JP5802392B2 (en) | Method for manufacturing a solar cell using a substrate | |
US6403453B1 (en) | Dose control technique for plasma doping in ultra-shallow junction formations | |
TWI228543B (en) | Pretreatment process for plasma immersion ion implantation | |
JP2000323422A (en) | Apparatus and method for plasma doping | |
TWI830683B (en) | A film structure for electric field guided photoresist patterning process | |
WO2016126846A1 (en) | Selective deposition utilizing masks and directional plasma treatment | |
TWI816094B (en) | Lithography process window enhancement for photoresist patterning | |
JPH0439967A (en) | Manufacturing method of thin film transistor | |
TW201937993A (en) | Plasma process method | |
CN101153383B (en) | Control method for ionic beam electric charge | |
JP2010010417A (en) | Plasma doping method and plasma doping device | |
JP2007052941A (en) | Ion implanter and ion implantation method | |
KR100620225B1 (en) | Semiconductor device manufacturing method | |
US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
JPH01295416A (en) | Plasma doping method | |
KR19980041995A (en) | Method and apparatus for removing resist film having cured layer | |
CN100560790C (en) | Control method for ionic beam electric charge | |
CN1965391A (en) | Method and apparatus for manufacturing semiconductor device | |
KR100552850B1 (en) | Selective ion implantation device and selective ion implantation method | |
US6383901B1 (en) | Method for forming the ultra-shallow junction by using the arsenic plasma | |
JPS60236233A (en) | Forming method of minute pattern by ion beam | |
KR100272173B1 (en) | Method for shallow junction formation of semiconductor device removing a damage of ion implantion | |
US8183546B2 (en) | Ion implantation through laser fields | |
JPS61163635A (en) | Semiconductor impurity doping device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041222 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060222 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060822 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060828 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060828 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20090722 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20090722 Start annual number: 4 End annual number: 4 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |