[go: up one dir, main page]

KR100601762B1 - 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 - Google Patents

비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 Download PDF

Info

Publication number
KR100601762B1
KR100601762B1 KR1020040090667A KR20040090667A KR100601762B1 KR 100601762 B1 KR100601762 B1 KR 100601762B1 KR 1020040090667 A KR1020040090667 A KR 1020040090667A KR 20040090667 A KR20040090667 A KR 20040090667A KR 100601762 B1 KR100601762 B1 KR 100601762B1
Authority
KR
South Korea
Prior art keywords
flip chip
integrated circuit
chip bonding
bump
metal bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040090667A
Other languages
English (en)
Other versions
KR20060041453A (ko
Inventor
윤한신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090667A priority Critical patent/KR100601762B1/ko
Priority to US11/270,431 priority patent/US20060097377A1/en
Publication of KR20060041453A publication Critical patent/KR20060041453A/ko
Application granted granted Critical
Publication of KR100601762B1 publication Critical patent/KR100601762B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그 제조 방법에 관한 것이다. 집적회로 칩은 활성면에 배열된 입출력 패드들을 포함하고, 회로 기판은 제1 표면에 배열된 범프 패드들을 포함한다. 비전도성 접착제는 플립 칩 본딩 전에 집적회로 칩의 활성면 또는 회로 기판의 제1 표면 위에 형성된다. 금속 범프는 입출력 패드 위에 형성되고 플립 칩 본딩에 의하여 범프 패드에 접합된다. 이때 비전도성 접착제는 금속 범프와 범프 패드 사이에 개재되지 않으므로 비전도성 접착제 안에 함유된 비전도성 입자들로 인한 물리적, 전기적 접속 불량을 방지할 수 있고 비전도성 입자들의 함량을 증가시킬 수 있다. 또한, 웨이퍼 상태에서의 일괄적인 플립 칩 본딩이 가능해진다.
Figure 112004051711182-pat00001
비전도성 접착제(non-conductive adhesive; NCA), 플립 칩 본딩(flip chip bonding), 금속 범프(metal bump), 솔더 마스크(solder mask)

Description

비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 {flip chip bonding fabrication method using non-conductive adhesive}
도 1a 내지 도 1c는 종래 기술에 따른 플립 칩 본딩 구조 및 그 제조 방법을 나타내는 단면도들이다.
도 2 내지 도 9는 본 발명의 실시예에 따른 플립 칩 본딩 구조 및 그 제조 방법을 나타내는 도면들이다.
도 2는 웨이퍼와 집적회로 칩을 나타내는 평면도이다.
도 3a 및 도 3b는 집적회로 칩 위에 형성된 비전도성 접착제를 나타내는 평면도와 단면도이다.
도 4a 및 도 4b는 비전도성 접착제를 부분적으로 제거하여 집적회로 칩의 입출력 패드를 노출시킨 상태를 나타내는 평면도와 단면도이다.
도 5a 및 도 5b는 집적회로 칩의 입출력 패드 위에 형성된 금속 범프를 나타내는 평면도 및 단면도이다.
도 6a 및 도 6b는 회로 기판의 제1 표면과 제2 표면의 형태를 각각 나타내는 평면도들이다.
도 7은 도 6a에 도시된 솔더 마스크 개구부의 변형예를 나타내는 평면도이 다.
도 8a 및 도 8b는 플립 칩 본딩 전후의 상태를 각각 나타내는 단면도들이다.
도 9는 회로 기판의 제2 표면 위에 형성된 솔더 볼을 나타내는 단면도이다.
도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 플립 칩 본딩 구조 및 그 제조 방법을 나타내는 단면도들이다.
<도면에 사용된 참조 번호의 설명>
10, 50, 60: 플립 칩 본딩 구조(flip chip bonding structure)
20: 웨이퍼(wafer)
22: (웨이퍼의) 절단선(scribe lane)
14, 21: 집적회로 칩(integrated circuit(IC) chip)
14a, 23: (집적회로 칩의) 활성면(active surface)
15, 24: 입출력 패드(input/output(I/O) pad)
16, 25: 금속 범프(metal bump)
13, 30: 비전도성 접착제(non-conductive adhesive; NCA)
11, 40, 41: 회로 기판(circuit substrate)
11a, 42: (회로 기판의) 제1 표면(first surface)
11b, 43: (회로 기판의) 제2 표면(second surface)
12, 44: 범프 패드(bump pad)
45, 47: 솔더 마스크(solder mask)
45a, 45b: (솔더 마스크의) 개구부(window)
46: 볼 패드(ball pad)
48: 솔더 볼(solder ball)
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 구체적으로는 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그 제조 방법에 관한 것이다.
반도체 웨이퍼에 제조되는 집적회로 소자를 전자제품에 사용하기 위해서는 집적회로 소자를 칩 단위로 절단하여 웨이퍼로부터 분리한 후 패키지 조립(package assembly)을 거쳐야 한다. 반도체 칩 패키지는 집적회로 칩을 물리적으로 지지하고 외부 환경으로부터 보호할 뿐만 아니라, 집적회로 칩에 전기적인 접속 경로를 제공하고 집적회로 칩에서 발생하는 열을 외부로 방출하기 위한 것이다. 오늘날의 패키지 기술은 반도체 제품의 가격, 성능, 신뢰성 등을 좌우할 만큼 그 중요성이 매우 커지고 있다.
한편, 집적회로 칩의 동작 속도가 높아지고 입출력 핀 수가 많아짐에 따라 기존의 와이어 본딩(wire bonding) 기술은 점점 한계에 이르고 있다. 플립 칩 본딩(flip chip bonding) 기술은 와이어 본딩 기술을 대체할 수 있는 접속 기술 중의 하나로 일찍부터 주목받아 왔다. 플립 칩 본딩 기술은 입출력 핀 수의 확대, 패키지 실장 밀도의 증가, 전기신호 전달 경로의 단축 등의 여러 장점을 가지고 있으며, 특히 최근에는 웨이퍼 레벨 패키징(wafer level packaging) 기술과 합쳐지면서 제조 공정 측면에서도 발전을 거듭하고 있다.
플립 칩 본딩 기술을 이용한 패키징 방법 중의 하나가 비전도성 접착제를 이용하는 것이다. 도 1a 내지 도 1c는 비전도성 접착제를 이용하는 것으로, 종래 기술에 따른 플립 칩 본딩 구조 및 그 제조 방법을 나타내는 단면도들이다.
먼저, 도 1a를 참조하면, 플립 칩 본딩에 사용되는 회로 기판(11)은 한쪽 면(11a)에 다수의 범프 패드(12)들이 규칙적으로 배치된 형태를 가진다. 이 회로 기판(11)의 한쪽 면(11a) 위로 비전도성 접착제(13)가 도포된다. 비전도성 접착제(13)는 필름(film) 형태 또는 페이스트(paste) 형태를 가지는 것이 일반적이다.
이어서, 도 1b에 도시된 바와 같이, 집적회로 칩(14)이 비전도성 접착제(13) 위에 부착된다. 집적회로 칩(14)은 활성면(14a)에 다수의 입출력 패드(15)들이 규칙적으로 배치된 형태를 가진다. 그리고 각각의 입출력 패드(15) 위에는 금속 범프(16)가 형성되어 있다. 집적회로 칩(14)은 금속 범프(16)가 형성된 활성면(14a)이 회로 기판(11) 쪽을 향하도록 뒤집어진 상태로 비전도성 접착제(13) 위에 부착된다.
이 때 금속 범프(16)는, 도 1c에 도시된 바와 같이, 비전도성 접착제(13)를 밀어내면서 회로 기판(11) 위의 범프 패드(12)에 물리적으로 접합한다. 따라서 금속 범프(16)를 통하여 집적회로 칩(14)과 회로 기판(11) 간의 전기적 연결이 이루어지고 플립 칩 본딩 구조(10)가 완성된다. 이후에 회로 기판(11)의 반대쪽 표면(11b)에 솔더 볼과 같은 외부접속 단자(도시되지 않음)를 형성하여 플립 칩 패키지를 만들게 된다.
이상 설명한 바와 같이, 종래의 플립 칩 본딩 구조(10)는 금속 범프(16)가 비전도성 접착제(13)를 밀어내면서 범프 패드(12)에 접합하는 방식을 사용한다. 일반적으로, 비전도성 접착제(13)는 수지 성분 안에 비전도성 입자들이 혼합된 구성을 가진다. 그런데 금속 범프(16)가 비전도성 접착제(13)를 밀면서 범프 패드(12)에 접합될 때, 수지 성분과 달리 비전도성 입자들은 잘 밀려나가지 않는다. 결국 금속 범프(16)와 범프 패드(12) 사이에 남게 되는 비전도성 입자들은 물리적, 전기적 접속 불량의 원인이 된다.
이러한 이유 때문에 종래의 비전도성 접착제(13)는 비전도성 입자들의 함량을 전체의 50% 이하로 제한하고 있다. 그러나 비전도성 입자들은 수지 성분 안에 분포하면서 비전도성 접착제(13)에 일정한 강도와 안정성을 부여하는 역할을 하기 때문에, 비전도성 입자의 함량이 작으면 비전도성 접착제(13)의 신뢰성, 나아가 플립 칩 본딩 구조(10)의 신뢰성에 악영향을 미칠 수 있다.
한편, 금속 범프(16)가 비전도성 접착제(13)를 밀어내면서 범프 패드(12)에 접합하는 방식은 웨이퍼 상태에서 플립 칩 본딩을 진행하기가 어렵기 때문에, 종래의 플립 칩 본딩 구조는 주로 웨이퍼에서 분리한 개별 칩 단위로 제조되고 있는 실정이다. 따라서 종래의 플립 칩 본딩 구조는 제조 공정 측면에서도 불리한 점이 있다.
본 발명은 이상 설명한 바와 같은 종래 기술에서의 여러 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 비전도성 접착제 안에 함유된 비전도성 입자들 로 인한 물리적, 전기적 접속 불량을 방지할 수 있는 플립 칩 본딩 구조 및 그 제조 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 비전도성 접착제 안에 함유된 비전도성 입자들의 함량을 증가시켜 비전도성 접착제의 강도, 안정성, 신뢰성을 향상시킬 수 있는 플립 칩 본딩 구조 및 그 제조 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 웨이퍼 상태에서 일괄적으로 플립 칩 본딩을 진행할 수 있는 플립 칩 본딩 구조 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그 제조 방법을 제공한다.
본 발명에 따른 플립 칩 본딩 구조는, 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩; 제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판; 상기 집적회로 칩의 활성면 위에 형성되며 상기 입출력 패드들을 노출시키는 비전도성 접착제; 및 상기 비전도성 접착제를 통하여 노출된 상기 입출력 패드 위에 각각 형성되고 상기 범프 패드에 각각 접합되는 다수의 금속 범프들을 포함한다.
또한, 본 발명에 따른 플립 칩 본딩 구조는, 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩; 제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판; 상기 회로 기판의 제1 표면 위에 형성되며 상기 범프 패드들을 노출시키는 비전도성 접착제; 및 상기 입출력 패드 위에 각각 형성되고 상기 범프 패드 에 각각 접합되는 다수의 금속 패드들을 포함한다.
본 발명에 따른 플립 칩 본딩 구조에 있어서, 상기 비전도성 접착제는 필름 또는 페이스트의 형태를 가질 수 있다. 또한, 상기 비전도성 접착제는 수지 성분과 상기 수지 성분 안에 혼합된 비전도성 입자를 포함할 수 있다. 상기 수지 성분은 에폭시, 실리콘 또는 그 밖의 중합체 물질로 이루어지는 것이 바람직하며, 상기 비전도성 입자는 이산화규소 또는 탄화규소 입자인 것이 바람직하다.
본 발명에 따른 플립 칩 본딩 구조에 있어서, 상기 회로 기판은 상기 범프 패드들을 제외한 상기 제1 표면을 덮어 보호하는 솔더 마스크를 더 포함할 수 있다. 상기 솔더 마스크는 상기 범프 패드를 일대일로 외부에 노출시키는 개구부를 포함하거나, 일련의 상기 범프 패드들을 한꺼번에 노출시키는 개구부를 포함할 수 있다. 또한, 상기 회로 기판은 상기 제1 표면에 반대되는 제2 표면과 상기 제2 표면 위에 배열된 다수의 볼 패드들을 더 포함할 수 있다. 본 발명의 구조는 상기 볼 패드 위에 각각 형성된 다수의 솔더 볼들을 더 포함할 수 있다.
본 발명에 따른 플립 칩 본딩 구조의 제조 방법은, 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩을 제공하는 단계; 상기 집적회로 칩의 활성면 위에 비전도성 접착제를 형성하는 단계; 상기 입출력 패드들을 노출시키기 위하여 상기 비전도성 접착제를 부분적으로 제거하는 단계; 상기 노출된 입출력 패드 위에 각각 금속 범프를 형성하는 단계; 제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판을 제공하는 단계; 및 상기 금속 범프를 상기 범프 패드에 각각 접합하는 단계를 포함한다.
또한, 본 발명에 따른 플립 칩 본딩 구조의 제조 방법은, 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩을 제공하는 단계; 상기 입출력 패드 위에 각각 금속 범프를 형성하는 단계; 제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판을 제공하는 단계; 상기 회로 기판의 제1 표면 위에 상기 범프 패드들을 노출시키는 비전도성 접착제를 형성하는 단계; 및 상기 금속 범프를 상기 범프 패드에 각각 접합하는 단계를 포함한다.
본 발명에 따른 플립 칩 본딩 구조의 제조 방법에 있어서, 상기 집적회로 칩의 제공 단계는 다수의 상기 집적회로 칩들을 포함하는 웨이퍼 상태로 이루어질 수 있다. 이때, 본 발명의 제조 방법은 상기 금속 범프와 상기 범프 패드의 접합 단계 후 또는 전에 상기 웨이퍼를 절단하는 단계를 더 포함할 수 있다.
본 발명에 따른 플립 칩 본딩 구조의 제조 방법에 있어서, 상기 금속 범프는 상기 비전도성 접착제의 두께보다 높게 형성되는 것이 바람직하다. 또한, 상기 회로 기판의 제공 단계는 상기 제1 표면을 덮으면서 개구부를 통하여 상기 범프 패드를 노출시키는 솔더 마스크를 형성하는 단계를 포함할 수 있다. 이 때, 상기 금속 범프와 상기 범프 패드의 접합 단계는 상기 금속 범프를 상기 솔더 마스크의 개구부 안으로 삽입하는 단계를 포함할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 2 내지 도 9는 본 발명의 실시예에 따른 플립 칩 본딩 구조 및 그 제조 방법을 나타내는 도면들이다.
본 발명의 실시예에 따른 플립 칩 본딩 구조는 집적회로 칩마다 개별적으로 제조할 수도 있지만 웨이퍼 상태에서 다수의 집적회로 칩에 대하여 일괄적으로 제조하는 것이 가능해진다. 도 2는 웨이퍼(20)와 집적회로 칩(21)을 나타내는 평면도이다.
도 2를 참조하면, 웨이퍼(20)는 다수의 집적회로 칩(21)들을 포함한다. 각각의 집적회로 칩(21)은 웨이퍼(20)의 가로세로 방향으로 형성된 절단선(22)에 의하여 구분된다. 각각의 집적회로 칩(21)은 활성면(23)의 가장자리를 따라 규칙적으로 열을 지어 배열된 다수의 입출력 패드(24)들을 포함한다. 집적회로 칩(21)의 활성면(23)은 내부 회로를 보호하기 위한 패시베이션층(passivation layer)으로 덮여 있고, 입출력 패드(24)들은 밖으로 노출된다. 입출력 패드(24)들은 활성면(23)의 중앙을 따라 배열될 수도 있으며, 본 발명은 입출력 패드(24)의 배치 형태에 의하 여 한정되지 않는다.
도 3a는 집적회로 칩(21) 위에 형성된 비전도성 접착제(30)를 나타내는 평면도이고, 도 3b는 도 3a의 ⅢB-ⅢB 선을 따라 절단한 단면도이다.
도 3a와 도 3b에 도시된 바와 같이, 집적회로 칩(21)의 활성면(23) 전면에 비전도성 접착제(30)를 형성한다. 비전도성 접착제(30)는 수지 성분 안에 비전도성 입자들이 혼합된 구성을 가지며, 필름(film) 또는 페이스트(paste)의 형태를 가진다. 비전도성 접착제(30)의 수지 성분은 예컨대 에폭시(epoxy), 실리콘(silicone) 또는 그 밖의 중합체(polymer) 물질들로 이루어진다. 비전도성 입자는 예컨대 이산화규소(SiO2) 또는 탄화규소(SiC) 입자이다. 비전도성 접착제(30)가 필름 형태인 경우에는 직접 부착 방법에 의하여, 페이스트 형태인 경우에는 도포 방법에 의하여 활성면(23) 전면에 형성할 수 있다. 종래 기술과 달리, 본 발명의 플립 칩 본딩 구조에 사용되는 비전도성 접착제(30)는 비전도성 입자들의 함량을 전체의 80% 이상으로 조절할 수 있다. 또한, 비전도성 접착제(30)를 웨이퍼 전체에 걸쳐 형성하는 것도 가능해진다.
도 4a는 비전도성 접착제(30)를 부분적으로 제거하여 집적회로 칩(21)의 입출력 패드(24)를 노출시킨 상태를 나타내는 평면도이고, 도 4b는 도 4a의 ⅣB-ⅣB 선을 따라 절단한 단면도이다.
도 4a와 도 4b에 도시된 바와 같이, 집적회로 칩(21) 전면에 형성된 비전도성 접착제(30)를 부분적으로 제거하여 입출력 패드(24)들을 외부로 노출시킨다. 비 전도성 접착제(30)의 제거 공정에는 예를 들어 포토레지스트 패턴(photoresist pattern)을 마스크(mask)로 사용하여 노출된 영역을 선택적으로 식각하는 통상적인 사진식각 방법을 이용할 수 있다.
도 5a는 집적회로 칩(21)의 입출력 패드(24) 위에 형성된 금속 범프(25)를 나타내는 평면도이고, 도 5b는 도 5a의 ⅤB-ⅤB 선을 따라 절단한 단면도이다.
도 5a와 도 5b에 도시된 바와 같이, 외부로 노출된 각각의 입출력 패드(24) 위에 금속 범프(25)를 형성한다. 이때 비전도성 접착제(30)는 금속 범프(25)를 형성하기 위한 마스크로 사용된다. 금속 범프(25)는 비전도성 접착제(30)의 두께보다 높게 형성한다. 따라서 금속 범프(25)의 단면은 버섯(mushroom) 형태를 가질 수 있다. 금속 범프(25)의 형성 공정에는 예를 들어 스퍼터링(sputtering), 전해도금(electroplating), 스텐실 프린팅(stencil printing), 스터드 범핑(stud bumping) 등의 방법을 이용할 수 있다. 금속 범프(25)는 솔더(solder) 또는 금(Au)과 같은 금속으로 이루어지지만 그 밖의 전도성 물질로 가능하며, 본 발명은 금속 범프(25)의 소재나 형성 방법에 의하여 한정되지 않는다.
도 6a 및 도 6b는 회로 기판(41)의 제1 표면과 제2 표면의 형태를 각각 나타내는 평면도들이다.
도 6a에 도시된 바와 같이, 본 실시예에 사용되는 회로 기판(40)은 웨이퍼(20) 상태로 제조가 가능하도록 각각 집적회로 칩에 대응하는 개별 회로 기판(41)들이 다수 포함된 구성을 가진다. 회로 기판(40)은 양쪽 표면에 각각 회로 패턴이 형성되는 2층 구조, 내부에도 회로 패턴이 형성되는 다층 구조, 유연성이 있는 절 연 필름을 사용하는 단층 구조 등이 모두 가능하다. 이하, 개별 회로 기판(41)을 편의상 '회로 기판'으로 약칭한다. 회로 기판(41)은 도 6a에 도시된 바와 같은 제1 표면과 도 6b에 도시된 바와 같은 제2 표면을 가진다. 회로 기판(41)의 구성은 도 8a에 도시된 단면도를 참고하면 보다 잘 이해될 것이다.
도 6a에 도시된 바와 같이, 회로 기판(41)의 제1 표면(도 8a의 42)에는 다수의 범프 패드(44)들이 규칙적으로 배열되어 있다. 범프 패드(44)들을 제외한 제1 표면은 솔더 마스크(45)로 덮여 보호된다. 범프 패드(44)의 배치 형태는 전술한 금속 범프(도 5의 25)의 배치 형태, 즉 입출력 패드(도 2의 24)의 배치 형태에 대응한다. 솔더 마스크(45)는 각각의 범프 패드(44)를 일대일로 외부에 노출시키는 개구부(45a)를 포함한다. 이 개구부(45a)의 형태는 변형이 가능하며, 도 7은 그 예를 보여준다.
도 7은 도 6a에 도시된 솔더 마스크 개구부(45b)의 변형예를 나타내는 평면도이다. 도 7을 참조하면, 개구부(45b)는 열을 지어 배치된 일련의 범프 패드(44)들을 한꺼번에 노출시키는 좁은 홈의 형태를 가진다. 이와 같은 형태는 이웃하는 범프 패드(44) 사이의 간격이 좁을 때 유용하다.
도 6b에 도시된 바와 같이, 회로 기판(41)의 제2 표면(도 8a의 43)에는 다수의 볼 패드(46)들이 규칙적으로 배열되어 있다. 볼 패드(46)들을 제외한 제2 표면은 솔더 마스크(47)로 덮여 보호된다. 제1 표면의 범프 패드(44)와 달리, 볼 패드(46)는 상대적으로 크기가 크며 제2 표면 전체에 골고루 분포될 수 있다.
도 8a 및 도 8b는 플립 칩 본딩 전후의 상태를 각각 나타내는 단면도들이다. 도 8a와 도 8b에는 개별 칩 상태의 플립 칩 본딩 과정을 도시하였으나, 웨이퍼 상태의 플립 칩 본딩 과정도 마찬가지로 이루어진다.
도 8a에 도시된 바와 같이, 플립 칩 본딩은 집적회로 칩(21)의 활성면(23)이 회로 기판(41)의 제1 표면(42) 쪽을 향하도록 뒤집어진 상태로 진행한다. 이때 집적회로 칩(21)에 형성된 금속 범프(25)들은 각각 솔더 마스크(47)의 개구부(45a) 안으로 삽입된다.
소정의 열과 압력을 가하면서 플립 칩 본딩을 진행하면, 도 8b에 도시된 바와 같이 각각의 금속 범프(25)와 범프 패드(44)가 열압착에 의하여 서로 물리적으로 접합한다. 그 결과, 금속 범프(25)를 통하여 집적회로 칩(21)과 회로 기판(41) 간의 전기적 연결이 이루어지고 플립 칩 본딩 구조(50)가 완성된다. 또한, 비전도성 접착제(30)는 유동성을 가지면서 솔더 마스크(45)의 개구부(도 8a의 45a) 안으로 흘러들어 개구부의 빈 공간을 완전히 채우게 된다.
한편, 플립 칩 본딩이 이루어지는 동안 집적회로 칩(21)에 형성된 비전도성 접착제(30)는 금속 범프(25)와 범프 패드(44) 사이에 전혀 개재되지 않는다. 따라서 비전도성 접착제(30) 안에 함유된 비전도성 입자들로 인한 물리적, 전기적 접속 불량을 근본적으로 방지할 수 있다. 또한, 이러한 문제를 해결하게 되면 비전도성 입자들의 함량을 제약하던 요인이 사라지기 때문에, 비전도성 입자들의 함량을 전체의 80% 이상으로 증가시켜 비전도성 접착제(30)의 강도, 안정성, 신뢰성을 향상시킬 수 있다.
도 9는 회로 기판(41)의 제2 표면 위에 형성된 솔더 볼(48)을 나타내는 단면 도이다. 도 9에 도시된 바와 같이, 회로 기판(41)의 제2 표면에 형성된 각각의 볼 패드(46)에 솔더 볼(48)을 형성하여 플립 칩 패키지를 구현할 수 있다. 솔더 볼(48)의 형성 공정에는 예컨대 솔더 볼 부착(solder ball attach) 방법을 이용할 수 있다. 솔더 볼(48)의 소재는 주석(Sn)과 납(Pb)의 중량비가 63대 37인 전형적인 솔더 물질 또는 무연 솔더 등이 가능하다.
한편, 솔더 볼(48)의 형성 단계 전에 통상적인 마킹(marking) 공정을 진행할 수 있다. 마킹 공정에는 레이저를 이용하는 방법 또는 잉크를 이용하는 방법이 있다. 솔더 볼(48)의 형성 단계 이후, 절단선(도 2의 22)을 따라 웨이퍼(도 2의 20)를 절단하여 각각의 집적회로 칩(21)을 단위로 플립 칩 패키지를 분리한다. 여기서, 웨이퍼 절단 공정은 플립 칩 본딩 구조를 이루고 있는 회로 기판(41), 비전도성 접착제(30)의 절단 공정도 동시에 수행한다. 웨이퍼 절단 공정에는 펀치(punch)를 이용하는 방법 또는 회전 날을 이용하는 방법이 있다. 한편, 전술한 플립 칩 본딩 단계에서 개별 칩 단위로 공정을 진행하는 경우에는 웨이퍼 절단 공정이 플립 칩 본딩 단계 전에 이루어진다.
이상 설명한 실시예는 비전도성 접착제(30)를 집적회로 칩(21) 위에 형성하는 방식이다. 본 발명의 다른 실시예에서는 비전도성 접착제(30)를 집적회로 칩(21) 대신에 회로 기판(41) 위에 형성할 수 있다. 도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 플립 칩 본딩 구조(60) 및 그 제조 방법을 나타내는 단면도들이다.
도 10a를 참조하면, 비전도성 접착제(30)는 회로 기판(41)의 제1 표면 위에 형성되며 범프 패드(44)를 노출시킨다. 집적회로 칩(21)의 활성면(23)에는 금속 범프(25)가 각각의 입출력 패드(24) 위에 형성된다. 플립 칩 본딩은 집적회로 칩(21)의 활성면(23)이 회로 기판(41)의 제1 표면 쪽을 향하도록 뒤집어진 상태로 진행한다. 이때 집적회로 칩(21)에 형성된 금속 범프(25)들은 각각 비전도성 접착제(30) 사이의 공간 안으로 삽입된다.
소정의 열과 압력을 가하면서 플립 칩 본딩을 진행하면, 도 10b에 도시된 바와 같이 각각의 금속 범프(25)와 범프 패드(44)가 열압착에 의하여 서로 물리적으로 접합한다. 그 결과, 금속 범프(25)를 통하여 집적회로 칩(21)과 회로 기판(41) 간의 전기적 연결이 이루어지고 플립 칩 본딩 구조(60)가 완성된다. 또한, 비전도성 접착제(30)는 유동성을 가지면서 집적회로 칩(21)과 회로 기판(41) 사이의 틈을 완전히 채우게 된다.
본 실시예에서도 플립 칩 본딩이 이루어지는 동안 회로 기판(41)에 형성된 비전도성 접착제(30)가 금속 범프(25)와 범프 패드(44) 사이에 전혀 개재되지 않는다. 따라서 비전도성 접착제(30) 안에 함유된 비전도성 입자들로 인한 물리적, 전기적 접속 불량을 근본적으로 방지할 수 있으며, 비전도성 입자들의 함량을 전체의 80% 이상으로 증가시켜 비전도성 접착제(30)의 강도, 안정성, 신뢰성을 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 플립 칩 본딩 구조 및 그 제조 방법은 플립 칩 본딩이 이루어지기 전에 비전도성 접착제가 집적회로 칩 또는 회로 기 판에 미리 형성된다. 따라서 플립 칩 본딩이 이루어지는 동안 집적회로 칩 또는 회로 기판에 형성된 비전도성 접착제가 금속 범프와 범프 패드 사이에 전혀 개재되지 않는다. 그 결과, 비전도성 접착제 안에 함유된 비전도성 입자들로 인한 물리적, 전기적 접속 불량을 근본적으로 방지할 수 있으며, 비전도성 입자들의 함량을 전체의 80% 이상으로 증가시켜 비전도성 접착제의 강도, 안정성, 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 플립 칩 본딩 구조 및 그 제조 방법은 플립 칩 본딩 과정에서 비전도성 접착제가 밀려나가는 방식이 아니므로 비전도성 접착제를 웨이퍼 전체에 걸쳐 형성하는 것이 가능해진다. 따라서 웨이퍼 상태에서 일괄적으로 플립 칩 본딩을 진행할 수 있으므로 제조 공정 측면에서 생산성을 대폭 향상시킬 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩을 제공하는 단계;
    상기 집적회로 칩의 활성면 위에 비전도성 접착제를 형성하는 단계;
    상기 입출력 패드들을 노출시키기 위하여 상기 비전도성 접착제를 부분적으로 제거하는 단계;
    상기 노출된 입출력 패드 위에 각각 금속 범프를 형성하는 단계;
    제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판을 제공하는 단 계; 및
    상기 금속 범프를 상기 범프 패드에 각각 접합하는 단계를 포함하는 플립 칩 본딩 구조의 제조 방법.
  13. 활성면에 배열된 다수의 입출력 패드들을 포함하는 집적회로 칩을 제공하는 단계;
    상기 입출력 패드 위에 각각 금속 범프를 형성하는 단계;
    제1 표면에 배열된 다수의 범프 패드들을 포함하는 회로 기판을 제공하는 단계;
    상기 회로 기판의 제1 표면 위에 상기 범프 패드들을 노출시키는 비전도성 접착제를 형성하는 단계; 및
    상기 금속 범프를 상기 범프 패드에 각각 접합하는 단계를 포함하는 플립 칩 본딩 구조의 제조 방법.
  14. 제12 항 또는 제13 항에 있어서,
    상기 집적회로 칩의 제공 단계는 다수의 상기 집적회로 칩들을 포함하는 웨이퍼 상태로 이루어지는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
  15. 제14 항에 있어서,
    상기 금속 범프와 상기 범프 패드의 접합 단계 후에 상기 웨이퍼를 절단하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
  16. 제14 항에 있어서,
    상기 금속 범프와 상기 범프 패드의 접합 단계 전에 상기 웨이퍼를 절단하는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
  17. 제12 항에 있어서,
    상기 금속 범프는 상기 비전도성 접착제의 두께보다 높게 형성되는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
  18. 제12 항에 있어서,
    상기 회로 기판의 제공 단계는 상기 제1 표면을 덮으면서 개구부를 통하여 상기 범프 패드를 노출시키는 솔더 마스크를 형성하는 단계를 포함하는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
  19. 제18 항에 있어서,
    상기 금속 범프와 상기 범프 패드의 접합 단계는 상기 금속 범프를 상기 솔더 마스크의 개구부 안으로 삽입하는 단계를 포함하는 것을 특징으로 하는 플립 칩 본딩 구조의 제조 방법.
KR1020040090667A 2004-11-09 2004-11-09 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 Expired - Fee Related KR100601762B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040090667A KR100601762B1 (ko) 2004-11-09 2004-11-09 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
US11/270,431 US20060097377A1 (en) 2004-11-09 2005-11-08 Flip chip bonding structure using non-conductive adhesive and related fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090667A KR100601762B1 (ko) 2004-11-09 2004-11-09 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법

Publications (2)

Publication Number Publication Date
KR20060041453A KR20060041453A (ko) 2006-05-12
KR100601762B1 true KR100601762B1 (ko) 2006-07-19

Family

ID=36315492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090667A Expired - Fee Related KR100601762B1 (ko) 2004-11-09 2004-11-09 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법

Country Status (2)

Country Link
US (1) US20060097377A1 (ko)
KR (1) KR100601762B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11720143B2 (en) 2020-01-20 2023-08-08 Samsung Display Co., Ltd. Adhesive member, display device including the same, and method of fabricating display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
KR100713932B1 (ko) 2006-03-29 2007-05-07 주식회사 하이닉스반도체 플립 칩 본디드 패키지
KR100780956B1 (ko) * 2006-08-17 2007-12-03 삼성전자주식회사 이종 언더필 반도체 패키지 및 그의 제조 방법
KR100823699B1 (ko) 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
KR100871384B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP2009096851A (ja) * 2007-10-15 2009-05-07 Three M Innovative Properties Co 非導電性接着剤組成物及び非導電性接着フィルム、並びにそれらの製造方法及び使用方法
US8633586B2 (en) * 2008-03-26 2014-01-21 Stats Chippac Ltd. Mock bump system for flip chip integrated circuits
US8624402B2 (en) * 2008-03-26 2014-01-07 Stats Chippac Ltd Mock bump system for flip chip integrated circuits
KR102746088B1 (ko) 2019-10-08 2024-12-26 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056174A (ko) * 2002-12-23 2004-06-30 에스케이케미칼주식회사 실리콘 중간체를 포함하는 플립 칩 본딩용 비도전성접착제 조성물

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056174A (ko) * 2002-12-23 2004-06-30 에스케이케미칼주식회사 실리콘 중간체를 포함하는 플립 칩 본딩용 비도전성접착제 조성물

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040090667 - 645365 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11720143B2 (en) 2020-01-20 2023-08-08 Samsung Display Co., Ltd. Adhesive member, display device including the same, and method of fabricating display device

Also Published As

Publication number Publication date
US20060097377A1 (en) 2006-05-11
KR20060041453A (ko) 2006-05-12

Similar Documents

Publication Publication Date Title
KR100266698B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US7101735B2 (en) Manufacturing method of semiconductor device
US7602053B2 (en) Leadframe of a leadless flip-chip package and method for manufacturing the same
US7148560B2 (en) IC chip package structure and underfill process
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
KR100923562B1 (ko) 반도체 패키지 및 그 형성방법
US7750467B2 (en) Chip scale package structure with metal pads exposed from an encapsulant
KR100876899B1 (ko) 반도체 패키지
EP3018707B1 (en) Method of manufacturing a semiconductor device
CN101197356A (zh) 多芯片封装结构与其形成方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JPH10313074A (ja) 半導体装置およびその製造方法
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
US7119425B2 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
US6246124B1 (en) Encapsulated chip module and method of making same
KR100601762B1 (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
KR20080106155A (ko) 반도체 패키지 및 그 형성방법
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
US20090146299A1 (en) Semiconductor package and method thereof
JP2000040676A (ja) 半導体装置の製造方法
JP2001077231A (ja) 半導体装置、半導体ウエハ及び半導体装置の製造方法
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100596797B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JPH11204677A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041109

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060428

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060706

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090615

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee