[go: up one dir, main page]

KR100596044B1 - 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법 - Google Patents

반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법 Download PDF

Info

Publication number
KR100596044B1
KR100596044B1 KR1020040081757A KR20040081757A KR100596044B1 KR 100596044 B1 KR100596044 B1 KR 100596044B1 KR 1020040081757 A KR1020040081757 A KR 1020040081757A KR 20040081757 A KR20040081757 A KR 20040081757A KR 100596044 B1 KR100596044 B1 KR 100596044B1
Authority
KR
South Korea
Prior art keywords
film
forming
thin film
alnd
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040081757A
Other languages
English (en)
Other versions
KR20050036758A (ko
Inventor
미야모토켄이치
마츠이야스시
히노테루시게
이시가노부아키
요시다타쿠지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20050036758A publication Critical patent/KR20050036758A/ko
Application granted granted Critical
Publication of KR100596044B1 publication Critical patent/KR100596044B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

배선의 저저항화 및 뛰어난 반사특성에 의해 높은 표시특성을 갖는 반사형 및 반투과형 액정표시패널의 제조 효율을 향상시키는 동시에, 공정을 간략화할 수 있는 제조방법을 제공한다. 투명성 절연기판 상에 제1 금속박막으로 이루어지는 게이트배선 및 게이트전극을 형성하는 제1 공정과, 반도체층을 형성하는 제2 공정과, 제2 금속박막으로 이루어지는 소스배선, 소스전극, 드레인전극, 박막트랜지스터의 채널부를 형성하는 제3 공정과, 층간절연막을 형성하고, 화소전극부의 표면에 요철형상과, 콘택홀을 각각 형성하는 제4 공정과, 제3 금속박막을 막형성하며, 화소전극을 형성하는 제5 공정을 적어도 포함하고, 상기 제1 금속박막을, AlNd막과, 그 AlNd막의 상층에 형성된, 질소 또는, 탄소 또는 산소 중 적어도 하나의 원소를 첨가한 AlNd막으로 이루어지는 2층막으로 하는 반사형 액정표시장치의 제조방법.
반투과, 액정표시장치, 트랜지스터, 저소비전력, 어레이, 반사판, 기판

Description

반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의 제조방법{REFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE, TRANSFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판을 나타내는 평면도이다.
도 2는, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판을 나타내는 단면도이다.
도 3은, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 4는, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 5는, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 6은, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 7은, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 8은, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 9는, 본 발명의 실시예 1∼5에 관한 반사형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 10은, 본 발명의 실시예 1∼6에 관한 반사형 및 반투과형 액정표시장치의 비교예로서 Al-0.2중량% Cu 반사막을 사용한 경우의 반사율의 특성을 나타내는 도면이다.
도 11은, 본 발명의 실시예 1∼6에 관한 반사형 및 반투과형 액정표시장치의 실시예로서 Al-1.0중량% Nd 반사막을 사용한 경우의 반사율의 특성을 나타내는 도면이다.
도 12는, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판을 나타내는 평면도이다.
도 13은, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판을 나타내는 단면도이다.
도 14는, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 15는, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 16은, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 17은, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 18은, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 19는, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 20은, 본 발명의 실시예 6에 관한 반투과형 액정표시장치용 TFT 어레이 기판의 제조공정을 나타내는 도면이다.
도 21은, 본 발명의 실시예 1∼6에 관한 반사형 및 반투과형 액정표시장치에 있어서, 순Al 반사막 상에 액정배향 제어용 폴리이미드막(polyimide)을 형성한 경우의 반사율의 특성을 나타내는 도면이다.
도 22는, 본 발명의 실시예 1∼6에 관한 반사형 및 반투과형 액정표시장치에 있어서, Al-0.2중량% Cu 반사막 상에 액정배향 제어용 폴리이미드막을 형성한 경우의 반사율의 특성을 나타내는 도면이다.
도 23은, 본 발명의 실시예 1∼6에 관한 반사형 및 반투과형 액정표시장치에 있어서, Al-1중량% Nd 반사막 상에 액정배향 제어용 폴리이미드막을 형성한 경우의 반사율의 특성을 나타내는 도면이다.
도 24는, Al막과 ITO막의 전기화학반응(전지반응)에 대하여, 상층 Al/하층 Cr 2층막인 경우의 ITO의 환원의 메커니즘(mechanism)을 개념적으로 나타내는 설명 도이다.
도 25는, Al막과 ITO막의 전기화학반응(전지반응)에 대하여, 상층 Al/하층 Mo 2층막인 경우의 ITO의 환원의 메커니즘을 개념적으로 나타내는 설명도이다.
본 발명은, 반사형 또는 반사형과 투과형의 병용형인 반투과형으로서 사용할 수 있다, 액정표시장치용 박막트랜지스터 어레이 기판(thin film transistor array)의 제조방법에 관한 것이다.
액정표시패널은, 박형으로 저소비전력이라는 특징을 살려, 워드프로세서(word processor)나 퍼스널 컴퓨터(personal computer) 등의 OA 기기나, 전자수첩 등의 휴대정보기기, 혹은, 액정 모니터를 구비한 카메라 일체형 VTR 등에 널리 사용되고 있다.
또한, 상기 액정표시패널에 탑재하는 액정표시패널은, CRT(브라운관)나 EL(일렉트로 루미네센스) 표시와는 달리, 스스로는 발광하지 않기 때문에 , 백라이트라는 형광관으로 이루어지는 조명장치를 그 배면 또는, 옆쪽에 설치하고, 백라이트 광의 투과량을 액정표시패널로 제어하여 화상표시를 행하는 소위 투과형 액정표시패널이 잘 사용되고 있다.
그러나, 투과형 액정표시패널에서는, 보통 백라이트(back light)가 액정표시 패널의 전소비전력의 우리 50% 이상을 차지하기 때문에, 백라이트를 설치함으로써 소비전력이 증대해 버린다.
또한, 투과형 액정표시패널은, 반사형 액정표시패널과는 반대로, 주위광이 매우 밝은 경우에는 주위광에 비해 표시광이 어둡게 보이고, 표시를 인식하는 것이 곤란했었다.
따라서, 상기 투과형 액정표시패널(panel)과는 별도, 옥외나 항상 휴대해서 사용할 기회가 많은 휴대정보기기에서는, 백라이트 대신에 한쪽 기판에 반사판을 설치하고, 주위광을 반사판 표면에서 반사시킴으로써 표시를 행하는 반사형 액정표시패널(panel)이 사용되고 있고, 예를 들면 일본특허공개평 6-175126호 공보의 도 1, 도 2에 개시되어 있다.
그러나, 주위광의 반사광을 이용하는 반사형 액정표시패널은, 주위광이 어두운 경우에는 시인성이 극단적으로 저하한다는 결점을 갖는다.
이러한 반사형 액정표시패널의 문제점을 해소하기 위해, 백라이트 광의 일부를 투과시키는 동시에 주위광의 일부를 반사시키는 반투과 반사막을 사용함으로써, 투과형 표시와 반사형 표시의 양쪽을 하나의 액정표시패널로 실현하는 구성이 예를 들면 일본특허공개평 11-101992호 공보의 도 1, 도 2에 개시되어 있다.
종래로부터의 반사형 및 반투과형 액정패널에 있어서는, 반사전극으로서는 은(Ag) 또는 알루미늄(Al)과 같은 반사율이 큰 재료를 사용하는 것이 바람직하고, 이 중 저렴한 것이나 에칭(etching) 등의 가공성에 뛰어난 점에서 Al을 사용하는 경우가 많다.
또한, 반투과형 액정패널에 있어서는, 투과전극으로서 산화인듐이나 산화주석 등으로 이루어지는 ITO와 같은 투명한 도전성막이 일반적으로 사용된다. 또한 반사형 액정패널에서는 투과전극은 존재하지 않지만, 예를 들면 주사신호나 영상신호를 보내는 배선이나 액정구동용 드라이버 IC(driving integrated circuit)의 접속용의 단자부에는, 후속공정이나 동작환경 등에 따른 접속부의 산화에 의한 고저항화를 방지하기 위해 ITO와 같은 투명전극의 패드가 사용된다.
이러한 ITO로 이루어지는 투명전극패턴이나 단자부 패드패턴(pad pattern)을 갖는 액정표시패널에 반사전극이 되는 Al을 막형성하여 패터닝을 행할 때는, 예를 들면 일본특허공개평 11-281993호 공보, 및 일본특허공개 2003-50389호 공보에 나타나는 바와 같이, Al막 패터닝일 때의 레지스트 패터닝시에 사용되는 유기알칼리 현상액 중에 ITO와 Al을 전극으로 하는 전지반응이 발생하고, Al의 산화부식과 ITO의 환원부식이 발생해서 단선불량이나 투과전극부의 투과율 저하라 했던 불량이 생긴다는 문제가 있었다.
ITO와 Al의 전지반응을 억제하기 위해, 예를 들면 일본특허공개평 4-293021호 공조 및 일본특허공개평 8-62628호 공보에 기재의 발명을 참고로 하면, 반사전극의 Al계 금속의 상층에 크롬(Cr)이나 몰리브덴(Mo)을 형성해서 레지스트 패턴시의 현상액 중에서의 전지반응을 억제하고, 반사전극 패턴형성 후에 상층의 Cr이나 Mo를 전체면 제거해서 Al 반사전극을 형성한다 방법이 생각된다. 그러나 이 방법에 서는, Cr을 전체면 제거하기 위해 사용하는 공지의 초산셀륨암모늄(cerium ammonium)+과염소산계 에칭액으로 Al 표면이 데미지(damage)를 받아, 반사율이 저하한다는 문제점이 있다. 또한 Mo를 전체면 제거하기 위해 사용되는 공지의 인산+초산+아세트산계 에칭액에서는 하층의 Al 그 자체도 에칭되어버리기 때문에, 반사전극의 형성이 어렵다는 문제점이 있다. 이 때문에, 반사전극에 사용하는 Al계 금속의 조성을 연구(고안)하거나, 혹은 Al 표면의 상층에 Cr이나 Mo를 형성하지 않고 전지반응을 억제하는 새로운 방법을 사용할 필요가 있었다.
또한 종래의 반사형 및 반투과형 액정표시패널의 배선재료에 저저항의 Al을 사용하는 경우에 있어서는, 전술한 전지반응에 더하여, 단자접속부의 Al과 ITO의 계면확산에 의한 산화 Al층의 형성에 의해, ITO/Al 계면콘택저항(contact resistance)이 증대하고, 실질적으로 단자부에서의 신호전류가 차단되어 버린다는 문제도 있었다.
ITO와의 콘택저항을 개선하는 동시에, 배선의 저저항화를 실현하는 재료로서 예를 들면 Mo의 사용이 생각되지만, Mo는 내습성이나 내약액성에 부족하고, 예를 들면 단자부에서의 부식 등이 발생하기 쉬워 신뢰성에 문제가 있다. 또한 질화실리콘(SiN)으로 이루어지는 절연막을 공지의 불소가스를 사용한 드라이에칭(dry etching)을 사용하여 콘택홀(contact hole)을 형성해서 배선 단자부를 형성하는 경우에는, 드라이에칭시에 Mo가 동시에 에칭되어버리고, 배선 단자부를 형성할 수 없다는 문제점이 있으며, Mo계 금속의 조성을 연구(고안)하는 등의 필요성이 있었다.
본 발명은, 이상과 같은 종래기술의 문제점을 해결하기 위한 것으로, 배선의 저저항화 및 뛰어난 반사특성에 의해 높은 표시특성을 갖는 반사형 및 반투과형 액정표시패널의 제조 효율을 향상시키는 동시에, 공정을 간략화할 수 있는 제조방법을 제공하는 것이다.
본 발명의 제1 국면에 관한 반사형 액정표시장치의 제조방법은, 투명성 절연기판 상에, 제1 금속박막을 막형성하고, 제1 포토리소그래피(photolithography)를 사용하여, 게이트배선 및 게이트전극을 형성하는 제1 공정과,
게이트 절연막, 반도체 능동막 및 오믹콘택막(ohmic contact film)을 순차 막형성하고, 제2 포토리소그래피를 사용하여, 반도체층을 형성하는 제2 공정과,
제2 금속박막을 막형성하고, 제3 포토리소그래피를 사용하여, 소스배선(sourceline), 소스전극(source electrode), 드레인전극(drain electrode) 및 박막트랜지스터(thin film transistor)의 채널부(channel portion)를 형성하는 제3 공정과,
층간절연막을 형성하고, 제4 포토리소그래피를 사용하여, 화소전극부의 표면에 요철형상과, 게이트배선 단자부, 소스배선 단자부 및 드레인전극에 도달하는 콘택홀을 각각 형성하는 제4 공정과,
제3 금속박막을 막형성하고, 제5 포토리소그래피를 사용하여, 화소전극을 형성하는 제5 공정을 적어도 포함하며,
상기 제1 금속박막을, AlNd막과, 그 AlNd막의 상층에 형성된, 질소(N) 또는, 탄소(C), 또는 산소(O)의 적어도 하나의 원소를 첨가한 AlNd막으로 이루어지는 2층막으로 하는 것이다.
상기 제1 금속박막을 Mo에 Nb를 첨가한 합금으로 하는 것이 바람직하다.
상기 제2 금속박막을 MoNb 또는, MoNb/AlNd/MoNb의 3층막으로 하는 것이 바람직하다.
상기 제3 금속박막을, Cr/AlNd/Cr의 3층막을 막형성하고, 패터닝 후, 상층 Cr을 제거해서 형성하는 것이 바람직하다.
상기 제3 금속박막을 AlCu/MoNb 또는, AlNd/MoNb의 2층막으로 하는 것이 바람직하다.
본 발명의 제6 국면에 관한 반투과형 액정표시장치의 제조방법은, 투명성 절연기판 상에, 제1 금속박막을 막형성하고, 제1 포토리소그래피를 사용하여, 게이트배선, 게이트전극을 형성하는 제1 공정과,
게이트 절연막, 반도체 능동막 및 오믹콘택막을 순차 막형성하고, 제2 포토리소그래피를 사용하여, 반도체층을 형성하는 제2 공정과,
제2 금속박막을 막형성하고, 제3 포토리소그래피를 사용하여, 소스배선, 소스전극, 드레인전극 및 박막트랜지스터의 채널부를 형성하는 제3 공정과,
층간절연막을 형성하고, 제4 포토리소그래피를 사용하여, 화소반사전극부의 표면에 요철형상과, 화소투과전극부의 개구부와, 게이트배선 단자부, 소스배선 단자부 및 드레인전극에 도달하는, 콘택홀을 형성하는 제4 공정과,
투명도전막을 막형성하고, 제5 포토리소그래피를 사용하여, 투과부 화소전극 및 단자부 패드를 형성하는 제5 공정과,
제3 금속박막을 막형성하고, 제6 포토리소그래피를 사용하여, 반사부 화소전극을 형성하는 제6 공정을 적어도 포함하며,
상기 제1 금속박막을, AlNd막과, 그 AlNd막의 상층에 형성된, 질소(N) 또는, 탄소(C) 또는, 산소(O) 중 적어도 하나의 원소를 첨가한 AlNd막으로 이루어지는 2층막으로 하는 것이다.
상기 제1 금속박막을 Mo에 Nb를 첨가한 합금으로 하는 것이 바람직하다.
상기 제2 금속박막을 MoNb 또는, MoNb/AlNd/MoNb의 3층막으로 하는 것이 바람직하다.
상기 제3 금속박막을, Cr/AlNd/Cr의 3층막을 막형성하고, 패터닝 후, 상층 Cr을 제거해서 형성하는 것이 바람직하다.
상기 제3 금속박막을 AlCu/MoNb 또는, AlNd/MoNb의 2층막으로 하는 것이 바람직하다.
[발명을 실시하기 위한 최선의 형태]
(실시예 1)
본 발명의 실시예 1에 관한 반사형 액정표시장치의 제조방법을 도면을 사용하여 설명한다. 도 1은 본 발명의 실시예 1에 관한 반사형 액정표시장치의 평면도, 도 2는 단면도, 그리고 도 3∼도 9는 공정도를 나타내는 것이다. 이때, 도 1에서, 반사화소전극(35)의 영역 내에는, 반사화소전극의 오목형상부(35a)가 다수 설치되 고, 요철형상이 형성되어 있다.
우선, 유리기판 등의 투명절연성 기판(1)에 제1 금속박막을 막형성하고, 1 회째의 사진제판공정에서 게이트전극(2), 보조용량전극(3), 게이트배선(4) 및 게이트 단자부(gate terminal)(5)를 형성한다(도 3 참조).
본 실시예에서는, 우선 공지의 Ar 가스를 사용한 스퍼터링(sputtering)법으로 Al에 Nd를 0.8∼5중량% 첨가한 AlNd 합금 200nm의 두께로 막형성했다. 스퍼터링 조건은 DC 마그네트론 스퍼터링(magnetron sputtering) 방식으로, 막형성 파워밀도 3W/cm2, Ar 가스 유량을 40sccm으로 했다. 계속해서 공지의 Ar 가스에 N2 가스를 혼합한 가스를 사용한 반응성 스퍼터링법에 의해 질소(N)원자를 첨가한 AlNd-N막을 50nm의 두께로 막형성했다. 스퍼터링 조건은, 막형성 파워밀도 3W/cm2, Ar 가스 유량 40sccm, N2 가스 유량 20sccm으로 했다. 이상에 의해, 200nm 두께의 AlNd막과 그 상층에 50nm 두께의 AlNd-N막을 갖는 2층막을 형성했다. 이때, 이 경우의 상층 AlNd-N막의 N 원소 조성은 약 18중량%이었다. 그 후, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 이 2층막을 일괄 에칭한 후, 레지스트 패턴을 제거해서 상기 게이트전극 등 2∼5의 패턴을 형성했다.
다음에, 제1 절연막(6), 반도체막(7), 오믹콘택막(8)을 순차 막형성하고, 2 회째의 사진제판공정에서 반도체막(7), 오믹콘택막(8)으로 이루어지는 반도체 패턴을 형성한다(도 4 참조).
본 실시예에서는 화학기상 막형성(CVD)법을 사용하여 제1 절연막(6)으로서 SiN 400nm, 반도체막(7)으로서 a-Si 150nm, 오믹콘택막(8)으로서 n+a-Si 30nm를 순차 막형성하고, 불소계 가스를 사용한 드라이에칭법으로 반도체 패턴을 형성했다.
다음에, 제2 금속박막을 막형성하고, 3회째의 사진제판공정에서 소스전극(9), 드레인전극(10), 소스배선(11) 및 소스단자부(12)를 형성한다(도 5 참조).
본 실시예에서는, 제2 금속박막으로서 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금을 스퍼터링법을 사용하여 200nm의 두께로 막형성하고, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 에칭을 행하고, 상기 소스전극 등 9∼12의 패턴을 형성했다.
다음에, 제2 절연막(13)을 막형성하고, 이어서, 감광성 유기수지막으로 이루어지는 층간절연막(14)을 도포형성하고, 4회째의 사진제판공정에서 상기 층간절연막의 화소반사부에 요철형상(15)과, 제2 금속박막으로 이루어지는 드레인전극(10)의 단자 표면까지 관통하는 제1 콘택홀(17)과, 제1 금속박막으로 이루어지는 게이트 단자부(5)의 단자 표면까지 관통하는 콘택홀(18)과, 제2 금속박막으로 이루어지는 소스단자부(12)의 단자 표면까지 관통하는 콘택홀(19)을 형성한다(도 6 참조).
본 실시예에서는, 제2 절연막(13)으로서 SiN 100nm를 막형성하고, 이어서, 감광성 유기수지막(14)으로서 JSR제 PC335를 스핀코트(spin coating)법을 사용하여 3.2∼3.9㎛의 막두께가 되도록 도포했다. 그 중, 콘택홀 17, 18, 19를 갖는 포토마스크(photo mask)를 사용하여 제1 노광을 행하고, 계속해서 반사부 요철패턴(15)의 포토마스크를 사용하여 제1 노광량의 20∼40%의 노광량으로 제2 노광을 행한 후에 유기알칼리 현상액으로 현상함으로써 반사부 요철 형상부(15) 및 콘택홀(17, 18, 19)을 형성했다.
다음에, 투명도전성막을 막형성하고, 5회째의 사진제판공정에서, 콘택홀(18) 을 통해 게이트 단자부(5)에 접속된 게이트 단자패드(21) 및 콘택홀(19)을 통해 소스단자부(12)에 접속된 소스단자패드(22)를 형성한다(도 7 참조).
본 실시예에서는 투명도전성막으로서 ITO를 스퍼터링법을 사용하여 100nm의 두께로 막형성하고, 염산+초산을 포함하는 용액을 사용하여 에칭을 행하고, 상기 게이트 단자패드(pad)(21) 및 소스단자패드(22)를 형성했다.
다음에, 고반사특성을 갖는 제3 금속박막을 막형성하고, 6회째의 사진제판공정에서 반사화소전극(35)을 형성한다. 반사화소전극(35)은, 최하층막(23), 반사막(24), 최상층막(25)을 일단 형성한 후, 최상층막(25)을 에칭제거해서 형성한다(도 8, 9 참조).
본 실시예에서는 제3 금속박막으로서 스퍼터링법을 사용하여 Cr 23을 100nm의 두께로 막형성한 후, 그 상층에 계속해서 Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금(24)을 300nm의 두께로 막형성한 후에, 또한 Cr 25를 100nm의 두께로 막형성하고, Cr/AlNd/Cr 3층막을 형성했다. 다음에, 6회째의 사진제판공정을 사용하여 레지스트의 패터닝을 행한 후에, 공지의 초산 셀륨암모늄+과염소산을 포함하는 용액을 사용하여 최상층의 Cr 25, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 2층째의 AlNd 합금(24), 다시 초산셀륨암모늄+과염소산을 포함하는 용액을 사용하여 최하층의 Cr 23을 순차 에칭한다(도 8 참조).
본 실시예에서, 제3 금속박막의 최하층 Cr 23은, 화소 드레인 콘택홀(17)의 저면에서의 AlNd막(24)의 절단 단선불량의 방지 및 게이트 단자패드(21)와 소스단자패드(22)의 ITO막에 직접 AlNd(24)를 막형성시키지 않기 위해 배리어층으로서 형성하는 것이다. 혹시 최하층 Cr 23을 형성하지 않고 ITO 표면에 직접 AlNd(24)를 막형성하면, ITO/AlNd 계면에서 AlOx 반응층이 생성되기 때문에, 제3 금속박막을 에칭제거한 후라도 단자패드 ITO 21 및 22의 표면에 데미지가 남아 단자부 저항을 증대시켜버릴 우려가 있고, 표시불량의 원인이 된다. 한편, 최상층 Cr 25는, 사진제판공정의 레지스트 패터닝시의 현상액 중에 Al과 하층의 ITO와의 전지반응에 의한 단자패드 21, 22의 부식 발생을 방지하기 위한 배리어층이다.
마지막으로, 제3 금속박막 Cr/AlNd/Cr 3층막의 에칭 후에 또한 레지스트 패턴을 제거한 후에, 초산셀륨암모늄+과염소산을 포함하는 용액을 이용하여 최상층의 Cr 25를 전체면 에칭제거해서 AlNd막(24)을 표면에 노출시켜 반사화소 전극패턴 35(23, 24)를 형성했다(도 9 참조).
이상의 공정에 의해 제조된 반사형 액정표시장치용 TFT 어레이 기판에, 공지의 기술을 사용하여 액정을 배향시키기 위한 배향제어막을 형성하고, 컬러표시(color display)를 행하기 위한 컬러필터(color filter), 블랙 매트릭스(black matrix), 대향전극 및 배향제어막을 형성한 대향기판을 공지의 기술을 사용하여 서로 붙이게 하고, 그 TFT 어레이 기판(TFT array substrate)과 대향기판과의 사이에 액정을 주입함으로써 본 발명의 실시예 1에 관한 반사형 액정표시장치를 완성되게 했다.
이렇게 하여, 완성되게 한 반사형 액정표시장치는, 제1 금속박막으로서, Al 에 0.8∼5중량%의 Nd를 첨가한 AlNd 합금을 적용했으므로, 박막 표면에 일반적으로 힐록(hillock)이라 부르는 돌기형의 요철 표면 거칠함의 발생을 방지할 수 있는 동시에, 표 1에 나타내는 바와 같이 종래의 Cr 박막을 사용한 경우보다도 게이트의 배선저항을 낮게 억제할 수 있었다.
Figure 112004046470807-pat00001
이 경우, Al에 첨가하는 Nd 조성이 0.8중량% 미만이면 힐록의 억제효과가 저 하하므로 바람직하지 않다. 또한 5중량%를 넘으면 배선저항의 증대 및 습식에칭(wet etching)시의 배선패턴의 사이드 에칭량이 많아져 배선폭 치수를 정밀도 좋게 관리하는 것이 곤란해지기 때문에 바람직하지 않다. 또한 본 실시예에서는AlNd막의 상층에 N 원자를 첨가한 AlNd-N막을 형성함으로써, 종래의 AlNd 박막만인 경우에 비교하면 게이트 단자부의 게이트 단자 ITO 패드(21)와 게이트 단자부(5)의 콘택저항값을 낮게 할 수 있는 동시에, 1회의 웨트에칭으로 일괄 에칭할 수 있으므로 프로세스(process)를 간략화하는 것이 가능해졌다. 따라서, 종래예의 Cr 배선을 사용한 경우에 비교하면, 배선저항의 증대에 의한 신호지연에 기인하는 표시얼룩에 대한 불량 마진(margin)을 상승시킬 수 있고, 높은 표시품질을 갖는 반사형 액정표시장치를 얻을 수 있었다.
이때, 본 실시예에서 사용한 AlNd-N막의 N 조성은 약 18중량%로 했지만, 이에 한정하지 않고, N 조성은 5중량%∼25중량%의 범위이면, 본 발명의 효과를 나타내는 것이 가능하다. 또한 질소(N)에 한정하지 않고, 탄소(C), 산소(O)를 첨가한 AlNd-C막 및 AlNd-O막을 사용하는 것도 가능하다.
또한, 제2 금속박막으로서, Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금을 적용했으므로, 표 1에 나타내는 바와 같이 종래의 Cr 박막을 사용한 경우에 비교하면, 소스의 배선저항을 낮게 억제할 수 있는 동시에, 소스단자부의 소스단자 ITO 패드(22)와의 콘택저항값을 낮게 할 수 있으므로, 더욱 표시얼룩이 없는, 고성능의 표시특성을 얻는 것이 가능해졌다. 이때, 제2 금속박막으로서 순Mo 박막을 사용해도 되지만, 이 경우, 습식에칭시에 전술한 Al-Nd 박막과 동일한 에칭액을 사용하고 자 하면 순Mo막은 심하게 에칭되어버리므로, 새롭게 순Mo 전용의 에칭액을 준비할 필요가 있다. 그러나 본 실시예와 같이, Mo에 2.5∼20중량%의 Nb를 첨가함으로써 에칭속도를 저하시켜 AlNd 박막의 에칭속도에 근접시키게 함으로써, MoNb 박막을 AlNd막과 동일한 에칭액으로 에칭하는 것이 가능해지므로, 프로세스의 복잡화를 피할 수 있다는 장점이 있다.
또한, 제3 금속박막의 고반사율 금속으로서, Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금(24)을 적용했으므로, 종래의 Al 합금과 비교하여, 최상층 Cr 25의 층형성 및 에칭제거 후의 반사율의 저하를 최소한으로 억제할 수 있고, 밝은 표시특성을 갖는 반사형 액정표시장치를 얻는 것이 가능해졌다.
즉, 본 발명과의 비교를 위한 비교예로서, 도 10에 나타내는 바와 같이, 종래의 Al-0.2중량% Cu 합금을 사용한 경우에는, 본 실시예와 같이 상층에 Cr의 층을 형성한 후에 전체면 에칭제거하면, 그 반사율은 파장 λ에 따라서는 10% 이상도 저하하는 것에 비해, 본 실시예인 도 11에 나타내는 바와 같이 Al에 Nd를 첨가한 Al-1.0중량% Nd 합금을 사용한 경우에는, Cr의 형성, 제거 후에도 거의 반사율의 저하는 보여지지 않고 높은 반사율을 유지하고 있는 것을 안다. 이때 여기에서는 최상층에 Cr막을 사용했지만, Cr막 대신에, 레지스트 현상액 중에 ITO와의 전지반응을 억제할 수 있고, 또한 Al-Nd막과의 선택에칭이 가능한 합금이면 적용가능하고, 예를 들면 Ta, W, Ti 등을 사용할 수 있다.
(실시예 2)
상기한 실시예 1에서, 제1 금속박막으로서 AlNd-N/AlNd 2층막 대신에 Nb를 2.5∼20중량% 첨가한 MoNb 합금막을 사용한 것이다. 적합한 예로서 본 실시예에서는, 도 3의 공정에서, 제1 금속박막으로서 Mo에 5중량%의 Nb를 첨가한 MoNb 합금을 공지의 Ar 가스를 사용한 스퍼터링법을 사용하여 200nm의 두께로 막형성하고, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 에칭을 행하고, 게이트전극(2), 보조용량전극(3), 게이트배선(4) 및 게이트 단자부(5)를 형성했다. 상기 공지의 인산+초산+아세트산을 포함하는 용액은, 실시예 1의 AlNd-N/AlNd 2층막의 경우와 동일한 용액을 사용하는 것이 가능하다. 그 후에 실시예 1과 마찬가지로 도 4로부터 도 9의 공정을 경유해서 본 발명의 실시예 2에 관한 반사형 액정표시장치를 완성되게 했다.
표 1에 나타내는 바와 같이 본 실시예 2의 경우는, 실시예 1에 비교하면 게이트 배선저항은 증대하지만 단자패드의 ITO막과의 콘택저항은 실시예 1보다도 줄일 수 있으므로, 표시불량에 대한 프로세스 마진을 향상시키는 것이 가능하다.
(실시예 3)
전술한 실시예 1에서, 제2 금속박막으로서 MoNb 합금막 대신에, MoNb/AlNd/MoNb 3층막을 사용한 것이다. 최하층 및 최상층에는 Mo에 Nb를 2.5∼20중량% 첨가한 MoNb 합금막을, 중간층에는 Al에 Nd를 0.8∼5.0중량% 첨가한 AlNd 합금막을 사용하면, 종래 공지의 Al 에천트(etchant)(에칭액)인 인산+초산+아세트산을 포함하는 약액을 사용하여 MoNb/AlNd/MoNb 3층막을 1회의 에칭으로 일괄 에칭하는 것이 가능해지므로 바람직하다. 이 경우에는, 층 사이에 단차가 없고 매끄러운 단면형상으로 3층막을 에칭할 수 있다. 적합한 예로서 본 실시예에서는, 실시예 1 과 마찬가지로 도 3∼4의 공정을 경유한 후, 도 5의 공정에서, 제2 금속박막으로서 Mo에 5중량%의 Nb를 첨가한 MoNb 합금, Al에 2중량%의 Nd를 첨가한 AlNd 합금, 그리고 다시 Mo에 5중량%의 Nb를 첨가한 MoNb 합금을, 공지의 Ar 가스를 사용한 스퍼터링법을 사용하여 순차 50nm, 200nm, 50nm의 두께로 연속 막형성해서 MoNb/AlNd/MoNb 3층막을 형성했다. 그 후, 공지의 인산+초산+아세트산을 포함하는 용액을 이용하여 에칭을 행하고, 소스전극(9), 드레인전극(10), 소스배선(11) 및 소스단자(12)를 형성했다. 이때, 3층막의 에칭 단면은 단차도 없이 매끄러운 형상이 되어 있었다. 이때 중간층은 AlNd 합금에 한정하지 않고, 예를 들면 Al에 0.1∼1중량%의 Cu를 첨가한 AlCu 합금을 사용하는 것도 가능하다.
그 후, 실시예 1과 마찬가지로 도 6∼도 9의 공정을 경유해서 본 발명의 실시예 3에 관한 반사형 액정표시장치를 완성되게 했다. 본 실시예 2의 경우에는, 표 1에 나타내는 바와 같이 실시예 1에 비교하면 소스배선저항을 줄일 수 있으므로, 표시불량에 대한 프로세스 마진을 더욱 향상시키는 것이 가능해진다.
(실시예 4)
상기의 실시예 3에서, 또한 제1 금속박막으로서 AlNd-N/AlNd 2층막 대신에 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금의 200nm 두께의 단층막을 사용한 것이다. 이 경우에는, 표 1에 나타내는 바와 같이 실시예 3에 비교하면 게이트 배선저항은 증대하지만, 단자패드의 ITO막과의 콘택저항은 실시예 3보다도 줄일 수 있으므로, 표시불량에 대한 프로세스 마진을 향상시키는 것이 가능하다.
(실시예 5)
상기의 실시예 3에서, 제1 금속박막으로서 AlNd-N/AlNd 2층막 대신에, Al에 0.8∼5중량%의 Nd를 첨가한 AlNd 합금의 상층에 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb를 적층한 MoNb/AlNd 2층막을 사용한 것이다. 적절한 실시예로서 여기서는, 도 3의 공정에서, 공지의 Ar 가스를 사용한 스퍼터링법으로 Al에 2중량%의 Nd를 첨가한 AlNd 합금을 200nm, 계속해서 Mo에 5중량%의 Nb를 첨가한 MoNb 합금을 50nm의 두께로 연속 막형성하고, MoNb/AlNd 2층막을 형성했다. 그 후, 공지의 Al 에천트인 인산+초산+아세트산을 포함하는 약액을 이용하여 MoNb/AlNd 2층막을 일괄 에칭해서 게이트전극(2), 보조용량전극(3), 게이트배선(4) 및 게이트 단자부(5)를 형성했다. 상기 공지의 인산+초산+아세트산을 포함하는 용액은, 실시예 1의 AlNd-N/AlNd 2층막인 경우와 동일한 용액을 사용하는 것이 가능하다. 그 후, 실시예 1과 마찬가지로 도 4∼9의 공정을 경유해서 본 발명의 실시예 5에 관한 반사형 액정표시장치를 완성되게 했다.
이 경우에는, 표 1에 나타내는 바와 같이 실시예 1에 비교하면 소스배선저항을 줄일 수 있는 동시에, 게이트 단자패드의 ITO막과 게이트 단자와의 콘택저항도 줄일 수 있으므로, 표시불량에 대한 프로세스 마진을 향상시키는 것이 가능해진다.
(실시예 6)
본 발명의 실시예 6에 관한 반투과형 액정표시장치의 제조방법을 도면을 사용하여 설명한다. 도 12는 본 발명의 실시예 6에 관한 반투과형 액정표시장치의 평면도, 도 13은 단면도, 그리고 도 14∼도 20은 공정도를 나타내는 것이다.
우선, 유리기판 등의 투명절연성 기판(1)에 제1 금속박막을 막형성하고, 1 회째의 사진제판공정에서 게이트전극(2), 보조용량전극(3), 게이트배선(4) 및 게이트 단자부(5)를 형성한다(도 14 참조).
본 실시예에서는, 우선 공지의 Ar 가스를 사용한 스퍼터링법으로 Al에 Nd를 0.8∼5중량% 첨가한 AlNd 합금 200nm의 두께로 막형성했다. 스퍼터링 조건은 DC 마그네트론 스퍼터링 방식으로, 막형성 파워밀도 3W/cm2, Ar 가스 유량을 40sccm로 했다. 계속해서 공지의 Ar 가스에 N2 가스를 혼합한 가스를 사용한 반응성 스퍼터링법에 의해 질소(N) 원자를 첨가한 AlNd-N막을 50nm의 두께로 막형성했다. 스퍼터링 조건은, 막형성 파워밀도 3W/cm2, Ar 가스 유량 40sccm, N2 가스 유량 20sccm으로 했다. 이상에 의해, 200nm 두께의 AlNd막과 그 상층에 50nm 두께의 AlNd-N막을 갖는 2층막을 형성했다. 이때, 이 경우의 상층 AlNd-N막의 N 원소 조성은 약 18중량%이었다. 그 후에 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 이 2층막을 일괄 에칭한 후, 레지스트 패턴을 제거하여 상기 2∼5의 패턴을 형성했다.
다음에, 제1 절연막(6), 반도체막(7), 오믹콘택막(8)을 순차 막형성하고, 2 회째의 사진제판공정에서 반도체막(7), 오믹콘택막(8)으로 이루어지는 반도체패턴을 형성한다(도 15 참조).
본 실시예에서는 화학기상 막형성(CVD)법을 사용하여 제1 절연막(6)으로서 SiN 400nm, 반도체막(7)으로서 a-Si 150nm, 오믹콘택막(8)으로서 n+a-Si 30nm를 순차 막형성하고, 불소계 가스를 사용한 드라이에칭법으로 반도체 패턴을 형성했다.
다음에, 제2 금속박막을 막형성하고, 3회째의 사진제판공정에서 소스전극 (9), 드레인전극(10), 소스배선(11) 및 소스단자부(12)를 형성한다(도 16 참조).
본 실시예에서는 제2 금속박막으로서 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금을 스퍼터링법을 사용하여 200nm의 두께로 막형성하고, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 에칭을 행하고, 상기 9∼12의 패턴을 형성했다.
다음에, 제2 절연막(13)을 막형성한 후에, 감광성 유기수지막으로 이루어지는 층간절연막(14)을 도포형성하고, 4회째의 사진제판공정에서 상기 층간절연막의 화소반사부에 요철형상(uneven shape)(15)과 화소투과부의 오목패턴(concave pattern)(16)과, 제2 금속박막으로 이루어지는 드레인전극(10)의 단자 표면까지 관통하는 제1 콘택홀(17)과, 제1 금속박막으로 이루어지는 게이트 단자부(5)의 단자 표면까지 관통하는 콘택홀(18)과, 제2 금속박막으로 이루어지는 소스단자부(12)의 단자 표면까지 관통하는 콘택홀(19)을 형성한다(도 17 참조).
본 실시예에서는 제2 절연막(13)으로서 SiN 100nm를 막형성한 후에, 감광성 유기수지막(14)으로서 JSR제 PC335를 스핀코트법을 사용하여 3.2∼3.9㎛의 막두께로 되도록 도포했다. 그 후 투과부 오목패턴(16), 콘택홀(17, 18, 19)을 갖는 포토마스크를 사용하여 제1 노광을 행하고, 계속해서 반사부 요철패턴(15)의 포토마스크를 사용하여 20∼40%의 노광량으로 제2 노광을 행한 후에 유기알칼리 현상액으로 현상함으로써 반사부 요철패턴(15), 투과부 오목패턴(16) 및 콘택홀(17, 18, 19)을 형성했다.
다음에, 투명도전성막을 막형성하고, 5회째의 사진제판공정에서 투과부의 제1 화소전극(20), 화소전극패턴(20)으로부터 연장되어 콘택홀(17)을 통해 드레인전 극(10)에 접속된 화소 드레인 콘택부(20a), 콘택홀(18)을 통해 게이트 단자부(5)에 접속된 게이트 단자패드(21) 및 콘택홀(19)을 통해 소스단자부(12)에 접속된 소스단자패드(22)를 형성한다(도 18 참조).
본 실시예에서는 투명도전성막으로서 ITO를 스퍼터링법을 사용하여 100nm의 두께로 막형성하고, 염산+초산을 포함하는 용액을 사용하여 에칭을 행했다.
다음에, 제2 화소전극으로서, 고반사특성을 갖는 제3 금속박막을 막형성하고, 6회째의 사진제판공정에서 반사화소전극(35)(23, 24)을 형성한다(도 19, 20 참조).
본 실시예에서는 제2 화소전극의 제3 금속박막으로서 스퍼터링법을 사용하여 Cr 23을 100nm의 두께로 막형성한 후, 그 상층에 계속해서 Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금(24)을 300nm의 두께로 막형성한 후에 또한 Cr 25를 100nm의 두께로 막형성하고, Cr/AlNd/Cr 3층막을 형성했다. 다음에, 6회째의 사진제판공정 을 사용하여 레지스트의 패터닝을 행한 후에, 공지의 초산셀륨암모늄+과염소산을 포함하는 용액을 사용하여 최상층의 Cr 25, 공지의 인산+초산+아세트산을 포함하는 용액을 사용하여 2층째의 AlNd 합금(24), 다시 초산셀륨암모늄+과염소산을 포함하는 용액을 사용하여 최하층의 Cr 23을 순차 에칭한다(도 19 참조).
본 실시예에서, 제3 금속박막의 최하층 Cr 23은, 화소 드레인 콘택홀(17)의 저면에서의 AlNd막(24)의 절단 단선불량의 방지 및 게이트 단자패드(21)와 소스단자패드(22)의 ITO막에 직접 AlNd(24)를 막형성시키지 않기 위한 배리어층 때문에 형성하는 것이다. 혹시 최하층 Cr 23을 형성하지 않고 ITO 표면에 직접 AlNd(24)를 막형성하면, ITO/AlNd 계면에서 AlOx 반응층이 생성되기 때문에, 제3 금속박막을 에칭제거한 후라도 단자패드 ITO 21 및 22의 표면에 데미지가 남아 단자부 저항을 증대시켜 버릴 우려가 있고, 표시불량의 원인이 된다. 또한 최상층 Cr 25는, 사진제판공정의 레지스트 패터닝시의 현상액 중에 Al과 하층의 ITO와의 전지반응에 의한 제1 투과부 투명화소전극(20), 단자패드(21, 22)의 ITO막의 부식발생을 방지하기 위한 배리어층이다.
마지막으로, 제3 금속박막 Cr/AlNd/Cr 3층막의 에칭 후에 또 레지스트 패턴을 제거한 후에, 초산셀륨암모늄+과염소산을 포함하는 용액을 사용하여 최상층의 Cr 25를 전체면 에칭제거해서 AlNd막(24)을 표면에 노출시켜 반사화소 전극패턴 35(23, 24)를 형성했다(도 20 참조).
이상의 공정에 의해 제조된 반투과형 액정표시장치용 TFT 어레이 기판에, 공지의 기술을 사용하여 액정을 배향시키기 위한 배향제어막을 형성하고, 컬러표시를 행하기 위한 컬러필터, 블랙 매트릭스, 대향전극 및 배향제어막을 형성한 대향기판을 공지의 기술을 사용하여 서로 붙이게 하고, 그 TFT 어레이 기판과 대향기판의 사이에 액정을 주입함으로써 본 발명의 실시예 6에 관한 반투과형 액정표시장치를 완성되게 했다.
이렇게 하여, 완성되게 한 반투과형 액정표시장치는, 제1 금속박막으로서, Al에 0.8∼5중량%의 Nd를 첨가한 AlNd 합금을 적용했으므로, 박막 표면에 일반적으로 힐록이라 부르는 돌기형의 요철 표면 거칠함의 발생을 방지할 수 있는 동시에, 표 1에 나타내는 바와 같이 종래의 Cr 박막을 사용한 경우보다도 게이트의 배선저 항을 낮게 억제할 수 있었다. 이 경우, Al에 첨가하는 Nd 조성이 0.8중량% 미만이면 힐록의 억제 효과가 저하하므로 바람직하지 않다. 또한 5중량%을 넘으면 배선저항의 증대 및 웨트에칭시의 배선패턴의 사이드 에칭량이 많아져 배선폭 치수를 정밀도 좋게 관리하는 것이 곤란해지기 때문에 바람직하지 않다. 또한 본 실시예에서는 AlNd막의 상층에 N 원자를 첨가한 AlNd-N막을 형성함으로써, 종래의 AlNd 박막만의 경우에 비교하면 게이트 단자부의 게이트 단자 ITO 패드(21)와 게이트 단자부(5)의 콘택저항값을 낮게 할 수 있는 동시에, 1회의 웨트에칭으로 일괄 에칭할 수 있으므로, 프로세스를 간략화 것이 가능해졌다. 따라서, 종래예의 Cr 배선을 사용한 경우에 비교하면, 배선저항의 증대에 의한 신호지연에 기인하는 표시얼룩에 대한 불량 마진을 상승시킬 수 있고, 높은 표시품질을 갖는 반투과형 액정표시장치를 얻을 수 있었다.
이때, 본 실시예에서 사용한 AlNd-N막의 N 조성은 약 18중량%로 했지만, 이것에 한정하지 않고, N 조성은 5중량%∼25중량%의 범위이면, 본 발명의 효과를 나타내는 것이 가능하다. 또한 질소(N)에 한정하지 않고, 탄소(C), 산소(O)를 첨가한 AlNd-C막 및 AlNd-O막을 사용하는 것도 가능하다.
또한, 제2 금속박막으로서, Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금을 적용했으므로, 표 1에 나타내는 바와 같이 종래의 Cr 박막을 사용한 경우에 비교하면, 소스의 배선저항을 낮게 억제할 수 있는 동시에, 소스단자부의 소스단자 ITO 패드(22)와의 콘택저항값을 낮게 할 수 있으므로, 더욱 표시얼룩의 없는, 고성능의 표시특성을 얻는 것이 가능해졌다. 이때, 제2 금속박막으로서 순Mo박막을 사용해도 되지만, 이 경우, 웨트에칭시에 전술한 Al-Nd 박막과 동일한 에칭액을 사용하고자 하면 순Mo막은 심하게 에칭되어 버리므로, 새롭게 순Mo 전용의 에칭액을 준비 할 필요가 있다. 그러나 본 실시예와 같이, Mo에 2.5∼20중량%의 Nb를 첨가함으로써 에칭속도를 저하시켜 AlNd 박막의 에칭속도에 근접시킴으로써, MoNb 박막을 AlNd막과 동일한 에칭액으로 에칭하는 것이 가능해지므로, 프로세스의 복잡화를 피할 수 있다는 메리트(advantage)가 있다.
또한, 제3 금속박막의 고반사율 금속(24)으로서, Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금을 적용했으므로, 종래의 Al 합금과 비교하고, 최상층 Cr 25의 층형성 및 에칭제거 후의 반사율 R의 저하를 최소한으로 억제할 수 있고, 밝은 표시특성을 갖는 반투과형 액정표시장치를 얻는 것이 가능해졌다. 즉 도 10에 나타내는 바와 같이 종래의 Al-0.2중량% Cu 합금을 사용한 경우에는, 본 실시예와 같이 상층에 Cr을 층형성한 후에 전체면 에칭제거하면, 그 반사율 R은 파장 λ에 따라서는 10% 이상도 저하하는 것에 비해, 도 11에 나타내는 바와 같이 Al에 Nd를 첨가한 Al-1.0중량% Nd 합금을 사용한 경우에는, Cr의 형성, 제거 후에도 거의 반사율 R의 저하는 보여지지 않고 높은 반사율 R을 유지하고 있는 것을 안다. 이때 여기에서는 최상층에 Cr막을 사용했지만, Cr막 대신에, 레지스트 현상액 중에 ITO와의 전지반응을 억제할 수 있고, 또한 Al-Nd막과의 선택에칭이 가능한 금속, 예를 들면 Ta, W, Ti 등을 사용할 수 있다.
이때, 본 발명의 실시예에 관한 반투과형 액정표시장치는, 상기 실시예 6 외에, 전술한 반사형 액정표시장치에서의 실시예 2∼5와 마찬가지로, 제1 및 제2 금 속박막의 구성을 목적에 따라 변경하는 것이 가능하고, 그 경우는 표 1에 나타내는 것과 동일하게 효과를 나타내는 것이 가능하다.
그런데, 상기 실시예 1 내지 6에서는, 반사화소전극의 형성 프로세스로서 도 8 혹은 도 19의 공정에 나타내는 바와 같이 Cr/AlNd/Cr의 3층막을 막형성하고, 에칭에서 반사화소패턴(23, 24, 25)을 형성한 후에, 최상층의 Cr막 25를 전체면 에칭제거해서 중간층의 AlNd막을 표면에 노출시켜 반사화소전극 23, 24를 형성했지만, 최하층막(23)에 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금을 사용하고, 그 상층에 반사막(24)으로서 Al 합금막을 형성한 Al/MoNb 2층막으로 해도 된다. 이 경우, 최하층의 MoNb막(23)은 실시예 1∼6의 Cr막(23)과 마찬가지로, 화소 드레인 콘택홀(drain contact hole)(17)의 저면에서의 Al막(24)의 절단 단선불량의 방지 및 게이트 단자패드(21)와 소스단자패드(22)의 ITO막에 직접 Al막(24)을 막형성시키지 않기 위해 배리어층 때문에 형성하는 것이다. 혹시 최하층 MoNb막(23)을 형성하지 않고 ITO 표면에 직접 Al막(24)을 막형성한다고 하면, ITO/AlNd 계면에서 AlOx 반응층이 생성되기 때문에, 제3 금속박막을 에칭제거한 후라도 단자패드 IT0 21 및 22의 표면에 데미지가 남아 단자부 저항을 증대시켜버릴 우려가 있어, 표시불량의 원인이 된다.
또한 실시예 1∼6에서, 제3 금속박막 Cr/AlNd/Cr 3층막의 최상층 Cr은, 사진제판공정의 레지스트 패터닝시의 현상액 중에 Al과 하층의 ITO와의 전지반응에 의한 단자패드 21, 22의 부식 발생을 방지하기 위한 배리어층이었지만, 최하층에 MoNb를 사용한 경우에는, Al막의 상층에 Cr막 25를 형성하지 않아도 사진제판공정 의 레지스트 현상액 중에서의 Al과 하층 ITO와의 전지반응에 의한 단자패드 21, 22의 부식 발생을 방지 할 수 있다. 따라서, 반사전극 패터닝 후의 도 9 혹은 도 20에서의 최상층 Cr막 25의 전체면 에칭제거 프로세스를 생략할 수 있는 동시에, Al/MoNb 2층막을 공지의 인산+초산+아세트산을 포함하는 약액을 사용하여 일괄 에칭할 수 있으므로, 반사화소 전극형성 프로세스를 대폭 간략화할 수 있으므로 바람직하다.
적합한 실시예로서 여기서는, 도 8 혹은 도 19의 공정에서, 반사전극이 되는 제3 금속박막으로서, 공지의 Ar 가스를 사용한 스퍼터링법으로 Mo에 2.5∼20중량%의 Nb를 첨가한 MoNb 합금막(23)을 100nm, 계속해서 Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금(24)을 300nmnm의 두께로 연속 막형성하고, AlNd/MoNb 2층막을 형성했다. 그 후에 공지의 Al 에천트인 인산+초산+아세트산을 포함하는 약액을 사용하여 일괄 에칭해서 반사화소전극 23, 24를 형성했다. 상기 공지의 인산+초산+아세트산을 포함하는 용액은, 실시예 1의 AlNd-N/AlNd 2층막의 경우와 동일한 용액을 사용하는 것이 가능하다. 그 후 레지스트 패턴을 제거해서 실시예 1∼5에 관한 반사형 액정표시장치 및 실시예 6에 관한 반투과형 액정표시장치를 완성되게 했다.
이때, Al막(24)의 상층에 Cr을 형성해서 제거하는 프로세스가 생략되므로, 이것에 의한 Al막의 반사특성의 열화를 고려할 필요가 없어지기 때문에, Al막(24)으로서는, AlNd 합금에 한정하지 않고, 순Al 혹은, Al에 0.1∼1중량%의 Cu를 첨가한 AlCu 합금 등을 사용하는 것도 가능하다.
도 21∼도 23은, 반사화소 전극재료의 예로서, 순Al, Al-0.2중량% Cu, Al-1 중량% Nd막 상에 액정배향용의 배향제어막을 형성했을 때의 반사율 R의 변화특성을 각각 나타내는 것이다. 여기서, 측정파장을 변경했을 때의 각 재질의 막의 반사율(대 백지판)을 표 2에 나타낸다. 측정장치는, 히타치 제작소(주)제 분광광도계 U-3000(상품번호)을 사용했다.
Figure 112004046470807-pat00002
배향제어막은 폴리이미드막을 스핀코트법에 의해 100nm의 막두께로 도포하여 건조시켜 형성했다. Al막 상에 배향제어막을 형성하면 전체적으로로 반사율 R은 저 하하지만, Al-0.2중량% Cu 합금막(도 22 참조), Al-1중량% Nd 합금막(도 23 참조)의 경우에는, 순Al막(도 21 참조)에 비교하면, 반사율 R의 저하율이 작고, 높은 반사율 R을 유지할 수 있는 것을 안다. 특히 순Al막인 경우에는, 파장 λ 450nm 이하의 단파장측에서의 반사율 R의 저하율이 크기 때문에, 전체로서 색도가 황색 또는 적색을 띠도록 변화되어 버릴 가능성이 있다. 따라서, Al막(24)으로서는, Al에 0.5∼3중량%의 Nd를 첨가한 AlNd 합금막, 또는 Al에 0.1∼1중량%의 Cu를 첨가한 AlCu 합금막을 사용하는 것이 보다 바람직하다.
이렇게 하여 완성되게 한 반사형 액정표시장치 및 반투과형 액정표시장치는, 반사전극을 AlNd/MoNb의 2층구조로 했는데도 상관없이, 레지스트 현상액 중에서의 전지반응에 의한 단자패드 ITO막 21, 22의 부식은 전혀 인정받을 수 없었다. 이때, 본 발명자들이 여러가지의 검토를 행한 결과, 이 AlNd/MoNb 2층구조에서의 Al-ITO 전지반응 억제효과는 이하와 같이 설명할 수 있는 것을 발견했다.
즉, MoNb 합금은 수소발포하기 쉬운(수소발포전위가 낮은) 금속이고, 기판 주변부나 핀홀 등을 통해 MoNb 합금의 일부가 현상액과 접액한 만큼으로 수소발포 반응 2H++2e-→H2가 발생하고, 기판 전체의 산화환원전위를 귀로 하는 효과가 강하며, ITO의 환원 부식을 경감 또는 방지하는 효과가 크기 때문인 것이 명확하게 되었다. 표 3에, 일반적인 현상액(2.38중량%의 TMAH 수용액) 중에서의, AlNd, Cr, Mo-5% Nb의 산화환원전위를 나타낸다.
Figure 112004046470807-pat00003
각 금속을 단체로 현상액에 침지했을 때의 산화환원전위는 Al:-1900mV(vsAg/AgCl:이하 동일), Cr:-100mV、 Mo:-580mV와 Mo보다 Cr인 쪽이 전위가 귀인 것을 안다. 또한 ITO가 현상액 중에 부식이 시작되는 전위는 약 -1000mV 이하이기 때문에, ITO 패턴 상에 Al을 막형성해서 현상액에 침지하면, 핀홀(pinhole) 등을 통해 ITO가 현상액에 접액하면 심하게 부식되는 것을 예상할 수 있다. 다음에, AlNd와 Cr 또는 MoNb를 면적비 1:1로 현상액에 동시에 침지했을 때의 산화환원전위를 비교한다. AlNd와 Cr에서는, -1740mV이었던 것에 비해, AlNd와 MoNb를 동시에 현상액에 침지한 경우, -1430mV와 Cr의 경우보다 중하다. 또한 MoNb의 표면으로부터는 Cr로 보여지지 않는 발포가 관찰되어 AlNd는 약 2분으로 완전하게 용해했다. 단체로는, Cr보다도 산화환원전위가 비인 MoNb 쪽이 AlNd의 전위를 귀로 하는 힘이 강한 것은, 수소발포에 의한 2H++2e-→H2의 반응에 의해 기판 중의 전자가 소비되었기 때문이라 생각된다. 이 메커니즘의 개념을 도 24∼25에 나타냈다. 도 24 에 나타내는 바와 같이, Al층(26)의 하층으로서 Cr막(27)을 사용한 경우, Al 26의 용해(Al→Al3+3e-)로 발생한 전자(30)가 ITO 28(특히 핀홀 31 부근)의 환원에 사용되기 쉽다. 한편, 도 25에 나타내는 바와 같이, Al층 26의 하층으로서 Mo막(29)을 사용한 경우, Al 26의 용해(Al→Al3+3e-)로 발생한 전자 30이 수소이온 32의 환원(2H+2e-→H2)에 사용되기 때문에, IT0 28의 환원이 일어나기 어렵다. 또한 MoNb 상에 AlNd를 연속 막형성한 적층기판을 현상액에 침지했을 때의 산화환원전위를 측정했지만 -300mV와 ITO가 부식되지 않는 레벨까지 귀인 것을 확인했다. 상기한 결과로부터 MoNb를 하층으로 한 Al 합금막은 전지반응 방지용의 상층막이 없어도 현상시의 Al과 ITO의 전지반응에 의한 ITO 환원부식이 발생하지 않는 것으로 설명할 수 있다.
그런데, 상기 실시예 1∼6에서는, 단자패드 21, 22 혹은 반투과형의 투과 화소부의 화소전극(20)에 사용하는 투명도전성막으로서 ITO(산화인듐(indium)+산화주석(tin oxide))막을 사용하고, 염산+아세트산을 포함하는 용액으로 에칭가공을 행하고 있지만, 이 경우, 층간절연막 6, 13 및 14에 결함 등이 존재하면, 염산+초산을 포함하는 약액이 스며들고, AlNd 합금이나 MoNb 합금으로 이루어지는 하층의 제1 및 제2 금속박막을 부식하게 하고, 배선이나 전극에 단선불량을 생겨 버리는 경우가 있다. 이러한 경우에는 투명도전성막을 비정질상태로 막형성하는 것이 바람직하다. 비정질상태의 투명도전성막은 화학적으로 불안정하기 때문에, 예를 들면 수 산계와 같은 약산으로 에칭 가공하는 것이 가능하므로, 약액의 스며듬에 의한 하층 AlNd막이나 MoNb막의 단선부식을 방지할 수 있으므로 바람직하다. 한편, 비정질상태의 투명도전성막인 상태로는, 다음 반사화소 전극형성공정에서 제3 금속박막Cr/AlNd/Cr, 또는 AlCu/MoNb, AlNd/MoNb 적층막의 에칭시에, 비정질 투명도전성막으로 이루어지는 단자패드(21, 22) 및 투과부 화소전극(20)이 부식되어 버린다. 따라서, 비정질상태로 단자패드(21, 22) 및 투과화소전극(20)을 수산계 에칭 가공한 후의 투명도전성막은 화학적으로 안정한 결정화상태로 해 놓을 필요가 있다.
이러한 투명도전성막의 적합한 예로서는, ITO(산화인듐+산화주석)에 산화아연(ZnO)을 첨가한 3원계 투명도전성막, 혹은 종래공지의 ITO 타깃을 사용하고, 스퍼터링 가스로서 Ar 가스와 O2 가스에 H2O 가스를 첨가한 혼합가스 중에 막형성함으로써 비정질화시킨 ITO막 등을 사용할 수 있다. 이들 실시예에 의한 비정질 투명도전성막은, 약 170℃∼230℃ 정도의 가열처리에 의해 화학적으로 안정한 결정화상태로 하는 것이 가능하다. 따라서, 도 7 또는 도 18의 공정 후에 200℃ 전후의 아닐(anneal)처리를 행하거나, 혹은 도 8 또는 도 19의 제3 금속박막을 스퍼터링 막형성할 때의 기판가열 프로세스를 이용해서 투명도전성막 20, 21, 22를 화학적으로 안정한 결정질 상태로 하는 것이 가능하다.
본 발명에 의하면, 게이트 배선저항이나 소스배선저항을 줄이고, 또한 단자패드 ITO막, 화소 ITO막과 게이트배선, 소스배선, 드레인전극과의 콘택저항을 줄일 수 있고, 게다가 프로세스 데미지(process damage)가 적고 높은 반사특성을 갖는 화소반사막을 형성 할 수 있으므로, 점결함 불량이나 표시얼룩(irregularity) 등의 표시불량이 발생하지 않고, 밝고 고품위의 표시특성을 갖는 반사형 및 반투과형 액정표시장치를 생산 효율적으로 제조하는 것이 가능해진다.

Claims (10)

  1. 투명성 절연기판 상에, 제1 금속박막을 막형성하고, 제1 포토리소그래피를 사용하여, 게이트배선 및 게이트전극을 형성하는 제1 공정과,
    게이트 절연막, 반도체 능동막 및 오믹콘택막을 순차 막형성하고, 제2 포토리소그래피를 사용하여, 반도체층을 형성하는 제2 공정과,
    제2 금속박막을 막형성하고, 제3 포토리소그래피를 사용하여, 소스배선, 소스전극, 드레인전극 및 박막트랜지스터의 채널부를 형성하는 제3 공정과,
    층간절연막을 형성하고, 제4 포토리소그래피를 사용하여, 화소전극부의 표면에 요철형상과, 게이트배선 단자부, 소스배선 단자부 및 드레인전극에 도달하는 콘택홀을 각각 형성하는 제4 공정과,
    제3 금속박막을 막형성하고, 제5 포토리소그래피를 사용하여, 화소전극을 형성하는 제5 공정을 적어도 포함하며,
    상기 제1 금속박막을, AlNd막과, 그 AlNd막의 상층에 형성된, 질소(N) 또는, 탄소(C), 또는 산소(O) 중 적어도 하나의 원소를 첨가한 AlNd막으로 이루어지는 2층막으로 하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 금속박막을 Mo에 Nb를 첨가한 합금으로 하는 반사형 액정표시장치 의 제조방법.
  3. 제 1 항에 있어서,
    상기 제2 금속박막을 MoNb 또는 MoNb/AlNd/MoNb의 3층막으로 하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 제3 금속박막을, Cr/AlNd/Cr의 3층막을 막형성하고, 패터닝 후, 상층 Cr을 제거하여, 형성하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 제3 금속박막을 AlCu/MoNb 또는 AlNd/MoNb의 2층막으로 하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.
  6. 투명성 절연기판 상에, 제1 금속박막을 막형성하고, 제1 포토리소그래피를 사용하여, 게이트배선, 게이트전극을 형성하는 제1 공정과,
    게이트 절연막, 반도체 능동막 및 오믹콘택막을 순차 막형성하고, 제2 포토리소그래피를 사용하여, 반도체층을 형성하는 제2 공정과,
    제2 금속박막을 막형성하고, 제3 포토리소그래피를 사용하여, 소스배선, 소스전극, 드레인전극 및 박막트랜지스터의 채널부를 형성하는 제3 공정과,
    층간절연막을 형성하고, 제4 포토리소그래피를 사용하여, 화소반사전극부의 표면에 요철형상과, 화소투과 전극부의 개구부와, 게이트배선 단자부, 소스배선 단자부 및 드레인전극에 도달하는, 콘택홀을 형성하는 제4 공정과,
    투명도전막을 막형성하고, 제5 포토리소그래피를 사용하여, 투과부 화소전극 및 단자부 패드를 형성하는 제5 공정과,
    제3 금속박막을 막형성하고, 제6 포토리소그래피를 사용하여, 반사부 화소전극을 형성하는 제6 공정을 적어도 포함하며,
    상기 제1 금속박막을, AlNd막과, 그 AlNd막의 상층에 형성된, 질소(N) 또는, 탄소(C) 또는, 산소(O) 중 적어도 하나의 원소를 첨가한 AlNd막으로 이루어지는 2층막으로 하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1 금속박막을, Mo에 Nb를 첨가한 합금으로 하는 반투과형 액정표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 제2 금속박막을, MoNb 또는, MoNb/AlNd/MoNb의 3층막으로 하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 제3 금속박막을, Cr/AlNd/Cr의 3층막을 막형성하고, 패터닝 후, 상층 Cr을 제거하고, 형성하는 반투과형 액정표시장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 제3 금속박막을, AlCu/MoNb 또는, AlNd/MoNb의 2층막으로 하는 것을 특징으로 하는 반투과형 액정표시장치의 제조방법.
KR1020040081757A 2003-10-16 2004-10-13 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법 Expired - Fee Related KR100596044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00356729 2003-10-16
JP2003356729A JP2005121908A (ja) 2003-10-16 2003-10-16 反射型液晶表示装置および半透過型液晶表示装置ならびにこれらの製法

Publications (2)

Publication Number Publication Date
KR20050036758A KR20050036758A (ko) 2005-04-20
KR100596044B1 true KR100596044B1 (ko) 2006-07-05

Family

ID=34613880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081757A Expired - Fee Related KR100596044B1 (ko) 2003-10-16 2004-10-13 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법

Country Status (4)

Country Link
JP (1) JP2005121908A (ko)
KR (1) KR100596044B1 (ko)
CN (1) CN100421014C (ko)
TW (1) TWI285757B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
CN100525563C (zh) * 2005-08-12 2009-08-05 中华映管股份有限公司 有机电致发光元件及其制造方法
JP4663485B2 (ja) 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
CN100371817C (zh) * 2005-11-29 2008-02-27 友达光电股份有限公司 半穿透半反射式像素结构及其制造方法
TWI633365B (zh) 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
WO2008093467A1 (ja) * 2007-01-31 2008-08-07 Sharp Kabushiki Kaisha 液晶表示装置
JP5102535B2 (ja) 2007-05-11 2012-12-19 三菱電機株式会社 表示装置と表示装置の製造方法
KR102281850B1 (ko) 2015-02-25 2021-07-26 삼성디스플레이 주식회사 터치 센서, 그 제조 방법 및 이를 포함하는 표시 장치
CN104752444A (zh) * 2015-04-24 2015-07-01 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示面板和显示装置
US11294270B2 (en) * 2017-07-05 2022-04-05 Toppan Printing Co., Ltd. Reflective photomask blank and reflective photomask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP4993830B2 (ja) * 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
JP3859119B2 (ja) * 2000-12-22 2006-12-20 日立金属株式会社 電子部品用薄膜配線
CN1185685C (zh) * 2001-09-20 2005-01-19 元太科技工业股份有限公司 薄膜晶体管液晶显示器及其制造方法

Also Published As

Publication number Publication date
TW200525209A (en) 2005-08-01
CN1609689A (zh) 2005-04-27
CN100421014C (zh) 2008-09-24
KR20050036758A (ko) 2005-04-20
JP2005121908A (ja) 2005-05-12
TWI285757B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
US6723281B1 (en) Metal material for electronic parts, electronic parts, electronic apparatuses, and method of processing metal materials
US7470571B2 (en) Thin film transistor array substrate and method of producing the same
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
US7977128B2 (en) Etchant for etching double-layered copper structure and method of forming array substrate having double-layered copper structures
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
CN1821872B (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
US20180286890A1 (en) Display device
US20080166838A1 (en) Manufacturing methods of metal wire, electrode and tft array substrate
KR19990067926A (ko) 투과형 또는 반사형의 다층도전막을 갖는 전극판 및 이 전극판의 제조방법
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
KR100832511B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법과, 반투과형액정 표시장치
US20070096098A1 (en) Conductive structure, manufacturing method for conductive structure, element substrate, and manufacturing method for element substrate
KR100596044B1 (ko) 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법
US7733446B2 (en) Semitransmissive liquid crystal display device and manufacturing method thereof
US20060261335A1 (en) Liquid crystal display device
JPH11282383A (ja) 電極基板およびその製造方法
TWI669559B (zh) 金屬結構及其製作方法與應用之顯示面板
JP3447535B2 (ja) 薄膜トランジスタおよびその製造方法
JP4782803B2 (ja) 反射型液晶表示装置および半透過型液晶表示装置
JPH1144887A (ja) 表示装置用反射電極基板
JP5330108B2 (ja) 電子デバイス及びその製造方法、並びに電子機器
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JP2005266475A (ja) 半透過型液晶表示装置
JP2006215279A (ja) 表示デバイス及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041013

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060331

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090623

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100625

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120611

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140603

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150529

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160527

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180530

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210407