[go: up one dir, main page]

KR100593151B1 - Nitride semiconductor light emitting device and manufacturing method - Google Patents

Nitride semiconductor light emitting device and manufacturing method Download PDF

Info

Publication number
KR100593151B1
KR100593151B1 KR1020040047959A KR20040047959A KR100593151B1 KR 100593151 B1 KR100593151 B1 KR 100593151B1 KR 1020040047959 A KR1020040047959 A KR 1020040047959A KR 20040047959 A KR20040047959 A KR 20040047959A KR 100593151 B1 KR100593151 B1 KR 100593151B1
Authority
KR
South Korea
Prior art keywords
layer
emitting device
light emitting
nitride semiconductor
semiconductor light
Prior art date
Application number
KR1020040047959A
Other languages
Korean (ko)
Other versions
KR20050122593A (en
Inventor
이석헌
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040047959A priority Critical patent/KR100593151B1/en
Publication of KR20050122593A publication Critical patent/KR20050122593A/en
Application granted granted Critical
Publication of KR100593151B1 publication Critical patent/KR100593151B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/032Manufacture or treatment of electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0363Manufacture or treatment of packages of optical field-shaping means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/811Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/815Bodies having stress relaxation structures, e.g. buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/833Transparent materials

Landscapes

  • Led Devices (AREA)

Abstract

본 발명에 따른 질화물 반도체 발광소자는, 기판; 기판 위에 형성된 버퍼층; 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; In-doped GaN층 위에 형성된 제 1 전극층; 제 1 전극층 위에 형성된 InxGa1-xN층; InxGa1-xN층 위에 형성된, 빛을 방출하는 활성층; 활성층 위에 형성된 제 1 p-GaN층; 제 1 p-GaN층 위에 형성된 제 2 전극층; 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 p-GaN층; 제 2 p-GaN층 상에 형성된 제 3 전극층; 을 포함한다.A nitride semiconductor light emitting device according to the present invention, a substrate; A buffer layer formed on the substrate; An In-doped GaN layer doped with indium formed on the buffer layer; A first electrode layer formed on the in-doped GaN layer; An In x Ga 1-x N layer formed on the first electrode layer; An active layer emitting light, formed on the In x Ga 1-x N layer; A first p-GaN layer formed over the active layer; A second electrode layer formed on the first p-GaN layer; A second p-GaN layer formed to partially protrude on the second electrode layer; A third electrode layer formed on the second p-GaN layer; It includes.

여기서 제 2, 3 전극층은, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층, InGaN/InGaN 초격자 구조(super lattice structure)층 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)층으로 형성된다.Herein, the second and third electrode layers may include an n-In x Ga 1-x N layer having a super grading structure in which indium content is sequentially changed, an InGaN / InGaN super lattice structure layer, or an InGaN / AlInGaN super layer. It is formed of a super lattice structure layer.

또한, 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극이 더 구비되며, 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되고, ITO, ZnO, IrOx, RuOx, NiO 또는 Ni 금속을 포함하는 Au 합금층에서 선택된다.In addition, the second and third electrode layer is further provided with a transparent electrode to which a bias voltage is applied, the transparent electrode is formed of a transmissive metal oxide or a transmissive resistive metal, Au containing ITO, ZnO, IrOx, RuOx, NiO or Ni metal Selected from the alloy layer.

Description

질화물 반도체 발광소자 및 그 제조방법{Nitride semiconductor LED and fabrication method thereof}Nitride semiconductor LED and fabrication method

도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면.1 is a schematic view showing a laminated structure of a first embodiment of a nitride semiconductor light emitting device according to the present invention;

도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적층구조를 개략적으로 나타낸 도면.2 is a schematic view showing a laminated structure of a second embodiment of a nitride semiconductor light emitting device according to the present invention;

도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면.3 is a schematic view showing a laminated structure of a third embodiment of a nitride semiconductor light emitting device according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 21, 31... 질화물 반도체 발광소자1, 21, 31 ... nitride semiconductor light emitting device

2... 기판 4... 버퍼층2 ... substrate 4 ... buffer layer

6... In-doped GaN층 8... Si-In co-doped GaN층6 ... In-doped GaN layer 8 ... Si-In co-doped GaN layer

10... InxGa1-xN층 12... 활성층10 ... In x Ga 1-x N layer 12 ... Active layer

14... 제 1 p-GaN층 14 ... the first p-GaN layer

16... 제 1 수퍼 그레이딩 n-InxGa1-xN층16 ... First Super Grading n-In x Ga 1-x N Layer

18... 제 2 p-GaN층 20... 제 2 n-InxGa1-xN층18 ... second p-GaN layer 20 ... second n-In x Ga 1-x N layer

26... 제 1 InGaN/AlInGaN 초격자층 26 ... First InGaN / AlInGaN Superlattice Layer

30... 제 2 InGaN/AlInGaN 초격자층30 ... Second InGaN / AlInGaN Superlattice Layer

33... 제 1 SiNx 클러스터층 35... 제 2 SiNx 클러스터층 33 ... first SiN x cluster layer 35 ... second SiN x cluster layer

37, 43... InxGa1-xN 우물층 39, 45, 49... SiNx 클러스터층 37, 43 ... In x Ga 1-x N well layer 39, 45, 49 ... SiN x cluster layer

41, 47... InxGa1-xN 장벽층41, 47 ... In x Ga 1-x N barrier layer

본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device and a method of manufacturing the same.

일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.Generally, GaN-based nitride semiconductors are applied to optical devices of blue / green LEDs and electronic devices, such as high-speed switching and high-output devices, such as MESFETs and HEMTs. In particular, blue / green LED devices have already been mass-produced and global sales are increasing exponentially.

이와 같은 GaN계 질화물 반도체 발광소자는 주로 사파이어 기판 또는 SiC 기판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 AlyGa1-yN의 다결정 박막을 버퍼층(buffer layer)을 성장시킨다. 이후 고온에서 상기 버퍼층 위에 도핑되지 않은 GaN층, 실리콘(Si)이 도핑된 n-GaN 층 또는 상기 구조의 혼합된 구조로 성장시켜 n-GaN층을 형성한다. 또한, 상부에 마그네슘(Mg)이 도핑된 p-GaN 층을 형성하여 질화물 반도체 발광소자가 제조된다. 그리고, 발광층( 다중양자우물구조 활성층)은 상기 n-GaN층과 p-GaN층 사이에 샌드위치 구조로 형성된다.Such a GaN-based nitride semiconductor light emitting device is mainly grown on a sapphire substrate or a SiC substrate. In addition, a buffer layer is grown on a sapphire substrate or a SiC substrate at a low temperature growth temperature to form a polycrystalline thin film of Al y Ga 1-y N. Thereafter, an undoped GaN layer, a silicon-si doped n-GaN layer, or a mixed structure of the above structure is grown at a high temperature to form an n-GaN layer. In addition, a nitride semiconductor light emitting device is manufactured by forming a p-GaN layer doped with magnesium (Mg) thereon. The light emitting layer (multi-quantum well structure active layer) is formed in a sandwich structure between the n-GaN layer and the p-GaN layer.

p-GaN층은 결정성장 중에 Mg 원자를 도핑하여 형성하는데, 결정성장 중에 도핑원으로 주입된 Mg 원자가 Ga 위치로 치환되어 p-GaN층으로 작용하여야 하는데, 캐리어 가스 및 소스에서 분해된 수소가스와 결합하여 GaN 결정층에서 Mg-H 복합체를 형성하여 10㏁ 정도의 고저항체가 된다. The p-GaN layer is formed by doping Mg atoms during crystal growth. Mg atoms injected into the doping source during crystal growth should be replaced with Ga positions to act as p-GaN layers. By combining, Mg-H composites are formed in the GaN crystal layer to form a high resistance of about 10 ㏁.

따라서, pn 접합 발광소자를 형성한 후, Mg-H 복합체를 끊어서 Mg 원자를 Ga 자리로 치환시키기 위한 후속의 활성화 공정이 요구된다. 그러나 상기 발광소자는 활성화 공정에서 발광에 기여하는 캐리어로 작용하는 양은 1017/㎤ 정도로, 1019/㎤ 이상의 Mg 원자 농도(atomic concentration) 보다 매우 낮아서 저항성 접촉 형성이 어려운 단점이 있다. Therefore, after forming the pn junction light emitting device, a subsequent activation process for breaking the Mg-H complex to replace Mg atoms with Ga sites is required. However, the light emitting device has a disadvantage in that an amount of acting as a carrier contributing to luminescence in the activation process is about 10 17 / cm 3, which is much lower than the Mg atomic concentration of 10 19 / cm 3 or more, so that it is difficult to form a resistive contact.

이를 개선하기 위하여 매우 얇은 투과성 저항성 금속물질을 사용하여 접촉 저항을 낮추어 전류 주입 효율을 증가시키는 방안이 이용되고 있다. 그런데, 접촉저항을 감소시키기 위해서 사용된 얇은 투과성 저항성 금속은 일반적으로 광투과도가 75~80% 정도이며, 그 외에는 손실로 작용한다. 또한, 내부양자효율을 증가시키기 위해 발광소자의 설계 및 발광층과 p-GaN층의 결정성을 향상시키지 않고 질화물 반도체의 결정성장 자체에서 광출력을 향상시키는 것은 한계가 있다.To improve this problem, a method of increasing current injection efficiency by lowering contact resistance by using a very thin transparent resistive metal material has been used. By the way, the thin transparent resistive metal used to reduce the contact resistance generally has a light transmittance of about 75 to 80%, otherwise serves as a loss. In addition, in order to increase the internal quantum efficiency, there is a limit to improving the light output in the crystal growth of the nitride semiconductor itself without improving the design of the light emitting device and the crystallinity of the light emitting layer and the p-GaN layer.

그리고, 위와 같은 구조의 발광소자는 n-GaN층과 p-GaN층에 바이어스 전압 인가시, 전자와 홀이 각각 n형과 p형 질화물 반도체층에 주입되어 발광층에서 재결 합하여 빛을 방출하게 되는데, 이때 발광소자 표면 위에 방출되는 빛은 공기와의 굴절률 차에 의해서 p-GaN층과 접촉층의 계면에서 일부가 내부로 다시 역반사되어 광출력을 감소시키게 되는 문제점이 있다.In the light emitting device having the above structure, when a bias voltage is applied to the n-GaN layer and the p-GaN layer, electrons and holes are injected into the n-type and p-type nitride semiconductor layers, respectively, and recombine in the light-emitting layer to emit light. In this case, the light emitted on the surface of the light emitting device has a problem in that a part of the light is reflected back to the inside of the interface between the p-GaN layer and the contact layer due to the difference in refractive index with air to reduce the light output.

본 발명은 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공함에 목적이 있다.An object of the present invention is to provide a nitride semiconductor light emitting device capable of improving the crystallinity of the active layer constituting the nitride semiconductor light emitting device and improving the light output and reliability thereof, and a method of manufacturing the same.

상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자는, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; 상기 In-doped GaN층 위에 형성된 제 1 전극층; 상기 제 1 전극층 위에 형성된 InxGa1-xN층; 상기 InxGa1-xN층 위에 형성된, 빛을 방출하는 활성층; 상기 활성층 위에 형성된 제 1 p-GaN층; 상기 제 1 p-GaN층 위에 형성된 제 2 전극층; 상기 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 p-GaN층; 상기 제 2 p-GaN층 상에 형성된 제 3 전극층; 을 포함하는 점에 그 특징이 있다.In order to achieve the above object, a nitride semiconductor light emitting device according to the present invention, a substrate; A buffer layer formed on the substrate; An In-doped GaN layer doped with indium formed on the buffer layer; A first electrode layer formed on the In-doped GaN layer; An In x Ga 1-x N layer formed on the first electrode layer; An active layer emitting light, formed on the In x Ga 1-x N layer; A first p-GaN layer formed on the active layer; A second electrode layer formed on the first p-GaN layer; A second p-GaN layer formed to partially protrude on the second electrode layer; A third electrode layer formed on the second p-GaN layer; Its features are to include.

여기서 상기 제 2, 3 전극층은, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층, InGaN/InGaN 초격자 구조(super lattice structure)층 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)층으로 형성된 점에 그 특징이 있다.The second and third electrode layers may include an n-In x Ga 1-x N layer having a super grading structure of which indium content is sequentially changed, an InGaN / InGaN super lattice structure layer, or InGaN / AlInGaN. It is characterized by the fact that it is formed of a layer of super lattice structure.

또한, 상기 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극이 더 구비되며, 상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되고, ITO, ZnO, IrOx, RuOx, NiO 또는 Ni 금속을 포함하는 Au 합금층에서 선택되는 점에 그 특징이 있다.In addition, a transparent electrode to which a bias voltage is applied to the second and third electrode layers is further provided, and the transparent electrode is formed of a transparent metal oxide or a transparent resistive metal, and includes ITO, ZnO, IrOx, RuOx, NiO, or Ni metal. The characteristic is that it is selected from the Au alloy layer.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자의 다른 실시 예는, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; 상기 In-doped GaN층 위에 형성된 제 1 전극층; 상기 제 1 전극층 위에 형성된 제 1 InxGa1-xN층; 상기 제 1 InxGa 1-xN층 위에 형성된, 빛을 방출하는 활성층; 상기 활성층 위에 형성된 p-GaN층; 상기 p-GaN층 위에 형성된, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 제 2 n-InxGa1-xN층; 을 포함하는 점에 그 특징이 있다.In addition, another embodiment of the nitride semiconductor light emitting device according to the present invention to achieve the above object, a substrate; A buffer layer formed on the substrate; An In-doped GaN layer doped with indium formed on the buffer layer; A first electrode layer formed on the In-doped GaN layer; A first In x Ga 1-x N layer formed on the first electrode layer; An active layer emitting light, formed on the first In x Ga 1-x N layer; A p-GaN layer formed on the active layer; A second n-In x Ga 1-x N layer formed on the p-GaN layer and having a super grading structure with sequentially changed indium content; Its features are to include.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자의 또 다른 실시 예는, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; 상기 In-doped GaN층 위에 형성된 제 1 전극층; 상기 제 1 전극층 위에 형성된 InxGa1-xN층; 상기 InxGa1-x N층 위에 형성된, 빛을 방출하는 활성층; 상기 활성층 위에 형성된 p-GaN층; 상기 p-GaN층 위에 형성된, InGaN/AlInGaN 초격자 구조(super lattice structure)층; 을 포함하는 점에 그 특징이 있다.In addition, another embodiment of the nitride semiconductor light emitting device according to the present invention in order to achieve the above object, a substrate; A buffer layer formed on the substrate; An In-doped GaN layer doped with indium formed on the buffer layer; A first electrode layer formed on the In-doped GaN layer; An In x Ga 1-x N layer formed on the first electrode layer; An active layer emitting light, formed on the In x Ga 1-x N layer; A p-GaN layer formed on the active layer; An InGaN / AlInGaN super lattice structure layer formed on the p-GaN layer; Its features are to include.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소 자 제조방법은, 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계; 상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계; 상기 제 1 전극층 위에 제 1 InxGa1-xN층을 형성하는 단계; 상기 제 1 InxGa1-xN층 위에, 빛을 방출하는 활성층을 형성하는 단계; 상기 활성층 위에 제 1 p-GaN층을 형성하는 단계; 상기 제 1 p-GaN층 위에 제 2 전극층을 형성하는 단계; 상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.In addition, the nitride semiconductor light emitting device manufacturing method according to the present invention to achieve the above object, forming a buffer layer on a substrate; Forming an In-doped GaN layer doped with indium on the buffer layer; Forming a first electrode layer on the in-doped GaN layer; Forming a first In x Ga 1-x N layer on the first electrode layer; Forming an active layer emitting light on the first In x Ga 1-x N layer; Forming a first p-GaN layer on the active layer; Forming a second electrode layer on the first p-GaN layer; Forming a second p-GaN layer and a third electrode layer partially protruding on the second electrode layer; Its features are to include.

이와 같은 본 발명에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.According to the present invention as described above, there is an advantage that the crystallinity of the active layer constituting the nitride semiconductor light emitting device can be improved, and the light output and reliability can be improved.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면이다.1 is a view schematically showing a stacked structure of a first embodiment of a nitride semiconductor light emitting device according to the present invention.

본 발명에 따른 질화물 반도체 발광소자(1)는, 도 1에 나타낸 바와 같이, 기판(2) 위에 버퍼층(4)이 형성되어 있다. 여기서, 상기 버퍼층(4)은 AlInN/GaN 적층구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x,yN/In xGa1-xN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.In the nitride semiconductor light emitting device 1 according to the present invention, as shown in FIG. 1, the buffer layer 4 is formed on the substrate 2. Here, the buffer layer 4 has an AlInN / GaN stacked structure, an In x Ga 1-x N / GaN stacked structure, an Al x In y Ga 1-x, y N / In x Ga 1-x N / GaN stacked structure. It may be selected from the.

그리고, 상기 버퍼층(4) 위에는 인듐이 도핑된 In-doped GaN층(6)이 형성되어 있으며, 상기 In-doped GaN층(6) 위에는 n형의 제 1 전극층이 형성되어 있다. 여기서 상기 n형의 제 1 전극층으로는 실리콘과 인듐이 동시 도핑되어 형성되는 Si-In co-doped GaN층(8)이 채용될 수 있다.An indium-doped In-doped GaN layer 6 is formed on the buffer layer 4, and an n-type first electrode layer is formed on the In-doped GaN layer 6. As the n-type first electrode layer, a Si-In co-doped GaN layer 8 formed by simultaneously doping silicon and indium may be employed.

또한, 상기 Si-In co-doped GaN층(8) 위에는 인듐 함량이 낮은 low-mole 제 1 InxGa1-xN층(10)이 형성되어 있고, 상기 제 1 InxGa1-xN층(10) 위에는 빛을 방출하는 활성층(12)이 형성되어 있다. 상기 활성층(12)은 InGaN우물층/InGaN장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 마련될 수 있으며, 그 적층구조에 대해서는 도 3을 참조하여 뒤에서 보다 상세히 설명하기로 한다.Also, the Si-In co-doped GaN layer 8, the indium content of low above the low-mole of claim 1 In x Ga and the 1-x N layer 10 is formed, the first 1 In x Ga 1-x N The active layer 12 emitting light is formed on the layer 10. The active layer 12 may be provided as a single quantum well structure or a multi quantum well structure formed of an InGaN well layer / InGaN barrier layer, and the stacked structure thereof will be described in detail later with reference to FIG. 3.

이어서 상기 활성층(12) 위에는 제 1 p-GaN층(14)이 형성되어 있으며, 이때 상기 제 1 p-GaN층(14)에는 마그네슘이 도핑되어 형성되도록 할 수 있다.Subsequently, a first p-GaN layer 14 is formed on the active layer 12. In this case, the first p-GaN layer 14 may be doped with magnesium.

그리고, 상기 제 1 p-GaN층(14) 위에는 n형의 제 2 전극층이 형성되어 있다. 여기서, 상기 n형의 제 2 전극층으로는 인듐 조성을 순차적으로 변화시켜 에너지 밴드갭을 제어한 수퍼 그레이딩 n-InxGa1-xN층(16)이 채용될 수 있다. 이때, 상기 수퍼 그레이딩(super grading) n-InxGa1-xN층(16)은 그 조성 범위가 0<x<0.2에서 형성되도록 할 수 있다.An n-type second electrode layer is formed on the first p-GaN layer 14. The n-type second electrode layer may be a super-grading n-In x Ga 1-x N layer 16 that controls an energy band gap by sequentially changing indium composition. In this case, the super grading n-In x Ga 1-x N layer 16 may have a composition range formed at 0 <x <0.2.

이와 같이 본 발명에 의한 질화물 반도체 발광소자는, 제 1 전극층(8)과 제 2 전극층(16)이 모두 n형의 질화물로 형성되며, 그 사이에 제 1 p-GaN층(14)이 형성된 점을 감안하면, 종래의 pn 접합 발광소자와는 달리, npn 접합 발광소자 구조를 갖는 것으로 해석될 수 있다.As described above, in the nitride semiconductor light emitting device according to the present invention, both the first electrode layer 8 and the second electrode layer 16 are formed of n-type nitride, and the first p-GaN layer 14 is formed therebetween. In view of this, unlike the conventional pn junction light emitting device, it can be interpreted as having an npn junction light emitting device structure.

그리고, 상기 수퍼 그레이딩 n-InxGa1-xN층(16) 상에는 부분적으로 요철구조 로 돌출된 제 2 p-GaN층(18) 및 제 3 전극층인 n-InxGa1-xN층(20)이 형성되어 있다. 여기서, 상기 제 2 p-GaN층(18) 및 제 3 전극층(20)은 상기 제 1 p-GaN층(14) 및 제 2 전극층과 동일 또는 유사한 구조를 가지며, 다음과 같은 공정을 통하여 형성될 수 있다. On the super-grading n-In x Ga 1-x N layer 16, a second p-GaN layer 18 and a third electrode layer n-In x Ga 1-x N layer which partially protrude into the concave-convex structure. 20 is formed. The second p-GaN layer 18 and the third electrode layer 20 have the same or similar structure as the first p-GaN layer 14 and the second electrode layer, and may be formed through the following process. Can be.

즉, 먼저 상기 수퍼 그레이딩 n-InxGa1-xN층(16) 상에 절연막을 부분적으로 형성하여, 상기 수퍼 그레이딩 n-InxGa1-xN층(16)을 부분적으로 노출시킨다. 그리고, 상기 노출된 수퍼 그레이딩 n-InxGa1-xN층(16) 상에 제 2 p-GaN층(18) 및 n-Inx Ga1-xN층(20)을 형성하고, 상기 절연막을 제거하는 과정을 통하여 수행될 수 있다.That is, the first said by the super grading n-In x Ga 1-x N layer to thereby form insulator film 16 in a partial, partially exposed to the super grading n-In x Ga 1-x N layer 16. In addition, a second p-GaN layer 18 and an n-In x Ga 1-x N layer 20 are formed on the exposed super-grading n-In x Ga 1-x N layer 16. It may be performed through the process of removing the insulating film.

이때, 다양한 형태로 절연막을 선택적으로 마스킹하고, 선택적으로 상기 제 2 전극층(16) 상에 n/p 질화물 반도체(20)(18)를 다양한 형태의 크기, 모양, 깊이 등으로 재성장시킬 수 있게 된다. 이와 같은 본 발명에 의하면, 선택적으로 상기 절연막으로 마스킹된 부분을 제거하여 발광소자의 표면에 굴곡(요철)을 형성하여 상부 표면에서의 광반사를 극대화시킬 수 있게 되는 것이다.In this case, the insulating film may be selectively masked in various forms, and the n / p nitride semiconductors 20 and 18 may be selectively grown on the second electrode layer 16 in various sizes, shapes, and depths. . According to the present invention, it is possible to maximize the light reflection on the upper surface by forming a bend (unevenness) on the surface of the light emitting device by selectively removing the portion masked with the insulating film.

종래에는 pn 접합 발광소자의 표면을 부분적으로 식각하고 굴곡(요철) 형태를 형성하였다. 이러한 식각 공정 기술은 p-GaN 표면의 손상을 발생시키며, 그에 따른 접촉저항이 증가되어 전류 주입 효과를 감소시켜 광출력을 감소시키는 단점이 있었다. 또한 증가된 접촉저항에 의해서 고전류 인가시 높은 접촉저항에 의한 열발생으로 인해 소자의 신뢰성에 심각한 영향을 미치게 되는 문제점이 있었다.Conventionally, the surface of the pn junction light emitting device is partially etched to form a curved shape. This etching process technology causes a damage to the p-GaN surface, the contact resistance is increased accordingly to reduce the current injection effect has the disadvantage of reducing the light output. In addition, due to the increased contact resistance, there is a problem that seriously affects the reliability of the device due to the heat generated by the high contact resistance when applying a high current.

또한, 상기 제 2, 3 전극층으로 사용되는 n형 질화물 반도체(예컨대, 수퍼 그레이딩 n-InxGa1-xN층(16)(20))는 기존의 p-GaN 접촉층보다 저항이 낮기 때문에 접촉저항을 감소시켜 전류 주입을 극대화시킬 수 있다. 그리고, 상기 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극으로는, 광출력을 극대화시키기 위해서 전류퍼짐을 극대화 및 우수한 광투과도를 갖는 투과성 저항성 금속 또는 투과 산화금속층 사용이 가능하다. 이와 같은 물질로는, ITO, ZnO, RuOx, IrOx 및 NiO 또는 Ni를 포함하는 Au 합금 금속이 이용될 수 있다. 여기서, 상기 투명 전극은 상기 제 2 전극층(16) 및 제 3 전극층(20) 상에 형성되도록 할 수 있다.In addition, the n-type nitride semiconductor (for example, the super-grading n-In x Ga 1-x N layer 16, 20) used as the second and third electrode layers has a lower resistance than the conventional p-GaN contact layer. The contact resistance can be reduced to maximize the current injection. As the transparent electrode to which the bias voltage is applied to the second and third electrode layers, a transparent resistive metal or a transparent metal oxide layer having a maximum light spread and excellent light transmittance may be used to maximize light output. As such a material, Au alloy metals including ITO, ZnO, RuOx, IrOx and NiO or Ni may be used. The transparent electrode may be formed on the second electrode layer 16 and the third electrode layer 20.

한편, 도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적층구조를 개략적으로 나타낸 도면이다.2 is a schematic view showing a stacked structure of a second embodiment of a nitride semiconductor light emitting device according to the present invention.

도 2에 도시된 질화물 반도체 발광소자(21)의 적층구조는, 도 1에 도시된 질화물 반도체 발광소자(1)와 비교할 때 제 2, 3 전극층에만 차이가 있으므로, 여기서는 제 2, 3 전극층에 대해서만 설명하기로 한다.The stacked structure of the nitride semiconductor light emitting element 21 shown in FIG. 2 differs only in the second and third electrode layers as compared with the nitride semiconductor light emitting element 1 shown in FIG. Let's explain.

즉, 본 발명에 따른 질화물 반도체 발광소자(21)의 제 2 실시 예에서는, 제 2, 3 전극층으로서 제 1, 2 InGaN/AlInGaN 초격자 구조(super lattice structure)층(26)(30)이 형성된 경우를 나타낸 것이다. 여기서, 상기 InGaN/AlInGaN 초격자 구조(super lattice structure)층(26)(30)에는 실리콘이 도핑되도록 할 수도 있다.That is, in the second embodiment of the nitride semiconductor light emitting device 21 according to the present invention, the first and second InGaN / AlInGaN super lattice structure layers 26 and 30 are formed as the second and third electrode layers. The case is shown. The InGaN / AlInGaN super lattice structure layers 26 and 30 may be doped with silicon.

이와 같은 적층구조를 형성함으로써, n/p/n 발광소자를 형성할 수 있으며, 그 표면에 절연막을 이용하여 선택적으로 마스킹을 하여 n/p 질화물 반도체만을 재성장한 후, 다시 절연층으로 선택적으로 마스킹된 영역을 제거하여 요철(굴곡)을 갖는 발광소자를 제작할 수 있게 되는 것이다.By forming such a laminated structure, an n / p / n light emitting device can be formed, and selectively masked with an insulating layer on its surface to regrow only n / p nitride semiconductors, and then selectively masked with an insulating layer again. It is possible to manufacture a light emitting device having irregularities (bending) by removing the region.

또한, 도면으로 도시하지는 아니 하였으나, 상기 제 2, 3 전극층으로서 제 1, 2 InGaN/InGaN 초격자 구조(super lattice structure)층이 형성될 수도 있으며, 실리콘이 도핑되도록 할 수도 있다.Although not illustrated in the drawings, the first and second InGaN / InGaN super lattice structure layers may be formed as the second and third electrode layers, and silicon may be doped.

그러면, 도 3을 참조하여 본 발명에 따른 질화물 반도체 발광소자(31)에 채용되는 활성층의 구조에 대하여 보다 상세하게 살펴 보기로 한다. 도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면이다. 도 3에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.Next, the structure of the active layer employed in the nitride semiconductor light emitting device 31 according to the present invention will be described in detail with reference to FIG. 3. 3 is a schematic view showing a laminated structure of a third embodiment of a nitride semiconductor light emitting device according to the present invention. In the stacked structure shown in FIG. 3, the description of the layer (denoted by the same reference numeral) described with reference to FIG. 1 will be omitted.

본 발명에 따른 질화물 반도체 발광소자(31)에는, 도 3에 나타낸 바와 같이, 내부양자효율(internal quantum efficiency)을 증가시키기 위해서, 활성층의 스트레인(strain)을 제어하는 인듐 함량이 낮은 low-mole InxGa1-xN층(10)이 형성되어 있다. 또한, 인듐 변동(fluctuation)에 의한 광출력 및 역방향 누설전류(reverse leakage current)를 개선시키기 위해서 상기 low-mole InxGa1-xN층(10)의 하부 및 상부에, 원자 척도(atomic scale) 형태로 제어하여 제 1 SiNx 클러스터층(33)과 제 2 SiNx 클러스터층(35)이 각각 더 구비되어 있다.In the nitride semiconductor light emitting device 31 according to the present invention, as shown in FIG. 3, in order to increase the internal quantum efficiency, a low-mole In having a low indium content for controlling the strain of the active layer An x Ga 1-x N layer 10 is formed. In addition, on the lower and upper portions of the low-mole In x Ga 1-x N layer 10 to improve optical output and reverse leakage current due to indium fluctuations, an atomic scale The first SiN x cluster layer 33 and the second SiN x cluster layer 35 are further provided in a controllable form.

또한, 빛을 방출하는 활성층은 InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 형성될 수 있다. In addition, the light emitting active layer may be formed of a single quantum well structure or a multi-quantum well structure formed of an In y Ga 1-y N well layer / In z Ga 1-z N barrier layer.

도 3에서는 활성층으로서, InyGa1-yN 우물층(37)(43)과 InzGa1-zN 장벽층(41)(47) 사이에 SiNx 클러스터층(39)(45)이 더 구비된 다중양자우물구조로 형성된 발광소자의 예를 나타내었다. 여기서, 상기 활성층의 발광효율을 개선하기 위해서 InyGa1-yN 우물층(0<y<0.35)/SiNx 클러스터층/InzGa1-z N 장벽층(0<z<0.1)으로 조성비를 조절할 수도 있다. 그리고, 상기 인듐 함량이 낮은 low-mole InxGa1-xN층(10)과의 관계를 고려하면, 상기 InyGa1-yN 우물층(37)(43)/In zGa1-zN 장벽층(41)(47)에 도핑되는 인듐 함량과 상기 low-mole InxGa1-xN층(10)에 도핑되는 인듐 함량은, 각각 0<x<0.1, 0<y<0.35, 0<z<0.1의 값을 갖도록 조절할 수 있다.In FIG. 3, as an active layer, a SiN x cluster layer 39 and 45 is formed between an In y Ga 1-y N well layer 37 and 43 and an In z Ga 1-z N barrier layer 41 and 47. An example of a light emitting device formed of a multi-quantum well structure is further provided. In order to improve the luminous efficiency of the active layer, the composition ratio of In y Ga 1-y N well layer (0 <y <0.35) / SiNx cluster layer / In z Ga 1-z N barrier layer (0 <z <0.1) You can also adjust. In addition, considering the relationship with the low-mole In x Ga 1-x N layer 10 having a low indium content, the In y Ga 1-y N well layer 37 (43) / In z Ga 1- The indium content doped in the z N barrier layers 41 and 47 and the indium content doped in the low-mole In x Ga 1-x N layer 10 are 0 <x <0.1 and 0 <y <0.35, respectively. , It can be adjusted to have a value of 0 <z <0.1.

또한, 도면으로 도시하지는 아니 하였으나, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되도록 할 수도 있다. 이때, 빛을 방출하는 우물층과 장벽층 각각의 인듐 함량은 InyGa1-yN(0<y<0.35)/GaN 캡(cap)/InzGa1-z N(0<z<0.1) 구성되도록 할 수 있다.Although not shown in the drawings, an indium variation of the In y Ga 1-y N well layer between the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer constituting the active layer is controlled. A GaN cap layer may be formed. At this time, the indium content of each of the light emitting well layer and the barrier layer is In y Ga 1-y N (0 <y <0.35) / GaN cap / In z Ga 1-z N (0 <z <0.1 Can be configured.

그리고, 단일양자우물층 또는 다중양자우물 구조로 구성된 활성층의 마지막 층을 성장시킨 후, 다시 SiNx층(49)을 원자 척도(atomic scale)의 두께로 성장시켜 제 1 p-GaN층(14)의 Mg 원소의 활성층 내부 확산을 억제할 수 있도록 한다.Then, after growing the last layer of the active layer consisting of a single quantum well layer or a multi-quantum well structure, the SiNx layer 49 is grown to an atomic scale thickness of the first p-GaN layer 14. It is possible to suppress diffusion of the Mg element inside the active layer.

한편, 도 3에서는 제 2 전극층으로 수퍼 그레이딩 n-InxGa1-xN층(16)이 형성 된 경우를 나타내었으나, 상기 제 2 전극층으로는 InGaN/AlInGaN 초격자 구조(super lattice structure)층 또는 InGaN/InGaN 초격자 구조(super lattice structure)층으로 형성될 수도 있다.In FIG. 3, the super-grading n-In x Ga 1-x N layer 16 is formed as the second electrode layer, but the InGaN / AlInGaN super lattice structure layer is formed as the second electrode layer. Alternatively, the InGaN / InGaN super lattice structure layer may be formed.

여기서, 상기 실시 예(도 1 내지 도 3)에는 도시하지 않았지만, 제 1 전극층의 전극(또는 전극 패드)은 상기 질화물 반도체의 제 1 전극층까지 부분 식각하여 상기 제 1 전극층 상에 형성되며, 상기 제 2 또는 제 3 전극층 상에 형성된 상기 투명 전극 상에 전극패드를 더 형성할 수 있다.Here, although not shown in the embodiment (FIGS. 1 to 3), an electrode (or an electrode pad) of the first electrode layer is formed on the first electrode layer by partially etching the first electrode layer of the nitride semiconductor. An electrode pad may be further formed on the transparent electrode formed on the second or third electrode layer.

이상에서 설명된 바와 같이, 본 발명에 따른 질화물 반도체 발광소자에 의하면, 종래의 p/n 접합 발광소자에서 p형 전극층으로 사용되는 p-GaN층 자체의 높은 접촉저항에 의한 전류 집중현상을 n/p/n 접합 발광소자 구조를 적용하여 동작전압을 감소시키면서 전류 주입을 향상시킬 수 있게 된다. 또한, 절연막을 이용하여 n/p 접합층만을 선택적으로 재성장하여 상기 발광소자의 표면에 굴곡(요철)을 형성시켜 표면에서의 역반사를 억제하여 발광효율을 증가시킬 수 있게 된다.As described above, according to the nitride semiconductor light emitting device according to the present invention, the current concentration phenomenon due to the high contact resistance of the p-GaN layer itself used as the p-type electrode layer in the conventional p / n junction light emitting device is n / By applying the p / n junction light emitting device structure it is possible to improve the current injection while reducing the operating voltage. In addition, only the n / p bonding layer may be selectively regrown using an insulating layer to form a bend (concave-convex) on the surface of the light emitting device, thereby suppressing retroreflection on the surface to increase luminous efficiency.

그리고, 본 발명에 따른 질화물 반도체 발광소자는, 기존의 p-GaN 표면의 부분 식각에서 발생하는 표면손상과 그에 따른 동작전압을 감소시켰으며, 발광소자의 제작 공정 중에서 외부 양자효율을 증가시키지 않고 재 성장을 통해서 우수한 결정성을 갖는 발광소자의 내부양자효율을 근본적으로 향상시킨 (n/p/)n/p/n 접합 발광소자이다.In addition, the nitride semiconductor light emitting device according to the present invention reduces surface damage caused by partial etching of the conventional p-GaN surface and its operating voltage, and does not increase external quantum efficiency during the manufacturing process of the light emitting device. It is a (n / p /) n / p / n junction light emitting device which fundamentally improves the internal quantum efficiency of a light emitting device having excellent crystallinity through growth.

또한, 본 발명에 따른 질화물 반도체 발광소자는, 제 1 전극층과 제 2 전극층이 동일한 n형 질화물반도체로 구성되며, 특히 제 2 전극층의 접촉저항을 개선한 구조로 광출력을 향상시킬 수 있게 된다.In addition, the nitride semiconductor light emitting device according to the present invention is composed of the same n-type nitride semiconductor of the first electrode layer and the second electrode layer, in particular, it is possible to improve the light output with a structure of improved contact resistance of the second electrode layer.

이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 발광소자 및 그 제조방법에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.As described above, according to the nitride semiconductor light emitting device and the manufacturing method thereof according to the present invention, there is an advantage that the crystallinity of the active layer constituting the nitride semiconductor light emitting device can be improved, and the light output and reliability can be improved.

Claims (50)

기판;Board; 상기 기판 위에 형성된 버퍼층;A buffer layer formed on the substrate; 상기 버퍼층 위에 형성된 In-doped GaN층;An In-doped GaN layer formed on the buffer layer; 상기 In-doped GaN층 위에 형성된 제 1 전극층;A first electrode layer formed on the In-doped GaN layer; 상기 제 1 전극층 위에 형성된 InxGa1-xN층;An In x Ga 1-x N layer formed on the first electrode layer; 상기 InxGa1-xN층 위에 형성된, 빛을 방출하는 활성층;An active layer emitting light, formed on the In x Ga 1-x N layer; 상기 활성층 위에 형성된 제 1 p-GaN층; A first p-GaN layer formed on the active layer; 상기 제 1 p-GaN층 위에 형성된 제 2 전극층; A second electrode layer formed on the first p-GaN layer; 상기 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 p-GaN층;A second p-GaN layer formed to partially protrude on the second electrode layer; 상기 제 2 p-GaN층 상에 형성된 제 3 전극층;A third electrode layer formed on the second p-GaN layer; 을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.Nitride semiconductor light emitting device comprising a. 제 1항에 있어서,The method of claim 1, 상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The buffer layer includes an AlInN / GaN stacked structure, an InGaN / GaN superlattice structure, an In x Ga 1-x N / GaN stacked structure, Al x In y Ga 1-x, y N / In x Ga 1-x N / GaN A nitride semiconductor light emitting device, characterized in that formed and selected from the laminated structure of. 제 1항에 있어서,The method of claim 1, 상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.The first electrode layer is a nitride semiconductor light emitting device, characterized in that the silicon and indium-doped GaN layer. 제 1항에 있어서,The method of claim 1, 상기 InxGa1-xN층의 하부와 상부에는 제 1 SiNx 클러스터층과 제 2 SiN x 클러스터층이 각각 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.And a first SiN x cluster layer and a second SiN x cluster layer are further formed on the lower and upper portions of the In x Ga 1-x N layer, respectively. 제 4항에 있어서,The method of claim 4, wherein 상기 제 1 SiNx 클러스터층과 제 2 SiNx 클러스터층은 수 ~ 수십 옹스트롬(Å)의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.And the first SiN x cluster layer and the second SiN x cluster layer have a thickness of several to several tens of angstroms . 제 1항에 있어서,The method of claim 1, 상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.The active layer is a nitride semiconductor light emitting device, characterized in that consisting of a single quantum well structure or a multi-quantum well structure formed of an In y Ga 1-y N well layer / In z Ga 1-z N barrier layer. 제 5항 또는 제 6항에 있어서,The method according to claim 5 or 6, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, SiNx 클러 스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.And a SiN x cluster layer further formed between the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer constituting the active layer. 제 6항에 있어서,The method of claim 6, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.Between the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer constituting the active layer, a GaN cap layer for controlling the indium variation of the In y Ga 1-y N well layer is further included. A nitride semiconductor light emitting device, characterized in that formed. 제 1항에 있어서,The method of claim 1, 상기 활성층과 제 1 p-GaN층 사이에, SiNx 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that a SiN x cluster layer is further formed between the active layer and the first p-GaN layer. 제 7항 또는 제 9항에 있어서,The method according to claim 7 or 9, 상기 SiNx 클러스터층은 수 ~ 수십 옹스트롬(Å)의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The SiN x cluster layer is a nitride semiconductor light emitting device, characterized in that formed in the thickness of several tens of angstroms . 제 6항에 있어서,The method of claim 6, 상기 InyGa1-yN 우물층/InzGa1-zN 장벽층에 도핑되는 인듐 함량과 상기 InxGa1-xN 층에 도핑되는 인듐 함량은, 각각 0<x<0.1, 0<y<0.35, 0<z<0.1의 값을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.Indium content doped in the In y Ga 1-y N well layer / In z Ga 1-z N barrier layer and indium content doped in the In x Ga 1-x N layer are each 0 <x <0.1, 0 A nitride semiconductor light emitting device having a value of <y <0.35, 0 <z <0.1. 제 1항에 있어서,The method of claim 1, 상기 제 1 p-GaN층은 마그네슘이 도핑되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The first p-GaN layer is nitride semiconductor light emitting device, characterized in that formed by doping with magnesium. 제 1항에 있어서,The method of claim 1, 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층인 것을 특징으로 하는 질화물 반도체 발광소자. At least one of the second electrode layer and the third electrode layer is a nitride semiconductor light emitting device, characterized in that the n-In x Ga 1-x N layer of a super grading structure in which the indium content is sequentially changed. 제 13항에 있어서,The method of claim 13, 상기 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층은 0<x<0.2의 범위에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The n-In x Ga 1-x N layer of the super grading structure is formed in the range of 0 <x <0.2. 제 1항에 있어서,The method of claim 1, 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 InGaN/InGaN 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)로 형성된 것을 특징으로 하는 질화물 반도체 발광소자. And at least one of the second electrode layer and the third electrode layer is formed of an InGaN / InGaN or InGaN / AlInGaN super lattice structure. 제 15항에 있어서,The method of claim 15, 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 실리콘이 도핑된 것을 특징으로 하는 질화물 반도체 발광소자. At least one of the second electrode layer and the third electrode layer is silicon nitride light emitting device, characterized in that the doped. 제 1항에 있어서,The method of claim 1, 상기 InxGa1-xN층은 상기 활성층에 포함된 인듐 함량에 비하여 인듐 함량이 낮은 것을 특징으로 하는 질화물 반도체 발광소자.The In x Ga 1-x N layer is a nitride semiconductor light emitting device, characterized in that the indium content is lower than the indium content contained in the active layer. 제 1항에 있어서,The method of claim 1, 상기 전극층은 n형 질화물 반도체인 것을 특징으로 하는 질화물 반도체 발광소자.The electrode layer is an nitride semiconductor light emitting device, characterized in that the n-type nitride semiconductor. 제 1항에 있어서,The method of claim 1, 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나에 투명 전극이 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that the transparent electrode is further provided on at least one of the second electrode layer and the third electrode layer . 제 19항에 있어서,The method of claim 19, 상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The transparent electrode is a nitride semiconductor light emitting device, characterized in that formed of a transparent metal oxide or a transparent resistive metal. 제 20항에 있어서,The method of claim 20, 상기 투과성 금속 산화물은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The transparent metal oxide is nitride semiconductor light emitting device, characterized in that formed by selecting from the materials of ITO, ZnO, IrOx, RuOx, NiO. 제 20항에 있어서,The method of claim 20, 상기 투과성 저항성 금속은 Ni 금속을 포함하는 Au 합금층으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The transparent resistive metal is a nitride semiconductor light emitting device, characterized in that formed of an Au alloy layer containing Ni metal. 제 19항에 있어서,The method of claim 19, 상기 투명 전극은 상기 제 2 전극층, 제 3 전극층 상에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The transparent electrode is a nitride semiconductor light emitting device, characterized in that formed on the second electrode layer, the third electrode layer. 기판;Board; 상기 기판 위에 형성된 버퍼층;A buffer layer formed on the substrate; 상기 버퍼층 위에 형성된 In-doped GaN층;An In-doped GaN layer formed on the buffer layer ; 상기 In-doped GaN층 위에 형성된 제 1 전극층;A first electrode layer formed on the In-doped GaN layer; 상기 제 1 전극층 위에 형성된 InxGa1-xN층;An In x Ga 1-x N layer formed on the first electrode layer ; 상기 InxGa1-xN층 위에 형성된, 빛을 방출하는 활성층;An active layer emitting light, formed on the In x Ga 1-x N layer ; 상기 활성층 위에 형성된 p-GaN층; A p-GaN layer formed on the active layer; 상기 p-GaN층 위에 형성된, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 제 2 n-InxGa1-xN층; A second n-In x Ga 1-x N layer formed on the p-GaN layer and having a super grading structure with sequentially changed indium content; 을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.Nitride semiconductor light emitting device comprising a. 기판;Board; 상기 기판 위에 형성된 버퍼층;A buffer layer formed on the substrate; 상기 버퍼층 위에 형성된 In-doped GaN층;An In-doped GaN layer formed on the buffer layer ; 상기 In-doped GaN층 위에 형성된 제 1 전극층;A first electrode layer formed on the In-doped GaN layer; 상기 제 1 전극층 위에 형성된 InxGa1-xN층;An In x Ga 1-x N layer formed on the first electrode layer; 상기 InxGa1-xN층 위에 형성된, 빛을 방출하는 활성층;An active layer emitting light, formed on the In x Ga 1-x N layer; 상기 활성층 위에 형성된 p-GaN층; A p-GaN layer formed on the active layer; 상기 p-GaN층 위에 형성된, InGaN/AlInGaN 초격자 구조(super lattice structure)층; An InGaN / AlInGaN super lattice structure layer formed on the p-GaN layer; 을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.Nitride semiconductor light emitting device comprising a. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.The buffer layer includes an AlInN / GaN stacked structure, an InGaN / GaN superlattice structure, an In x Ga 1-x N / GaN stacked structure, Al x In y Ga 1-x, y N / In x Ga 1-x N / GaN A nitride semiconductor light emitting device, characterized in that formed and selected from the laminated structure of. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 InxGa1-xN층은 상기 활성층에 포함된 인듐 함량에 비하여 인듐 함량이 낮은 것을 특징으로 하는 질화물 반도체 발광소자.The In x Ga 1-x N layer is a nitride semiconductor light emitting device, characterized in that the indium content is lower than the indium content contained in the active layer. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.The first electrode layer is a nitride semiconductor light emitting device, characterized in that the silicon and indium-doped GaN layer. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 InxGa1-xN층의 하부와 상부에는 제 1 SiNx 클러스터층과 제 2 SiNx 클러스터층이 각각 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자. And a first SiN x cluster layer and a second SiN x cluster layer are further formed on the lower and upper portions of the In x Ga 1-x N layer , respectively. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물 구조 또는 다중양자우물구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.The active layer is a nitride semiconductor light emitting device, characterized in that consisting of a single quantum well structure or a multi-quantum well structure formed of an In y Ga 1-y N well layer / In z Ga 1-z N barrier layer. 제 30항에 있어서,The method of claim 30, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, SiNx 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that a SiN x cluster layer is further formed between the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer constituting the active layer. 제 30항에 있어서,The method of claim 30, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.Between the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer constituting the active layer, a GaN cap layer for controlling the indium variation of the In y Ga 1-y N well layer is further included. A nitride semiconductor light emitting device, characterized in that formed. 제 24항 또는 제 25항에 있어서,The method of claim 24 or 25, 상기 활성층과 p-GaN층 사이에, SiNx 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that a SiN x cluster layer is further formed between the active layer and the p-GaN layer. 제 30항에 있어서,The method of claim 30, 상기 InyGa1-yN 우물층/InzGa1-zN 장벽층에 도핑되는 인듐 함량과 상기 InxGa1-xN 층에 도핑되는 인듐 함량은, 각각 0 < x < 0.1, 0 < y < 0.35, 0 < z < 0.1의 값을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.Indium content doped in the In y Ga 1-y N well layer / In z Ga 1-z N barrier layer and indium content doped in the In x Ga 1-x N layer are each 0 <x <0.1,0 A nitride semiconductor light emitting device having a value of <y <0.35, 0 <z <0.1. 기판 위에 버퍼층을 형성하는 단계;Forming a buffer layer over the substrate; 상기 버퍼층 위에 In-doped GaN층을 형성하는 단계;Forming an In-doped GaN layer on the buffer layer; 상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계;Forming a first electrode layer on the in-doped GaN layer; 상기 제 1 전극층 위에 제 1 InxGa1-xN층을 형성하는 단계;Forming a first In x Ga 1-x N layer on the first electrode layer; 상기 제 1 InxGa1-xN층 위에, 빛을 방출하는 활성층을 형성하는 단계;Forming an active layer emitting light on the first In x Ga 1-x N layer; 상기 활성층 위에 제 1 p-GaN층을 형성하는 단계; Forming a first p-GaN layer on the active layer; 상기 제 1 p-GaN층 위에 제 2 전극층을 형성하는 단계; Forming a second electrode layer on the first p-GaN layer; 상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계;Forming a second p-GaN layer and a third electrode layer partially protruding on the second electrode layer; 를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.Nitride semiconductor light emitting device manufacturing method comprising a. 제 35항에 있어서,The method of claim 35, wherein 상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The first electrode layer is a nitride semiconductor light emitting device, characterized in that the silicon and indium-doped GaN layer. 제 35항에 있어서,The method of claim 35, wherein 상기 제 1 InxGa1-xN층의 형성 단계 전후에 제 1 SiNx 클러스터층과 제 2 SiNx 클러스터층이 형성되는 단계가 각각 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And forming a first SiN x cluster layer and a second SiN x cluster layer before and after forming the first In x Ga 1-x N layer, respectively. 제 35항에 있어서,The method of claim 35, wherein 상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The active layer is a nitride semiconductor light emitting device, characterized in that formed of a single quantum well structure or a multi-quantum well structure formed of an In y Ga 1-y N well layer / In z Ga 1-z N barrier layer. 제 38항에 있어서,The method of claim 38, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층이 형성되는 단계 사이에, SiNx 클러스터층이 형성되는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.Between the step at which the active layer of In y Ga 1-y N well layers and In z Ga 1-z N barrier forming layer is formed, the nitride semiconductor light-emitting device, characterized in that the step in which the SiN x cluster layer formed is further provided with Manufacturing method. 제 38항에 있어서,The method of claim 38, 상기 활성층을 이루는 InyGa1-yN 우물층과 InzGa1-zN 장벽층이 형성되는 단계 사이에, 상기 InyGa1-yN 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.GaN cap controlling the amount of indium variation of the In y Ga 1-y N well layer between the step of forming the In y Ga 1-y N well layer and the In z Ga 1-z N barrier layer forming the active layer The method of manufacturing a nitride semiconductor light emitting device, characterized in that it further comprises the step of forming a layer. 제 35항에 있어서,The method of claim 35, wherein 상기 활성층과 p-GaN층이 형성되는 단계 사이에, SiNx 클러스터층이 형성되는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And forming a SiN x cluster layer between the active layer and the step of forming the p-GaN layer. 제 35항에 있어서,The method of claim 35, wherein 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 인듐 함량이 순차적으로 변화되는 수퍼 그레이딩(super grading) 구조의 n-InxGa1-xN층으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. At least one of the second electrode layer and the third electrode layer is a nitride semiconductor light emitting device manufacturing method characterized in that the indium content is formed of a n-In x Ga 1-x N layer of a super grading structure (sequentially changed) . 제 35항에 있어서,The method of claim 35, wherein 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 InGaN/InGaN 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. At least one of the second electrode layer and the third electrode layer is formed of an InGaN / InGaN or InGaN / AlInGaN super lattice structure. 제 43항에 있어서,The method of claim 43, 상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 실리콘이 도핑되어 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. At least one of the second electrode layer and the third electrode layer is a silicon semiconductor light emitting device manufacturing method, characterized in that formed by doping. 제 35항에 있어서,The method of claim 35, wherein 상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계는,Forming a second p-GaN layer and a third electrode layer partially protruding on the second electrode layer, 상기 제 2 전극층 상에 절연막을 부분적으로 형성하여, 상기 제 2 전극층을 부분적으로 노출시키는 단계;Partially forming an insulating film on the second electrode layer, partially exposing the second electrode layer; 상기 노출된 제 2 전극층 상에 p-GaN층 및 제 3 전극층을 형성하는 단계; Forming a p-GaN layer and a third electrode layer on the exposed second electrode layer; 상기 절연막을 제거하는 단계;Removing the insulating film; 를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.Nitride semiconductor light emitting device manufacturing method comprising a. 제 35항에 있어서,The method of claim 35, wherein 상기 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계 이후에, 상기 제 2 전극층 상에 투명 전극을 형성하는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And after forming the partially protruding second p-GaN layer and the third electrode layer, forming a transparent electrode on the second electrode layer. 제 46항에 있어서,The method of claim 46, 상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The transparent electrode is a method of manufacturing a nitride semiconductor light emitting device, characterized in that formed of a transparent metal oxide or a transparent resistive metal. 제 47항에 있어서,The method of claim 47, 상기 투과성 금속 산화물은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택 되어 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The transparent metal oxide is selected from the materials of ITO, ZnO, IrOx, RuOx, NiO formed nitride semiconductor light emitting device, characterized in that formed. 제 47항에 있어서,The method of claim 47, 상기 투과성 저항성 금속은 Ni 금속을 포함하는 Au 합금층으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The transparent resistive metal is a nitride semiconductor light emitting device manufacturing method, characterized in that formed of an Au alloy layer containing Ni metal. 제 46항에 있어서,The method of claim 46, 상기 투명 전극은 상기 제 2 금속층, 제 3 전극층 상에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The transparent electrode is a nitride semiconductor light emitting device manufacturing method, characterized in that formed on the second metal layer, the third electrode layer.
KR1020040047959A 2004-06-25 2004-06-25 Nitride semiconductor light emitting device and manufacturing method KR100593151B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040047959A KR100593151B1 (en) 2004-06-25 2004-06-25 Nitride semiconductor light emitting device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047959A KR100593151B1 (en) 2004-06-25 2004-06-25 Nitride semiconductor light emitting device and manufacturing method

Publications (2)

Publication Number Publication Date
KR20050122593A KR20050122593A (en) 2005-12-29
KR100593151B1 true KR100593151B1 (en) 2006-06-26

Family

ID=37294390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047959A KR100593151B1 (en) 2004-06-25 2004-06-25 Nitride semiconductor light emitting device and manufacturing method

Country Status (1)

Country Link
KR (1) KR100593151B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393914B1 (en) * 2007-07-02 2014-05-12 엘지이노텍 주식회사 Semiconductor light-emitting device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918968B1 (en) * 2005-05-30 2009-09-25 갤럭시아포토닉스 주식회사 Method for manufacturing gallium nitride device having a supercontact layer and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393914B1 (en) * 2007-07-02 2014-05-12 엘지이노텍 주식회사 Semiconductor light-emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20050122593A (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100670531B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR100661708B1 (en) Nitride semiconductor light emitting device and manufacturing method
US7429756B2 (en) Nitride semiconductor light emitting device
US8723197B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2008526014A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2013058786A (en) Nitride semiconductor light-emitting element
EP1869715B1 (en) Nitride semiconductor led and fabrication method thereof
KR100593151B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR100609583B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR100670534B1 (en) Nitride semiconductor light emitting device and manufacturing method
KR100611003B1 (en) Nitride semiconductor light emitting device and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040625

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060202

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060608

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060616

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090602

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100430

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120305

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130506

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140423

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150506

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160504

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170512

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190327