(19)대한민국특허청(KR) (12) 등록특허공보(B1)

(51) 。Int. Cl. *H01L 33/00* (2006.01)

(45) 공고일자 2006년06월26일 (11) 등록번호 10-0593151

(24) 등록일자 2006년06월16일

(21) 출원번호10-2004-0047959(22) 출원일자2004년06월25일

(65) 공개번호(43) 공개일자

10-2005-0122593 2005년12월29일

(73) 특허권자 엘지이노텍 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자 이석헌

광주광역시 광산구 월계동 라인7차아파트 705동 502호

(74) 대리인 허용록

심사관: 하정균

(54) 질화물 반도체 발광소자 및 그 제조방법

요약

본 발명에 따른 질화물 반도체 발광소자는, 기판; 기판 위에 형성된 버퍼층; 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; In-doped GaN층 위에 형성된 제 1 전극층; 제 1 전극층 위에 형성된 In_xGa_{1-x} N층; In_xGa_{1-x} N층 위에 형성된, 빛을 방출하는 활성층; 활성층 위에 형성된 제 1 p-GaN층; 제 1 p-GaN층 위에 형성된 제 2 전극층; 제 2 전극층 상에 부분 적으로 돌출되어 형성된 제 2 p-GaN층; 제 2 p-GaN층 상에 형성된 제 3 전극층; 을 포함한다.

여기서 제 2, 3 전극층은, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-In_xGa_{1-x}N층, InGaN/InGaN 초격자 구조(super lattice structure)층 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)층으로 형성된다.

또한, 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극이 더 구비되며, 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되고, ITO, ZnO, IrOx, RuOx, NiO 또는 Ni 금속을 포함하는 Au 합금층에서 선택된다.

대표도

도 1

명세서

도면의 간단한 설명

도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면.

도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적층구조를 개략적으로 나타낸 도면.

도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

- 1, 21, 31... 질화물 반도체 발광소자
- 2... 기판 4... 버퍼층
- 6... In-doped GaN층 8... Si-In co-doped GaN층
- 10... In_xGa_{1-x}N층 12... 활성층
- 14... 제 1 p-GaN층
- 16... 제 1 수퍼 그레이딩 n-In_vGa_{1-v}N층
- 18... 제 2 p-GaN층 20... 제 2 n-In_xGa_{1-x}N층
- 26... 제 1 InGaN/AlInGaN 초격자층
- 30... 제 2 InGaN/AlInGaN 초격자층
- 33... 제 $1 \, SiN_v$ 클러스터층 35... 제 $2 \, SiN_v$ 클러스터층
- 37, 43... In_xGa_{1-x}N 우물층 39, 45, 49... SiN_x 클러스터층
- 41, 47... In_vGa_{1-v}N 장벽층

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.

일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET, HEMT 등의 고속 스위 칭, 고출력 소자인 전자소자에 응용되고 있다. 특히 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매 출은 지수함수적으로 증가되고 있는 상황이다.

이와 같은 GaN계 질화물 반도체 발광소자는 주로 사파이어 기판 또는 SiC 기판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 $Al_yGa_{1-y}N$ 의 다결정 박막을 버퍼층(buffer layer)을 성장시킨다. 이후 고온에서 상기 버퍼층 위에 도핑되지 않은 GaN층, 실리콘(Si)이 도핑된 GaN층을 형성한다. 또한, 상부에 마그네슘(GaN)이 도핑된 GaN층을 형성하여 질화물 반도체 발광소자가 제조된다. 그리고, 발광층(다중양자우물구조 활성층)은 상기 GaN층과 GaN수 GaN

p-GaN층은 결정성장 중에 Mg 원자를 도핑하여 형성하는데, 결정성장 중에 도핑원으로 주입된 Mg 원자가 Ga 위치로 치환되어 p-GaN층으로 작용하여야 하는데, 캐리어 가스 및 소스에서 분해된 수소가스와 결합하여 GaN 결정층에서 Mg-H 복합체를 형성하여 $10M\Omega$ 정도의 고저항체가 된다.

따라서, pn 접합 발광소자를 형성한 후, Mg-H 복합체를 끊어서 Mg 원자를 Ga 자리로 치환시키기 위한 후속의 활성화 공정이 요구된다. 그러나 상기 발광소자는 활성화 공정에서 발광에 기여하는 캐리어로 작용하는 양은 10^{17} /cm² 정도로, 10^{19} /cm² 이상의 Mg 원자 농도(atomic concentration) 보다 매우 낮아서 저항성 접촉 형성이 어려운 단점이 있다.

이를 개선하기 위하여 매우 얇은 투과성 저항성 금속물질을 사용하여 접촉 저항을 낮추어 전류 주입 효율을 증가시키는 방안이 이용되고 있다. 그런데, 접촉저항을 감소시키기 위해서 사용된 얇은 투과성 저항성 금속은 일반적으로 광투과도가 75~80% 정도이며, 그 외에는 손실로 작용한다. 또한, 내부양자효율을 증가시키기 위해 발광소자의 설계 및 발광층과 p-GaN층의 결정성을 향상시키지 않고 질화물 반도체의 결정성장 자체에서 광출력을 향상시키는 것은 한계가 있다.

그리고, 위와 같은 구조의 발광소자는 n-GaN층과 p-GaN층에 바이어스 전압 인가시, 전자와 홀이 각각 n형과 p형 질화물 반도체층에 주입되어 발광층에서 재결합하여 빛을 방출하게 되는데, 이때 발광소자 표면 위에 방출되는 빛은 공기와의 굴절률 차에 의해서 p-GaN층과 접촉층의 계면에서 일부가 내부로 다시 역반사되어 광출력을 감소시키게 되는 문제점이 있다

발명이 이루고자 하는 기술적 과제

본 발명은 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공함에 목적이 있다.

발명의 구성 및 작용

상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자는, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; 상기 In-doped GaN층 위에 형성된 제 1 전극층; 상기 제 1 전극층 위에 형성된 $In_xGa_{1-x}N$ 층; 상기 $In_xGa_{1-x}N$ 층 위에 형성된 제 2 전극층; 상기 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 $In_xGa_{1-x}N$ 층; 상기 제 2 $In_xGa_{1-x}N$ 층 위에 형성된 제 2 전극층; 상기 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 $In_xGa_{1-x}N$ 층; 상기 제 2 $In_xGa_{1-x}N$ 층 위에 형성된 제 3 전극층; 을 포함하는 점에 그 특징이 있다.

여기서 상기 제 2, 3 전극층은, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 n-In_xGa_{1-x}N층, InGaN/InGaN 초격자 구조(super lattice structure)층 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)층으로 형성된 점에 그 특징이 있다.

또한, 상기 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극이 더 구비되며, 상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되고, ITO, ZnO, IrOx, RuOx, NiO 또는 Ni 금속을 포함하는 Au 합금층에서 선택되는 점에 그 특징이 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자의 또 다른 실시 예는, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 인듐이 도핑된 In-doped GaN층; 상기 In-doped GaN층 위에 형성된 제 I 전극층; 상기 제 I 전극층 위에 형성된 $In_xGa_{1-x}N$ 층; 상기 $In_xGa_{1-x}N$ 층 위에 형성된, 빛을 방출하는 활성층; 상기 활성층 위에 형성된 $In_xGa_{1-x}N$ 층 위에 형성된, $In_xGa_{1-x}N$ 조격자 구조(super lattice structure)층; 을 포함하는 점에 그 특징이 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자 제조방법은, 기판 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 인듐이 도핑된 In-doped GaN층을 형성하는 단계; 상기 In-doped GaN층 위에 제 I 전극층을 형성하는 단계; 상기 제 I 전극층 위에 제 I In_v In_v 0 기 제 I0 전극층 위에 제 I1 In_v 1 이 기 제 In_v 2 방출하는 활

성층을 형성하는 단계; 상기 활성층 위에 제 1 p-GaN층을 형성하는 단계; 상기 제 1 p-GaN층 위에 제 2 전극층을 형성하는 단계; 상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계; 를 포함하는 점에 그특징이 있다.

이와 같은 본 발명에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.

도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시 예의 적층구조를 개략적으로 나타낸 도면이다.

본 발명에 따른 질화물 반도체 발광소자(1)는, 도 1에 나타낸 바와 같이, 기판(2) 위에 버퍼층(4)이 형성되어 있다. 여기서, 상기 버퍼층(4)은 AlInN/GaN 적층구조, In_xGa_{1-x}N/GaN 적층구조, Al_xIn_yGa_{1-x,y}N/In _xGa_{1-x}N/GaN의 적층구조 중에서 선택되어 형성될 수 있다.

그리고, 상기 버퍼층(4) 위에는 인듐이 도핑된 In-doped GaN층(6)이 형성되어 있으며, 상기 In-doped GaN층(6) 위에는 n형의 제 1 전극층이 형성되어 있다. 여기서 상기 n형의 제 1 전극층으로는 실리콘과 인듐이 동시 도핑되어 형성되는 Si-In co-doped GaN층(8)이 채용될 수 있다.

또한, 상기 Si-In co-doped GaN층(8) 위에는 인듐 함량이 낮은 low-mole 제 $1 \ln_x \text{Ga}_{1-x}$ N층(10)이 형성되어 있고, 상기 제 $1 \ln_x \text{Ga}_{1-x}$ N층(10) 위에는 빛을 방출하는 활성층(12)이 형성되어 있다. 상기 활성층(12)은 $\ln \text{GaN}$ 우물층/ $\ln \text{GaN}$ 장벽 층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 마련될 수 있으며, 그 적층구조에 대해서는 도 3을 참조하여 뒤에서 보다 상세히 설명하기로 한다.

이어서 상기 활성층(12) 위에는 제 1 p-GaN층(14)이 형성되어 있으며, 이때 상기 제 1 p-GaN층(14)에는 마그네슘이 도 핑되어 형성되도록 할 수 있다.

그리고, 상기 제 1 p-GaN층(14) 위에는 n형의 제 2 전극층이 형성되어 있다. 여기서, 상기 n형의 제 2 전극층으로는 인듐 조성을 순차적으로 변화시켜 에너지 밴드갭을 제어한 수퍼 그레이딩 $n-In_xGa_{1-x}N$ 층(16)이 채용될 수 있다. 이때, 상기 수퍼 그레이딩(super grading) $n-In_xGa_{1-x}N$ 층(16)은 그 조성 범위가 0 < x < 0.2에서 형성되도록 할 수 있다.

이와 같이 본 발명에 의한 질화물 반도체 발광소자는, 제 1 전극층(8)과 제 2 전극층(16)이 모두 n형의 질화물로 형성되며, 그 사이에 제 1 p-GaN층(14)이 형성된 점을 감안하면, 종래의 pn 접합 발광소자와는 달리, npn 접합 발광소자 구조를 갖는 것으로 해석될 수 있다.

그리고, 상기 수퍼 그레이딩 $n-In_xGa_{1-x}$ N층(16) 상에는 부분적으로 요철구조로 돌출된 제 2 p-GaN층(18) 및 제 3 전극 층인 $n-In_xGa_{1-x}$ N층(20)이 형성되어 있다. 여기서, 상기 제 2 p-GaN층(18) 및 제 3 전극층(20)은 상기 제 1 p-GaN층(14) 및 제 2 전극층과 동일 또는 유사한 구조를 가지며, 다음과 같은 공정을 통하여 형성될 수 있다.

즉, 먼저 상기 수퍼 그레이딩 $n-In_xGa_{1-x}$ N층(16) 상에 절연막을 부분적으로 형성하여, 상기 수퍼 그레이딩 $n-In_xGa_{1-x}$ N 층(16)을 부분적으로 노출시킨다. 그리고, 상기 노출된 수퍼 그레이딩 $n-In_xGa_{1-x}$ N층(16) 상에 제 2 p-GaN층(18) 및 $n-In_xGa_{1-x}$ N층(20)을 형성하고, 상기 절연막을 제거하는 과정을 통하여 수행될 수 있다.

이때, 다양한 형태로 절연막을 선택적으로 마스킹하고, 선택적으로 상기 제 2 전극층(16) 상에 n/p 질화물 반도체(20)(18) 를 다양한 형태의 크기, 모양, 깊이 등으로 재성장시킬 수 있게 된다. 이와 같은 본 발명에 의하면, 선택적으로 상기 절연막으로 마스킹된 부분을 제거하여 발광소자의 표면에 굴곡(요철)을 형성하여 상부 표면에서의 광반사를 극대화시킬 수 있게 되는 것이다.

종래에는 pn 접합 발광소자의 표면을 부분적으로 식각하고 굴곡(요철) 형태를 형성하였다. 이러한 식각 공정 기술은 p-GaN 표면의 손상을 발생시키며, 그에 따른 접촉저항이 증가되어 전류 주입 효과를 감소시켜 광출력을 감소시키는 단점이 있었다. 또한 증가된 접촉저항에 의해서 고전류 인가시 높은 접촉저항에 의한 열발생으로 인해 소자의 신뢰성에 심각한 영향을 미치게 되는 문제점이 있었다.

또한, 상기 제 2, 3 전극층으로 사용되는 n형 질화물 반도체(예컨대, 수퍼 그레이딩 $n-In_xGa_{1-x}$ N층(16)(20))는 기존의 p-GaN 접촉충보다 저항이 낮기 때문에 접촉저항을 감소시켜 전류 주입을 극대화시킬 수 있다. 그리고, 상기 제 2, 3 전극층에 바이어스 전압이 인가되는 투명 전극으로는, 광출력을 극대화시키기 위해서 전류퍼짐을 극대화 및 우수한 광투과도를 갖는 투과성 저항성 금속 또는 투과 산화금속층 사용이 가능하다. 이와 같은 물질로는, ITO, ZnO, RuOx, IrOx 및 NiO 또는 Ni를 포함하는 Au 합금 금속이 이용될 수 있다. 여기서, 상기 투명 전극은 상기 제 2 전극층(16) 및 제 3 전극층(20) 상에 형성되도록 할 수 있다.

한편, 도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 적충구조를 개략적으로 나타낸 도면이다.

도 2에 도시된 질화물 반도체 발광소자(21)의 적충구조는, 도 1에 도시된 질화물 반도체 발광소자(1)와 비교할 때 제 2, 3 전극층에만 차이가 있으므로, 여기서는 제 2, 3 전극층에 대해서만 설명하기로 한다.

즉, 본 발명에 따른 질화물 반도체 발광소자(21)의 제 2 실시 예에서는, 제 2, 3 전극층으로서 제 1, 2 InGaN/AlInGaN 초 격자 구조(super lattice structure)층(26)(30)이 형성된 경우를 나타낸 것이다. 여기서, 상기 InGaN/AlInGaN 초격자 구조(super lattice structure)층(26)(30)에는 실리콘이 도핑되도록 할 수도 있다.

이와 같은 적층구조를 형성함으로써, n/p/n 발광소자를 형성할 수 있으며, 그 표면에 절연막을 이용하여 선택적으로 마스 킹을 하여 n/p 질화물 반도체만을 재성장한 후, 다시 절연층으로 선택적으로 마스킹된 영역을 제거하여 요철(굴곡)을 갖는 발광소자를 제작할 수 있게 되는 것이다.

또한, 도면으로 도시하지는 아니 하였으나, 상기 제 2, 3 전극층으로서 제 1, 2 InGaN/InGaN 초격자 구조(super lattice structure)층이 형성될 수도 있으며, 실리콘이 도핑되도록 할 수도 있다.

그러면, 도 3을 참조하여 본 발명에 따른 질화물 반도체 발광소자(31)에 채용되는 활성층의 구조에 대하여 보다 상세하게 살펴 보기로 한다. 도 3은 본 발명에 따른 질화물 반도체 발광소자의 제 3 실시 예의 적층구조를 개략적으로 나타낸 도면이 다. 도 3에 도시된 적층구조 중에서 도 1을 참조하여 설명된 층(동일 부호 부여)에 대해서는 설명을 생략하기로 한다.

본 발명에 따른 질화물 반도체 발광소자(31)에는, 도 3에 나타낸 바와 같이, 내부양자효율(internal quantum efficiency)을 증가시키기 위해서, 활성층의 스트레인(strain)을 제어하는 인듐 함량이 낮은 low-mole $In_xGa_{1-x}N$ 층(10)이 형성되어 있다. 또한, 인듐 변동(fluctuation)에 의한 광출력 및 역방향 누설전류(reverse leakage current)를 개선시키기 위해서 상기 low-mole $In_xGa_{1-x}N$ 층(10)의 하부 및 상부에, 원자 척도(atomic scale) 형태로 제어하여 제 1 SiN_x 클러스터층(33)과 제 2 SiN_x 클러스터층(35)이 각각 더 구비되어 있다.

또한, 빛을 방출하는 활성층은 $In_yGa_{1-y}N$ 우물층 $/In_zGa_{1-z}N$ 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물 구조로 형성될 수 있다.

도 3에서는 활성층으로서, In_yGa_{1-y} N 우물층(37)(43)과 In_zGa_{1-z} N 장벽층(41)(47) 사이에 SiN_x 클러스터층(39)(45)이 더 구비된 다중양자우물구조로 형성된 발광소자의 예를 나타내었다. 여기서, 상기 활성층의 발광효율을 개선하기 위해서 In_yGa_{1-y} N 우물층(0<y<0.35)/SiNx 클러스터층/ In_zGa_{1-z} N 장벽층(0<z<0.1)으로 조성비를 조절할 수도 있다. 그리고, 상기 인듐 함량이 낮은 low-mole In_xGa_{1-x} N층(10)과의 관계를 고려하면, 상기 In_yGa_{1-y} N 우물층(37)(43)/ In_zGa_{1-z} N 장벽층(41)(47)에 도핑되는 인듐 함량과 상기 low-mole In_xGa_{1-x} N층(10)에 도핑되는 인듐 함량은, 각각 0<x<0.1, 0<y<0.35, 0<z<0.1의 값을 갖도록 조절할 수 있다.

또한, 도면으로 도시하지는 아니 하였으나, 상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층 사이에, 상기 $In_yGa_{1-y}N$ 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되도록 할 수도 있다. 이때, 빛을 방출하는 우물층과 장벽층 각각의 인듐 함량은 $In_yGa_{1-y}N(0 < y < 0.35)/GaN$ 캡 $(cap)/In_zGa_{1-z}N(0 < z < 0.1)$ 구성되도록 할 수 있다.

그리고, 단일양자우물층 또는 다중양자우물 구조로 구성된 활성층의 마지막 층을 성장시킨 후, 다시 SiNx층(49)을 원자 척도(atomic scale)의 두께로 성장시켜 제 1 p-GaN층(14)의 Mg 원소의 활성층 내부 확산을 억제할 수 있도록 한다.

한편, 도 3에서는 제 2 전극층으로 수퍼 그레이딩 $n-In_xGa_{1-x}N$ 층(16)이 형성된 경우를 나타내었으나, 상기 제 2 전극층으로는 InGaN/AlInGaN 초격자 구조(super lattice structure)층 또는 InGaN/InGaN 초격자 구조(super lattice structure) 층으로 형성될 수도 있다.

여기서, 상기 실시 예(도 1 내지 도 3)에는 도시하지 않았지만, 제 1 전극층의 전극(또는 전극 패드)은 상기 질화물 반도체의 제 1 전극층까지 부분 식각하여 상기 제 1 전극층 상에 형성되며, 상기 제 2 또는 제 3 전극층 상에 형성된 상기 투명 전극 상에 전극패드를 더 형성할 수 있다.

이상에서 설명된 바와 같이, 본 발명에 따른 질화물 반도체 발광소자에 의하면, 종래의 p/n 접합 발광소자에서 p형 전극층으로 사용되는 p-GaN층 자체의 높은 접촉저항에 의한 전류 집중현상을 n/p/n 접합 발광소자 구조를 적용하여 동작전압을 감소시키면서 전류 주입을 향상시킬 수 있게 된다. 또한, 절연막을 이용하여 n/p 접합층만을 선택적으로 재성장하여 상기 발광소자의 표면에 굴곡(요철)을 형성시켜 표면에서의 역반사를 억제하여 발광효율을 증가시킬 수 있게 된다.

그리고, 본 발명에 따른 질화물 반도체 발광소자는, 기존의 p-GaN 표면의 부분 식각에서 발생하는 표면손상과 그에 따른 동작전압을 감소시켰으며, 발광소자의 제작 공정 중에서 외부 양자효율을 증가시키지 않고 재 성장을 통해서 우수한 결정성을 갖는 발광소자의 내부양자효율을 근본적으로 향상시킨 (n/p/)n/p/n 접합 발광소자이다.

또한, 본 발명에 따른 질화물 반도체 발광소자는, 제 1 전극층과 제 2 전극층이 동일한 n형 질화물반도체로 구성되며, 특히 제 2 전극층의 접촉저항을 개선한 구조로 광출력을 향상시킬 수 있게 된다.

발명의 효과

이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 발광소자 및 그 제조방법에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.

(57) 청구의 범위

청구항 1.

기판;

상기 기판 위에 형성된 버퍼층;

상기 버퍼층 위에 형성된 In-doped GaN층;

상기 In-doped GaN층 위에 형성된 제 1 전극층;

상기 제 1 전극층 위에 형성된 In_vGa_{1-v}N층;

상기 In_vGa_{1-v} N층 위에 형성된, 빛을 방출하는 활성층;

상기 활성층 위에 형성된 제 1 p-GaN층;

상기 제 1 p-GaN층 위에 형성된 제 2 전극층;

상기 제 2 전극층 상에 부분적으로 돌출되어 형성된 제 2 p-GaN층;

상기 제 2 p-GaN층 상에 형성된 제 3 전극층;

을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 2.

제 1항에 있어서,

상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, $In_xGa_{1-x}N/GaN$ 적층구조, $Al_xIn_yGa_{1-x,y}N/In_xGa_{1-x}N/GaN$ 의 적층구조 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 3.

제 1항에 있어서,

상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 4.

제 1항에 있어서,

상기 ${\rm In_xGa_{1-x}N}$ 층의 하부와 상부에는 제 $1~{\rm SiN_x}$ 클러스터층과 제 $2~{\rm SiN_x}$ 클러스터층이 각각 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 5.

제 4항에 있어서,

상기 제 $1 ext{ SiN}_x$ 클러스터층과 제 $2 ext{ SiN}_x$ 클러스터층은 $\frac{c}{c} \sim \frac{c}{c}$ 용스트롬(Å)의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 6.

제 1항에 있어서,

상기 활성층은, $In_yGa_{1-y}N$ 우물층 $/In_zGa_{1-z}N$ 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 7.

제 5항 또는 제 6항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층 사이에, SiN_x 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 8.

제 6항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층 사이에, 상기 $In_yGa_{1-y}N$ 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 9.

제 1항에 있어서,

상기 활성층과 제 1 p-GaN층 사이에, SiN_x 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 10.

제 7항 또는 제 9항에 있어서,

상기 SiN_x 클러스터층은 $\frac{c}{c} \sim c$ 십 옹스트롬(Å)의 두께로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 11.

제 6항에 있어서,

상기 $In_yGa_{1-y}N$ 우물층 $/In_zGa_{1-z}N$ 장벽층에 도핑되는 인듐 함량과 상기 $In_xGa_{1-x}N$ 층에 도핑되는 인듐 함량은, 각각 0 < x < 0.1, 0 < y < 0.35, 0 < z < 0.1의 값을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 12.

제 1항에 있어서,

상기 제 1 p-GaN층은 마그네슘이 도핑되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 13.

제 1항에 있어서,

상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 $n-In_xGa_{1-x}N$ 층인 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 14.

제 13항에 있어서,

상기 수퍼 그레이딩(super grading) 구조의 $n-In_xGa_{1-x}N$ 층은 0< x<0.2의 범위에서 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 15.

제 1항에 있어서,

<u>상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는</u> InGaN/InGaN 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 16.

제 15항에 있어서,

<u>상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는</u> 실리콘이 도핑된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 17.

제 1항에 있어서,

상기 In_xGa_{1-x} N층은 <u>상기 활성층에 포함된 인듐 함량에 비하여 인듐 함량이 낮은</u> 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 18.

제 1항에 있어서,

상기 전극층은 n형 질화물 반도체인 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 19.

제 1항에 있어서,

<u>상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나에</u> 투명 전극이 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자

청구항 20.

제 19항에 있어서,

상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 21.

제 20항에 있어서,

상기 투과성 금속 산화물은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 22.

제 20항에 있어서,

상기 투과성 저항성 금속은 Ni 금속을 포함하는 Au 합금층으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 23.

제 19항에 있어서,

상기 투명 전극은 상기 제 2 전극층, 제 3 전극층 상에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 24.

기판;

상기 기판 위에 형성된 버퍼층;

상기 버퍼층 위에 형성된 In-doped GaN층;

상기 In-doped GaN층 위에 형성된 제 1 전극층;

상기 제 1 전극층 위에 형성된 $\underline{In_xGa_{1-x}N층}$;

 $<u> 상기 In_xGa_{1-x}N층</u> 위에 형성된, 빛을 방출하는 활성층;$

상기 활성층 위에 형성된 p-GaN층;

상기 p-GaN층 위에 형성된, 인듐 함량이 순차적으로 변화된 수퍼 그레이딩(super grading) 구조의 제 $2 \text{ n-In}_x \text{Ga}_{1-x} \text{N층}$; 을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 25.

기판;

상기 기판 위에 형성된 버퍼층;

상기 버퍼층 위에 형성된 In-doped GaN층;

상기 In-doped GaN층 위에 형성된 제 1 전극층;

상기 제 1 전극층 위에 형성된 $In_{v}Ga_{1-v}N$ 층;

상기 In_vGa_{1-v} N층 위에 형성된, 빛을 방출하는 활성층;

상기 활성층 위에 형성된 p-GaN층;

상기 p-GaN층 위에 형성된, InGaN/AlInGaN 초격자 구조(super lattice structure)층;

을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 26.

제 24항 또는 제 25항에 있어서,

상기 버퍼층은, AlInN/GaN 적층구조, InGaN/GaN 초격자 구조, $In_xGa_{1-x}N/GaN$ 적층구조, $Al_xIn_yGa_{1-x,y}N/In_xGa_{1-x}N/GaN$ 적층구조 중에서 선택되어 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 27.

제 24항 또는 제 25항에 있어서,

상기 In_xGa_{1-x} N층은 <u>상기 활성층에 포함된 인듐 함량에 비하여 인듐 함량이 낮은</u> 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 28.

제 24항 또는 제 25항에 있어서,

상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 29.

제 24항 또는 제 25항에 있어서,

 $\frac{\text{Vol} \ \text{In}_{\text{x}}\text{Ga}_{1-\text{x}}\text{N층}$ 의 하부와 V부에는 제 $1\ \text{SiN}_{\text{x}}$ 클러스터층과 제 $2\ \text{SiN}_{\text{x}}$ 클러스터층이 각각 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 30.

제 24항 또는 제 25항에 있어서,

상기 활성층은, $In_yGa_{1-y}N$ 우물층/ $In_zGa_{1-z}N$ 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 31.

제 30항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층 사이에, SiN_x 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 32.

제 30항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층 사이에, 상기 $In_yGa_{1-y}N$ 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 33.

제 24항 또는 제 25항에 있어서,

상기 활성층과 p-GaN층 사이에, SiN_x 클러스터층이 더 형성된 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 34.

제 30항에 있어서,

상기 $In_yGa_{1-y}N$ 우물층/ $In_zGa_{1-z}N$ 장벽층에 도핑되는 인듐 함량과 <u>상기 $In_xGa_{1-x}N$ 층</u>에 도핑되는 인듐 함량은, 각각 0 < x < 0.1, 0 < y < 0.35, 0 < z < 0.1의 값을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.

청구항 35.

기판 위에 버퍼층을 형성하는 단계;

상기 버퍼층 위에 In-doped GaN층을 형성하는 단계;

상기 In-doped GaN층 위에 제 1 전극층을 형성하는 단계;

상기 제 1 전극층 위에 제 1 $In_xGa_{1-x}N$ 층을 형성하는 단계;

상기 제 1 In_vGa_{1-v}N층 위에, 빛을 방출하는 활성층을 형성하는 단계;

상기 활성층 위에 제 1 p-GaN층을 형성하는 단계;

상기 제 1 p-GaN층 위에 제 2 전극층을 형성하는 단계;

상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계;

를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 36.

제 35항에 있어서,

상기 제 1 전극층은 실리콘과 인듐이 동시 도핑된 GaN층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 37.

제 35항에 있어서,

상기 제 $1 \ln_x \mathrm{Ga}_{1-x}$ N층의 형성 단계 전후에 제 $1 \operatorname{SiN}_x$ 클러스터층과 제 $2 \operatorname{SiN}_x$ 클러스터층이 형성되는 단계가 각각 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 38.

제 35항에 있어서,

상기 활성층은, $In_yGa_{1-y}N$ 우물층 $/In_zGa_{1-z}N$ 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 39.

제 38항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층이 형성되는 단계 사이에, SiN_x 클러스터층이 형성되는 단계 가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 40.

제 38항에 있어서,

상기 활성층을 이루는 $In_yGa_{1-y}N$ 우물층과 $In_zGa_{1-z}N$ 장벽층이 형성되는 단계 사이에, 상기 $In_yGa_{1-y}N$ 우물층의 인듐 변동량을 제어하는 GaN 캡(cap)층이 형성되는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 41.

제 35항에 있어서,

상기 활성층과 p-GaN층이 형성되는 단계 사이에, SiN_x 클러스터층이 형성되는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 42.

제 35항에 있어서.

상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는 인듐 함량이 순차적으로 변화되는 수퍼 그레이딩(super grading) 구조의 $n-In_vGa_{1-v}N$ 층으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 43.

제 35항에 있어서,

<u>상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는</u> InGaN/InGaN 또는 InGaN/AlInGaN 초격자 구조(super lattice structure)로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 44.

제 43항에 있어서,

<u>상기 제 2 전극층과 제 3 전극층 중에서 적어도 하나는</u> 실리콘이 도핑되어 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 45.

제 35항에 있어서,

상기 제 2 전극층 상에 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계는,

상기 제 2 전극층 상에 절연막을 부분적으로 형성하여, 상기 제 2 전극층을 부분적으로 노출시키는 단계;

상기 노출된 제 2 전극층 상에 p-GaN층 및 제 3 전극층을 형성하는 단계;

상기 절연막을 제거하는 단계;

를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 46.

제 35항에 있어서,

상기 부분적으로 돌출된 제 2 p-GaN층 및 제 3 전극층을 형성하는 단계 이후에, 상기 제 2 전극층 상에 투명 전극을 형성하는 단계가 더 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 47.

제 46항에 있어서,

상기 투명 전극은 투과성 금속 산화물 또는 투과성 저항성 금속으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 48.

제 47항에 있어서,

상기 투과성 금속 산화물은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 49.

제 47항에 있어서,

상기 투과성 저항성 금속은 Ni 금속을 포함하는 Au 합금층으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.

청구항 50.

제 46항에 있어서,

상기 투명 전극은 상기 제 2 금속층, 제 3 전극층 상에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.





