KR100590750B1 - 액정표시장치용박막트랜지스터기판의제조방법 - Google Patents

Abstract

제1 마스크를 사용하여 절연 기판 위에 게이트 전극을 형성하고, 그 위에 게이트 절연막, 반도체층, 고농도로 도핑된 반도체층인 접촉층 또는 중간층 및 도전체층을 연속 증착하고, 이어 저감도막 및 이 저감도막보다 감도가 1.5배 이상인 고감도막을 순차적으로 도포한다. 다음, 차광층이 빛의 투과량을 조절하여 감광막에 조사되는 노광량을 달리하기 위한 여러 영역으로 나뉘어 있는 제2 마스크를 이용하여 감광막을 노광하면, 차광층이 형성되어 있지 않는 제2 마스크 영역에 대응되는 부분에는 고감도 및 저감도 감광막의 전체 두께가 노광되고, 차광층이 형성되어 있는 제2 마스크 영역에 대응되는 부분에서는 전혀 노광이 일어나지 않아 이중 감광막이 그대로 남으며, 차광층에 슬릿 패턴이 형성되어 있는 제2 마스크 영역에 대응되는 부분에서는 고감도 감광막 만이 노광된다. 이와 같이 노광된 이중 감광막을 현상하여 감광막 패턴을 형성하고, 이 감광막 패턴을 애싱하여 하부의 도전체층을 드러낸 후 이를 패터닝하여 소스 및 드레인 전극, 즉 박막 트랜지스터의 채널부를 형성한다.

이중 감광막, 사진 식각, 액정 표시 장치, 박막 트랜지스터, 감광도, 마스크

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing methods of thin film transistor substrates for liquid crystal displays}

도 1a 내지 도 1f는 종래의 박막 사진 식각 방법을 공정 순서에 따라 도시한 단면도이고,

도 2a 내지 도 5b는 본 발명의 실시예에 따른 박막 사진 식각 방법에 의한 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 평면도 또는 단면도이다.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.

일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 모두에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다.

두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다. 이 박막 트랜지스터와 화소 전극 등은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조하며, 사진 식각 회수가 그 제조 공정의 숫자를 대표한다. 따라서, 얼마나 적은 수의 사진 식각 공정을 통하여 얼마나 안정된 소자를 형성하는지가 제조 원가를 결정하는 중요한 요소이다.

A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, p. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에는 4 장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법이 기재되어 있다. 이를 실현하기 위한 방법으로서, 특정 부분에만 그리드(grid)가 있는 마스크를 써서 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛이 양을 줄여 다른 부분보다 두께가 작은 부분이 있는 감광막 패턴을 형성하는 기술이 제시되어 있다. 이러한 상태에서 식각을 하면 감광막 하부막들의 식각 깊이가 달라지게 되는 것이다. 이때, 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다. 이러한 점 때문에, 액정 박막 트랜지스터의 채널부의 채널 길이를 안정적으로 관리하는 데에 어려움이 따르게 된다.

그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 박막 사진 식각 방법에 대하여 좀 더 설명한다.

도 1a 내지 도 1f는 종래의 기술에 따른 박막 사진 식각 방법을 공정 순서에 따라 도시한 단면도이다.

도 1a에 도시한 바와 같이, 절연 기판(10) 위에 제1 박막(1)과 제2 박막(2)을 연속으로 증착하고, 그 위에 일정 두께의 감광막(3)을 도포한 다음, 슬릿 패턴을 가지는 차광층(5)이 형성되어 있는 광마스크(4)를 이용하여 빛을 감광막(3)에 조사한다. 이때, 광마스크(4)에 차광층(5)이 형성되어 있지 않은 영역(A)을 통해서는 빛이 정상적으로 투과하여 노광량이 최대가 되며, 차광층(5)이 슬릿 패턴으로 형성되어 있는 영역(C)을 통해서 빛의 노광량이 조절된다. 차광층(5)이 형성되어 있는 그 이외의 영역(B)에서는 빛이 완전히 차단된다. 이와같은 원리에 의해, 감광막(3) 중, 차광층(5)이 형성되어 있지 않은 영역(A)에 대응되는 부분(a)은 감광막(3) 전체 두께가 노광되고, 차광층(5)이 형성되어 있는 영역(B)에 대응되는 부분(b)은 감광막(3)이 노광되지 않으며, 슬릿 패턴의 차광층(5)이 형성되어 있는 영역(C)에 대응되는 부분(c)은 감광막(3)의 일부 두께만이 노광된다.

다음, 도 1b에 도시한 바와 같이, 감광막(3)을 현상하여 부분적으로 두께가 다른 감광막 패턴(301)을 패터닝한다.

도 1c에 도시한 바와 같이, 감광막 패턴(301)을 마스크로 하여 하부에 놓인 제2 박막(2)과 제1 박막(1)을 식각하여 제2 박막 패턴(201) 및 제1 박막 패턴(101)을 형성한다.

다음, 도 1d에 도시한 바와 같이, 제2 및 제1 박막 패턴(201, 101) 상부에 놓인 감광막 패턴(301)을 애싱(ashing)하여 감광막 패턴(301)의 두께를 줄인다. 이때, 감광막 패턴(301)의 애싱은 하부의 제2 박막(201)이 일정 폭(L) 드러날 때까 지 실시하여 제2 박막 패턴(201)을 패터닝하기 위한 감광막 마스크 패턴(302)을 형성한다. 제2 박막 패턴(201)이 소스 및 드레인 전극을 형성하기 위한 막일 경우, 이 폭은 채널의 길이를 결정하는 요소가 된다.

도 1e 및 도 1f에서와 같이, 이러한 감광막 마스크 패턴(302)을 이용하여 제2 박막 패턴(201)을 식각하고 감광막 마스크 패턴(302)을 제거하여 소스 및 드레인 전극과 같은 패턴(202)를 형성한다.

이와같은 종래의 기술에 따른 박막 사진 식각 방법에서는, 한가지 종류의 감광막을 도포하여 단순히 노광량의 변화에 의해 감광막을 노광하기 때문에, 노광량의 변화가 감광막에 그대로 전사됨으로써 일정한 크기의 감광막 패턴을 균일하게 얻기가 어렵다. 게다가, 이렇게 형성된 감광막 패턴을 애싱 등의 방법을 이용해 인위적으로 깎아내는 형식으로 감광막 마스크 패턴(302)을 형성하기 때문에, 도 1d에 나타난 바와 같이, 감광막 마스크 패턴(302)의 마스크 패턴(302)의 가장자리 쪽의 경사가 완만하게 나타나는 테일(tail) 현상을 피할 수 없다. 이러한 테일 현상은 소스 및 드레인 전극과 같은 패턴의 폭, 즉 채널 길이 등의 변수로 작용한다. 따라서, 생산성있는 공정 마진을 제공하기가 어렵다.

본 발명이 이루고자 하는 기술적 과제는 생산성있는 공정 마진을 제공하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제시하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정을 단순화하여 제조 원가를 낮추는 것이다.

본 발명은 위와 같은 과제를 해결하기 위하여, 저감도 감광막과 고감도 감광막의 이중 감광막을 도전체층 위에 도포한 후, 슬릿을 가지는 차광층이 형성되어 있는 부분과 차광층이 형성되어 있지 않은 부분으로 나뉜 마스크를 이중 감광막 위에 대응시켜 부분적으로 노광함으로써, 서로 다른 광량에 의해 노광된 영역들의 노광 두께를 막 두께 단위로 차별화한다.

이를 위해 본 발명에서는, 제1 마스크를 이용하여 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속으로 증착한 다음, 도전체층 위에 저감도 감광막 및 고감도 감광막의 이중 감광막을 도포한다. 제2 마스크를 이용하여 부분적으로 광량을 달리하여 노광하여, 이중 감광막 전체 두께가 노광된 제1 부분, 이중 감광막이 노광되지 않은 제2 부분 및 이중 감광막 중 고감도 감광막이 노광된 제3 부분을 형성한다. 노광된 이중 감광막을 현상하여 제1 부분은 제거되고 제3 부분의 고감도 감광막은 제거된 제1 감광막 패턴을 형성한 후, 제1 감광막 패턴을 마스크로 하여 도전체층, 접촉층, 반도체층을 식각한다. 다음, 제1 감광막 패턴을 애싱하여 제3 부분의 저감도 감광막을 제거하여 제2 감광막 패턴을 형성하고, 이를 마스크로 하여 도전체층 및 접촉층을 식각하여 데이터선, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터 배선 및 데이터 배선 하부의 접촉층 패턴을 형성한다. 데이터 배선 위에 보호막을 증착하고, 제3 마스크를 이용하여 보호막 및 게이트 절연막을 식각하여 드레인 전극, 게이트 패드 및 데이터 패드 를 드러내는 제1 내지 제3 접촉창을 형성한다. 다음, 보호막 위에 투명 도전막을 형성하고, 제4 마스크를 이용하여 투명 도전막을 식각하여 데이터선 및 게이트선으로 둘러싸인 화소 영역 내에 위치하며 드레인 전극과 제1 접촉창을 통해 접촉하는 화소 전극, 제2 접촉창을 통해 게이트 패드와 접촉하는 제1 보조 패드 패턴 및 제3 접촉창을 통해 데이터 패드와 접촉하는 제2 보조 패드 패턴을 형성한다.

이때, 제2 마스크는 차광층이 형성되지 않은 제1 마스크 영역과 차광층이 형성되어 있는 제2 마스크 영역을 포함하며 제2 마스크 영역의 일부인 제3 마스크 영역에서의 차광층은 슬릿 형태로 형성할 수 있으며, 제1, 제2 및 제3 마스크 영역은 제1, 제2 및 제3 부분과 각각 마주보도록 제2 마스크를 이중 감광막 상부에 대응시키는 것이 바람직하다.

또한, 고감도 감광막의 감도는 저감도 감광막의 감도의 1.5배 이상인 것이 좋다.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.

본 실시예는 이러한 목적을 달성하기 위하여, 저감도 감광막과 고감도 감광막의 이중 감광막을 도포한 후, 부분적으로 슬릿 패턴이 있는 차광층이 형성되어 있는 마스크를 사용하여 이중 감광막의 노광을 부분적으로 막 단위로 최적화시킨다.

이와 같은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대 하여 도 2ａ 내지 도 5ｂ를 참조하여 상세히 설명한다.

도 2ａ 내지 도 5ｂ는 본 발명의 실시예에 따른 박막의 식각 방법에 의한 박막 트랜지스터 기판을 제조하는 방법을 공정 순서에 따라 도시한 평면도 또는 단면도이다.

먼저, 도 2a 및 2ｂ에 도시한 바와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.

게이트 배선(22, 24, 26)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.

다음, 도 3a 및 3b에 도시한 바와 같이, 게이트 절연막(30), 반도체 패턴(40), 저항성 접촉층 패턴 또는 중간층 패턴(55, 56), 데이터 배선(62, 64, 65, 66)을 형성한다.

이를 형성하는 과정이 도 3ｃ 내지 도 3ｅ에 상세히 도시되어 있다.

도 3ｃ에 도시한 바와 같이, 질화규소막 따위의 게이트 절연막(30), 비정질 규소막 따위의 반도체층(40), 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소막 따위의 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 등의 금속막인 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음, 이어 저감도막(100)과 고감도막(200)의 이중 감광막을 순차적으로 도포한다. 고감도막(200)으로는 저감도막(100)보다 감도가 1.5배 이상인 막을 사용하는 것이 효과적이다.

다음, 차광층(301)이 형성되어 있는 제2 마스크를 사용하여 고감도막(200) 및 저감도막(100)을 노광한다. 이때 사용되는 제2 마스크(300)에는 데이터선(62), 데이터 패드(64), 소스 전극(65), 드레인 전극(66) 등의 데이터 배선을 형성하기 위한 감광막 패턴을 형성하기 위한 차광층(301)이 형성되어 있으며, 차광층(301)에는 박막 트랜지스터의 채널부를 형성하기 위한 슬릿 패턴이 형성되어 있다. 즉, 제2 마스크(300)는 빛의 투과량을 조절하여 감광막에 조사되는 노광량을 달리하는 여러 영역으로 나뉘어 있는데, 차광층(301)이 형성되어 있지 않아 빛의 투과량이 최대가 되는 영역(A), 차광층(301)이 형성되어 있어서 빛의 대부분이 차단되는 영역(B), 그리고 차광층(301)에 슬릿 패턴이 형성되어 있어서 빛의 투과량이 조절되 는 영역(C)이 그것이다.

다음, 노광된 고감도막(200) 및 저감도막(100)을 현상하여 도 3d에 도시한 바와 같은 감광막 패턴을 형성한다. 감광막 패턴은, 데이터 배선(62, 64, 65, 66)이 형성될 데이터 배선용 영역의 상부에는 고감도막(200) 및 저감도막(100)이 모두 남고, 데이터 배선용 영역중 박막 트랜지스터의 채널이 형성될 부분에는 고감도막(200)은 제거되고 저감도막(100) 만이 남으며, 그외의 나머지 부분에서는 고감도막(200) 및 저감도막(100)이 모두 제거되는 형태로 형성된다. 박막 트랜지스터의 채널이 형성될 부분에서 고감도막(200)이 제거된 폭(L)은 박막 트랜지스터의 채널 길이의 폭(L)을 결정짓는데, 고감도막(200)의 스텝(step) 부근(E₂)이 비교적 수직에 가까운 경사를 가지므로 후속 공정을 실시한 이후에도 그 폭(L)이 거의 유지된다.

다음, 이러한 감광막 패턴을 마스크로 하여 하부에 놓인 도전체층(60), 중간층(50) 및 반도체층(40)을 식각하여 데이터 배선용 도전체 패턴(60), 그 하부의 중간층 패턴(50), 그 하부의 반도체 패턴(40)을 형성한다.

다음, 고감도막(200) 및 저감도막(100)을 애싱하여 박막 트랜지스터의 채널이 형성될 부분의 데이터 배선용 도전체 패턴(60)을 드러낸다.

이후, 도 3e에 도시한 바와 같이, 애싱된 고감도막(200) 및 저감도막(100)을 마스크로 하여 데이터 배선용 도전체 패턴(60)을 식각하여 데이터선(62), 데이터 패드(64), 소스 전극(65), 드레인 전극(66) 등의 데이터 배선을 형성한 후, 데이터 배선을 마스크로 하여 외부로 드러난 중간층(50)을 제거하여 중간층 패턴(55, 56)을 형성한다.

다음, 잔류하는 고감도막(200) 및 저감도막(100)을 스트립(strip)하여 도 3b에서와 같은 패턴을 완성한다.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70) 및 게이트 절연막(30)을 패터닝하여 드레인 전극(66), 게이트 패턴(24) 및 데이터 패드(64)를 각각 드러내는 접촉창(71, 72, 73)을 형성한다. 또한, 이 단계에서 게이트선(22)과 데이터선(62)으로 둘러싸인 화소 영역 내의 보호막(70)을 제거한다.

마지막으로, 도 5a 및 도 5b에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 영역 내에 화소 전극(82)을 형성하고, 게이트 패드(24)과 접촉창(72)을 통해 접촉하는 보조 게이트 패드(84) 및 데이터 패드(62)와 접촉창(73)을 통해 접촉하는 보조 데이터 패드(86)를 형성한다.

이와 같이 본 실시예는 서로 감광도가 다른 감광막을 이중으로 도포하고 슬릿 패턴이 형성되어 있는 마스크를 이용하여 감광막에 조사되는 노광량을 차별화함으로써, 이중 감광막을 모두 감광시키거나 이중 감광막 중 상부 감광막 만을 감광시켜 감광막 패턴을 완전한 스텝 구조로 형성하기 때문에, 종래의 기술에서처럼 조사되는 노광량을 조절하여 단일막의 감광막을 차별적으로 감광하는 방법보다 감광 막 패턴의 크기를 균일하게 가져갈 수 있으며, 결과적으로 이후 공정의 균일도가 증가하고, 박막 패턴의 재현성이 증가한다.

이상에서와 같이, 본 발명의 실시예에서와 같은 박막의 사진 식각 방법을 통하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로써, 마스크 공정 수를 줄일 뿐만 아니라, 공정의 변수에 대해 생산성이 높은 공정 마진을 제공할 수 있다. 따라서, 제조 원가를 낮추고 수율도 높여준다.

Claims (4)

1. 제1 마스크를 이용하여 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,

   상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속으로 증착하는 단계,

   상기 도전체층 위에 저감도 감광막 및 고감도 감광막의 이중 감광막을 도포하는 단계,

   제2 마스크를 이용하여 부분적으로 광량을 달리하여 상기 이중 감광막을 노광하여, 상기 이중 감광막 전체 두께가 노광된 제1 부분, 상기 이중 감광막이 노광되지 않은 제2 부분 및 상기 이중 감광막 중 상기 고감도 감광막이 노광된 제3 부분을 형성하는 단계,

   상기 이중 감광막을 현상하여 상기 제1 부분은 제거되고 상기 제3 부분의 상기 고감도 감광막이 제거된 제1 감광막 패턴을 형성하는 단계,

   상기 제1 감광막 패턴을 마스크로 하여 상기 도전체층, 상기 접촉층, 상기 반도체층을 식각하는 단계,

   상기 제1 감광막 패턴을 애싱하여 상기 제3 부분의 상기 저감도 감광막을 제거하여 제2 감광막 패턴을 형성하는 단계,

   상기 제2 감광막 패턴을 마스크로 하여 상기 도전체층 및 상기 접촉층을 식각하여 데이터선, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터 배선 및 상기 데이터 배선 하부의 접촉층 패턴을 형성하는 단계,

   상기 데이터 배선을 덮는 보호막을 형성하는 단계,

   제3 마스크를 이용하여 상기 보호막 및 상기 게이트 절연막을 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 드러내는 제1 내지 제3 접촉창을 형성하는 단계,

   상기 보호막 위에 투명 도전막을 형성하는 단계, 및

   제4 마스크를 이용하여 상기 투명 도전막을 식각하여 상기 데이터선 및 상기 게이트선으로 둘러싸인 화소 영역 내에 위치하며 상기 드레인 전극과 상기 제1 접촉창을 통해 접촉하는 화소 전극, 상기 제2 접촉창을 통해 상기 게이트 패드와 접촉하는 제1 보조 패드 패턴 및 상기 제3 접촉창을 통해 상기 데이터 패드와 접촉하는 제2 보조 패드 패턴을 형성하는 단계

   를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
2. 제1항에서,

   상기 제2 마스크는 차광층이 형성되지 않은 제1 마스크 영역과 차광층이 형성되어 있는 제2 마스크 영역을 포함하며 상기 제2 마스크 영역의 일부인 제3 마스크 영역에서의 상기 차광층은 슬릿 형태로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
3. 제2항에서,

   상기 제1, 제2 및 제3 마스크 영역은 상기 제1, 제2 및 제3 부분과 각각 마 주보도록 상기 제2 마스크를 상기 이중 감광막 상부에 대응시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
4. 제1항에서,

   상기 고감도 감광막의 감도는 상기 저감도 감광막의 감도의 1.5배 이상인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

Images