[go: up one dir, main page]

KR100585142B1 - 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 - Google Patents

범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100585142B1
KR100585142B1 KR1020040031357A KR20040031357A KR100585142B1 KR 100585142 B1 KR100585142 B1 KR 100585142B1 KR 1020040031357 A KR1020040031357 A KR 1020040031357A KR 20040031357 A KR20040031357 A KR 20040031357A KR 100585142 B1 KR100585142 B1 KR 100585142B1
Authority
KR
South Korea
Prior art keywords
test
pad
bumps
bump
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040031357A
Other languages
English (en)
Other versions
KR20050106581A (ko
Inventor
정진국
배용태
김영대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040031357A priority Critical patent/KR100585142B1/ko
Priority to CNA2005100667232A priority patent/CN1700457A/zh
Priority to JP2005134661A priority patent/JP2005322921A/ja
Priority to US11/121,885 priority patent/US20050248011A1/en
Publication of KR20050106581A publication Critical patent/KR20050106581A/ko
Application granted granted Critical
Publication of KR100585142B1 publication Critical patent/KR100585142B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 플립칩 반도체 패키지는, 반도체칩과, 반도체칩의 일표면의 가장자리를 따라 배치되는 패드와, 반도체칩의 일표면위에서 패드와 소정 간격 이격되도록 배치되는 실장용 범프와, 패드와 실장용 범프를 전기적으로 연결시키는 재배치 연결선과, 그리고 패드 위에 배치되어 상기 재배치 연결선과 전기적으로 연결되며, 전기적 특성 테스트시 테스트 대상으로 사용되는 테스트용 범프를 구비한다. 본 발명에 의하면 범프형성까지의 모든 과정이 팹 라인(fab line)에서 이루어지므로 오염 등의 문제가 발생하지 않으며, 테스트용 범프를 테스트 대상으로 함으로써 저렴한 테스트용 프루브 카드를 이용하여 전기적인 특성 테스트를 수행할 수 있다.

Description

범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법{Structure of flip chip semiconductor package for testing a bump and method of fabricating the same}
도 1 내지 도 3은 종래의 플립 칩 반도체 패키지의 제조과정을 설명하기 위하여 나타내 보인 평면도들이다.
도 4는 종래의 플립 칩 반도체 패키지에 대한 전기적 특성 테스트 방법의 일 예를 설명하기 위하여 나타내 보인 단면도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 플립 칩 반도체 패키지의 제조 방법과 그 구조를 설명하기 위하여 나타내 보인 평면도들이다.
도 9 및 도 10은 본 발명의 다른 실시예에 따른 플립 칩 반도체 패키지의 제조 방법과 그 구조를 설명하기 위하여 나타내 보인 평면도들이다.
도 11 내지 도 14는 도 5 내지 도 8의 선 A-A'를 따라 절단하여 나타내 보인 단면도들이다.
도 15 및 도 16은 도 9 및 도 10의 선 B-B'를 따라 절단하여 나타내 보인 단면도들이다.
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법에 관한 것이다.
최근 반도체소자의 고속화 및 고집적화에 따라 소자의 크기가 미세화되고 입출력단자들의 수가 증가하고 있다. 이에 따라 기존의 플라스틱 패키지로는 다수의 외부리드들을 형성하는데 제약이 있어 패키지 구조가 핀 삽입형에서 표면실장형으로 급격히 변화되어 회로기판에 대한 실장밀도를 높이고 있는 실정이다. 이와 같은 추세에 따라 반도체칩을 최소한의 공간상에 패키징하는 볼그리드어레이(Ball Grid Array) 패키지, 칩스케일패키지(Chip Scale Package) 등이 등장하게 되었으며, 이와 같은 패키지들은 와이어본딩(Wire Bonding), 탭(TAB; Tape Automated Bonding) 및 플립 칩 본딩(Flip Chip Bonding) 등의 다양한 전기적 접속 방법으로 실장된다.
특히 전기적 접속 방법으로서 플립 칩 본딩을 이용하는 플립 칩 패키지는, 와이어본딩형 패키지에 비하여 축소가 가능하고, 고속의 전기특성과 칩 위의 어느 곳이든 입출력 단자가 허용되는 이점이 있다. 이 플립 칩 패키지는, 또한 범프를 이용한 재배열로 크기가 감소하게 되어 웨이퍼당 칩의 갯수는 증가되고, 소형화, 박형화가 가능하다는 이점을 제공한다.
도 1 내지 도 3은 종래의 플립 칩 반도체 패키지의 제조과정 및 그 구조를 설명하기 위하여 나타내 보인 평면도들이다.
먼저 도 1에 도시된 바와 같이, 반도체칩 위의 절연막(101)의 일 표면 가장자리를 따라 복수개의 패드(112)들을 형성한다. 이 패드(112)는 비아컨택막(미도 시)에 의해 하부의 다른 패드 또는 도전막에 전기적으로 연결된다. 다음에 도 2에 도시된 바와 같이, 패드(112)에 연결되는 재배치 연결선(120)을 형성한다. 이 재배치 연결선(120)은 도전막으로 형성하며, 패키지의 중심부분을 향해 패드(112)로부터 연장된다. 다음에 도 3에 도시된 바와 같이, 전면에 보호막(103)을 형성하는데, 이 보호막(103)은 범프(142)들이 형성될 위치에 재배치 연결선(120)을 노출시키는 개구부들을 갖는다. 다음에 재배치 연결선(120)의 노출 표면 위에 범프(142)를 통상의 방법을 사용하여 형성한다.
이와 같은 방법에 의해 만들어진 플립 칩 반도체 패키지에 대한 전기적 특성에 대한 테스트, 즉 EDS(Electrical Die Sorting) 테스트를 수행하는 방법으로는 두 가지 방법이 있을 수 있다. 첫 번째 방법은 버티컬 프루브 카드(vertical probe card)를 이용하는 방법이며, 두 번째 방법은 통상의 프루브 카드를 이용하는 방법이다.
버티컬 프루브 카드를 이용하는 방법은, 도 4에 도시된 바와 같이, 버티컬 프루브 카드(300)를 사용하여 플립 칩 반도체 패키지의 최종 구조를 대상으로 EDS 테스트를 수행하는 방법이다. 즉 버티컬 프루브 카드(300)는 바디(body)(310)의 하부면에 배치되는 복수개의 검침(320)들을 구비한다. 이 검침(320)은 반도체칩(100) 위의 범프(142)들이 배치되는 위치에 대응되는 위치에 배치된다. 테스트 방법은, 먼저 버티컬 프루브 카드(300)를 플립 칩 반도체 패키지의 상부에 정렬시킨다. 이어서 버티컬 프루브 카드(300)를 하강시켜 플립 칩 반도체 패키지의 범프(142)와 버티컬 프루브 카드(300)의 검침(320)이 접촉되도록 한다. 그리고 소정의 신호를 공급함으로써, EDS 테스트를 수행할 수 있다.
통상의 프루브 카드를 이용하는 방법은, 도 1에 도시된 구조를 대상으로 EDS 테스트를 수행하여야 한다. 그 이유는 버티컬 프루브 카드(도 4의 300)와 다르게 통상의 프루브 카드의 경우, 검침이 플립 칩 반도체 패키지의 범프(142)가 배치되는 위치에 대응되도록 위치하지 않기 때문이다. 따라서 이 경우에는 범프(142)를 대상으로 EDS 테스트를 수행할 수 없으며, 그 대신에 패드(112)를 대상으로 EDS 테스트를 수행한다.
그런데 이와 같은 EDS 테스트 방법들은 모두 문제점이 있는데, 첫 번째 방법의 경우 사용되는 버티컬 프루브 카드(300)가 고가라는 점이다. EDS 테스트 장비로서 고가의 버티컬 프루브 카드(300)를 사용하는 경우, 전체적으로 플립 칩 반도체 패키지의 제조원가가 증가하게 되어 제품의 경쟁력이 저하된다는 문제가 있다. 두 번째 방법의 경우에는, 제조과정중인 제품을 생산라인(fab line)으로부터 테스트라인(test line)으로 반출하여 EDS 테스트를 수행하고, 다시 EDS 테스트가 이루어진 제품을 생산라인으로 다시 공급하여 후속 공정, 즉 도 2 및 도 3을 참조하여 설명한 공정들을 수행하여야 한다. 그 결과 상대적으로 청정도가 낮은 테스트라인에서의 오염으로 인하여 후속공정이 이루어지는 생산라인에서의 청정도가 떨어지며, 이로 인하여 재배치 연결선 또는 범프 형성과정에서 불량이 발생할 수 있다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 저가인 통상의 프루브 카드를 사용 하면서도 제조과정중에 오염되지 않도록 할 수 있는 범프 테스트를 위한 플립 칩 반도체 패키지를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는, 상기와 같은 플립 칩 반도체 패키지를 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 플립칩 반도체 패키지는, 반도체칩; 상기 반도체칩의 일표면의 가장자리를 따라 배치되는 패드; 상기 반도체칩의 일표면위에서 상기 패드와 소정 간격 이격되도록 배치되는 실장용 범프; 상기 패드와 실장용 범프를 전기적으로 연결시키는 재배치 연결선; 및 상기 패드 위에 배치되어 상기 재배치 연결선과 전기적으로 연결되며, 전기적 특성 테스트시 테스트 대상으로 사용되는 테스트용 범프를 구비하는 것을 특징으로 한다.
상기 재배치 연결선은, 일 단부의 하부가 상기 패드에 컨택되고 다른 단부의 상부가 상기 실장용 범프에 컨택되도록 배치되는 도전막인 것이 바람직하다.
이 경우 상기 테스트용 범프는 상기 재배치 연결선 중 상기 패드에 컨택된 부분의 상부면에 컨택되도록 배치되는 것이 바람직하다.
상기 실장용 범프 및 테스트용 범프는 동일한 재질 및 동일한 공정으로 형성되되, 배치되는 위치만 상호 상이한 것이 바람직하다.
이 경우 상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프일 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 플립칩 반도체 패키지는, 반도체칩; 상기 반도체칩의 일표면의 가장자리를 따라 배치되는 패드; 상기 반도체칩의 일표면위에서 상기 패드와 소정 간격 이격되도록 배치되는 실장용 범프; 상기 패드와 실장용 범프를 전기적으로 연결시키는 재배치 연결선; 및 상기 패드와 상기 실장용 범프 사이에 위치하도록 상기 재배치 연결선 위에 배치되어 상기 재배치 연결선과 전기적으로 연결되며, 전기적 특성 테스트시 테스트 대상으로 사용되는 테스트용 범프를 구비하는 것을 특징으로 한다.
상기 재배치 연결선은, 일 단부의 하부가 상기 패드에 컨택되고 다른 단부의 상부가 상기 실장용 범프에 컨택되며, 그 사이의 상부는 상기 테스트용 범프가 컨택되도록 배치되는 도전막인 것이 바람직하다.
상기 실장용 범프 및 테스트용 범프는 동일한 재질 및 동일한 공정으로 형성되되, 배치되는 위치만 상호 상이한 것이 바람직하다.
이 경우 상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 플립칩 반도체 패키지의 제조방법은, 반도체칩 위에 반도체칩의 패드를 노출시키는 개구부를 갖는 보호막을 형성하는 단계; 상기 패드에 전기적으로 연결되도록 상기 보호막 위에 재배치 연결선을 형성하는 단계; 상기 재배치 연결선의 제1 영역 및 제2 영역을 노출시키는 개구부를 갖는 외부 보호막을 형성하는 단계; 및 상기 재배치 연결선의 제1 영역 및 제2 영역의 노출 표면에 각각 전기적으로 컨택되는 실장용 범프 및 테스트용 범프를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 영역은 상기 패드로부터 수평방향으로 이격된 위치의 영역이고, 상기 제2 영역은 상기 패드와 중첩되는 영역인 것이 바람직하다.
경우에 따라서, 상기 제1 영역은 상기 패드로부터 수평방향으로 이격된 위치의 영역이고, 상기 제2 영역은 상기 패드와 상기 제1 영역 사이에 위치하는 영역일 수도 있다.
상기 실장용 범프 및 테스트용 범프는 동일한 방법에 의해 동시에 만들어지는 것이 바람직하다.
이 경우 상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프일 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 8은 본 발명의 일 실시예에 따른 플립 칩 반도체 패키지를 나타내 보인 평면도이다. 그리고 도 14는 도 8의 선 A-A'를 따라 절단하여 나타내 보인 단면도이다.
도 8 및 도 14를 참조하면, 본 실시예에 따른 플립 칩 반도체 패키지는, 반도체칩(200), 상부패드(212), 실장용 범프(241), 재배치 연결선(220) 및 테스트용 범프(242)를 포함하여 구성된다. 구체적으로 가장자리를 따라 배치되는 복수개의 하부 패드(211)들을 갖는 반도체칩(200) 위에는 절연막(201)이 배치된다. 이 절연 막(201)은 반도체칩(200)과 하부 패드(211)를 모두 덮는다. 절연막(201) 위에는 상부 패드(212)가 배치된다. 이 상부 패드(212)는 절연막(201)을 관통하는 비아컨택막(202)에 의해 하부 패드(211)와 전기적으로 연결된다. 절연막(201)의 일부 표면 위에는 재배치 연결선(220)이 배치된다. 이 재배치 연결선(202)은 도전막으로 이루어지며, 상부 패드(212)로부터 패키지의 중심부를 향해 연장된다.
상부 패드(212), 재배치 연결선(220) 및 절연막(201) 위에는 보호막(203)이 배치된다. 이 보호막(203)은 상부 패드(212)의 일부 표면을 노출시키는 제1 개구부(231) 및 재배치 연결선(220)의 일부 표면을 노출시키는 제2 개구부(232)를 갖는다. 통상적으로 제2 개구부(232)는 상부 패드(212)로부터 먼 위치, 즉 재배치 연결선(220)의 단부에 만들어진다. 제1 개구부(231)에 의해 노출되는 상부 패드(212) 위에는 테스트용 범프(241)가 배치되고, 제2 개구부(232)에 의해 노출되는 재배치 연결선(220) 위에는 실장용 범프(242)가 배치된다. 테스트용 범프(241)는 EDS 테스트시 통상의 프루브 카드의 검침에 접촉되는 대상으로 사용되며, 실장용 범프(242)는 플립 칩 반도체 패키지를 인쇄회로기판 또는 기판상에 실장할 때 플립 칩 본딩되는 대상으로 사용된다. 이 테스트용 범프(241)와 실장용 범프(242)는 모두 동일한 재질로 이루어지며 동일한 제조 과정을 통해 형성될 뿐, 단지 그 배치 위치만 차이가 있다.
이와 같은 플립 칩 반도체 패키지의 경우, 최종 실장용 범프(242)가 만들어질 때까지 모든 제조공정을 생산라인내에서 수행할 수 있으며, 따라서 기존에 생산라인과 테스트라인으로 번갈아 이동시키던 구조와 비교해서 오염에 따른 불량 발생 을 방지할 수 있다. 구체적으로 최종 결과물에 대한 EDS 테스트는 통상의 프루브 카드를 사용하여 수행한다. 이때 통상의 프루브 카드의 검침은 플립 칩 반도체 패키지의 테스트용 범프(241)에 접촉시킨다. 앞서 언급한 바와 같이, 테스트용 범프(241)가 배치되는 위치는 상부 패드(212) 상부이므로, 통상의 프루브 카드의 검침을 접촉시키는데 아무 문제가 없다. 이와 같이 테스트용 범프(241)와 프루브 카드의 검침을 접촉시킨 후에, 통상의 EDS 테스트 프로그램에 따른 신호 공급으로 전기적 특성들을 테스트하고, 그 결과에 따라 패키지의 양/불량 여부를 판단한다.
본 실시예에 따른 플립 칩 반도체 패키지를 제조하는 과정은, 도 5 내지 도 8과 도 11 내지 도 14를 참조하여 설명하기로 한다. 여기서 도 11 내지 도 14는 도 5 내지 도 8의 선 A-A'를 따라 절단하여 나타내 보인 단면도들이다.
먼저 도 5 및 도 11에 도시된 바와 같이, 가장자리를 따라 배치되는 복수개의 하부 패드(211)들을 갖는 반도체칩(200) 위에 절연막(201)을 형성한다. 그리고 이 절연막(201)을 관통하는 비아컨택막(202)을 형성하고, 비아컨택막(202)에 접촉되도록 상부 패드(212)를 형성한다. 상부 패드(212)는 플립 칩 반도체 패키지의 가장자리를 따라 복수개가 배치된다.
다음에 도 6 및 도 12에 도시된 바와 같이, 절연막(201) 상부에 재배치 연결선(220)들을 형성한다. 이 재배치 연결선(220)은 도전막으로 형성할 수 있으며, 따라서 통상의 메탈 공정을 사용하여 형성한다. 재배치 연결선(220)은 상부 패드(212)로부터 연장되어 플립 칩 반도체 패키지의 중심부를 향해 길게 배치된다. 재배치 연결선(220)의 길이는 각각의 위치에 따라 서로 다르다.
다음에 도 7 및 도 13에 도시된 바와 같이, 상부 패드(212), 재배치 연결선(220) 및 절연막(201)을 모두 덮는 보호막(203)을 형성한다. 그리고 보호막(203)의 일부를 제거하여, 상부 패드(212)의 일부 표면을 노출시키는 제1 개구부(231)와, 재배치 연결선(220)의 일부 표면을 노출시키는 제2 개구부(232)를 형성한다. 제1 개구부(231)는 테스트용 범프가 만들어질 위치이며, 제2 개구부(232)는 실장용 범프가 만들어질 위치이다. 따라서 제1 개구부(231)는 상부 패드(212) 상부에서 균일하게 위치하도록 하고, 제2 개구부(232)는 플립 칩 반도체 패키지의 내부 공간에 골고루 분포되도록 한다.
다음에 도 8 및 도 14에 도시된 바와 같이, 통상의 범프 형성 방법, 예컨대 전해 도금법, 스크린 프린팅법, 볼 플레이스먼트법 등의 방법들을 사용하여 테스트용 범프(241) 및 실장용 범프(242)를 형성한다. 테스트용 범프(241)는 제1 개구부(231)에 의해 노출되는 상부 패드(212)의 노출 표면 위에 배치되도록 하고, 실장용 범프(242)는 제2 개구부(232)에 의해 노출되는 재배치 연결선(220)의 노출 표면 위에 배치되도록 한다. 테스트용 범프(241) 및 실장용 범프(242)는 모두 골드 또는 솔더 재질로 형성할 수 있다.
이와 같이 본 발명에 따른 플립 칩 반도체 패키지의 제조방법에 의하면, 모든 제조과정을 생산라인내에서 연속적으로 수행할 수 있으며, 이후 EDS 테스트는 테스트용 범프를 대상으로 수행하므로, EDS 테스트 설비로서 상대적으로 저가인 통상의 프루브 카드를 사용할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 플립 칩 반도체 패키지를 나타내 보 인 평면도이다. 그리고 도 16는 도 10의 선 B-B'를 따라 절단하여 나타내 보인 단면도이다. 도 10 및 도 16에서 도 8 및 도 14와 동일한 참조부호는 동일한 요소를 나타낸다.
본 실시예에 따른 플립 칩 반도체 패키지의 경우, 테스트용 범프(341)가 배치되는 위치가 상부 패드(212)의 노출 표면이 아닌 재배치 연결선(220)의 노출 표면이라는 점을 제외하고는 도 8 및 도 14를 참조하여 설명한 구조와 동일하다. 구체적으로 도 10 및 도 16에 도시된 바와 같이, 상부 패드(212), 재배치 연결선(220) 및 절연막(201) 위에 배치되는 보호막(203)은, 재배치 연결선(220)의 일부 표면을 노출시키는 제1 개구부(331) 및 제2 개구부(332)를 갖는다. 제1 개구부(331)가 배치되는 위치는 상부 패드(212)로부터 가까운 위치이며, 제2 개구부(332)가 배치되는 위치는 상부 패드(212)로부터 먼 위치이다. 제1 개구부(331)에 의해 노출되는 재배치 연결선(220)의 노출 표면 위에는 테스트용 범프(341)가 배치되고, 제2 개구부(332)에 의해 노출되는 재배치 연결선(220)의 노출 표면 위에는 실장용 범프(342)가 배치된다. 복수개의 실장용 범프(342)들 중 각각은 상부 패드(212)로부터 다른 간격으로 이격되거나 또는 같은 간격으로 이격될 수도 있지만, 복수개의 테스트용 범프(341)들 중 각각은 상부 패드(212)로부터 일정한 간격(d)으로 이격된다. 이는 EDS 테스트시 통상의 프루브 카드를 사용하여 테스트하기 위해서이다. 본 실시예에 따른 플립 칩 반도체 패키지는, 상부 패드(212)의 크기에 비하여 테스트용 범프(341)의 크기가 상대적으로 큰 경우에 유용하게 사용될 수 있다.
본 실시예에 따른 플립 칩 반도체 패키지를 제조하는 과정은, 도 9 및 도 10과 도 15 및 도 16을 참조하여 설명하기로 한다. 여기서 도 15 및 도 16은 도 9 및 도 10의 선 B-B'를 따라 절단하여 나타내 보인 단면도들이다.
먼저 도 5 및 도 6과 도 11 및 도 12를 참조하여 설명한 바와 같이, 반도체칩(200) 위에 절연막(201)을 형성하고, 이 절연막(201) 위에 상부 패드(212)를 형성한다. 다음에 절연막(201) 상부에 재배치 연결선(220)들을 형성한다.
다음에 도 9 및 도 15에 도시된 바와 같이, 상부 패드(212), 재배치 연결선(220) 및 절연막(201)을 모두 덮는 보호막(203)을 형성한다. 그리고 보호막(203)의 일부를 제거하여, 재배치 연결선(220)의 제1 표면을 노출시키는 제1 개구부(331)와, 재배치 연결선(220)의 제2 표면을 노출시키는 제2 개구부(332)를 형성한다. 제1 개구부(331)는 테스트용 범프가 만들어질 위치이며, 제2 개구부(332)는 실장용 범프가 만들어질 위치이다. 제1 개구부(331)는 상부 패드(212)로부터 일정 간격(d) 이격되도록 배치하는데, 상대적으로 제1 개구부(331)는 제2 개구부(332)보다 상부 패드(212)로부터 가깝게 배치된다.
다음에 도 10 및 도 16에 도시된 바와 같이, 통상의 범프 형성 방법, 예컨대 전해 도금법, 스크린 프린팅법, 볼 플레이스먼트법 등의 방법들을 사용하여 테스트용 범프(341) 및 실장용 범프(342)를 형성한다. 테스트용 범프(341)는 제1 개구부(331)에 의해 노출되는 재배치 연결선(220)의 제1 표면 위에 배치되도록 하고, 실장용 범프(342)는 제2 개구부(332)에 의해 노출되는 재배치 연결선(220)의 제2 표면 위에 배치되도록 한다. 테스트용 범프(341) 및 실장용 범프(342)는 모두 골드 또는 솔더 재질로 형성할 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법에 의하면, 상부 패드 위에 또는 상부 패드와 인접한 재배치 연결선 위에 테스트용 범프를 배치시키고, EDS 테스트시 테스트용 범프에 대해 EDS 테스트를 수행할 수 있도록 함으로써, 범프 공정을 모두 수행한 후에 EDS 테스트를 수행할 수 있다. 이와 같이 범프 공정을 모두 수행한 후에 EDS 테스트를 수행할 수 있게 됨으로써, 종래에 생산라인에서 테스트라인을 번갈아 이동시키면서 제조공정 및 테스트공정을 수행함으로써 발생하였던 오염 문제가 발생하지 않으면서, 동시에 상대적으로 비용이 저렴한 통상의 프루브 카드를 테스트 장비로서 이용할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (14)

  1. 반도체칩;
    상기 반도체칩의 일표면의 가장자리를 따라 배치되는 패드;
    상기 반도체칩의 일표면위에서 상기 패드와 소정 간격 이격되도록 배치되는 실장용 범프;
    상기 패드와 실장용 범프를 전기적으로 연결시키는 재배치 연결선; 및
    상기 패드 위에 배치되어 상기 재배치 연결선과 전기적으로 연결되며, 전기적 특성 테스트시 테스트 대상으로 사용되는 테스트용 범프를 구비하는 것을 특징으로 하는 플립칩 반도체 패키지.
  2. 제1항에 있어서,
    상기 재배치 연결선은, 일 단부가 상기 패드에 컨택되고 다른 단부의 상부가 상기 실장용 범프에 컨택되도록 배치되는 도전막인 것을 특징으로 하는 플립칩 반도체 패키지.
  3. 제2항에 있어서,
    상기 테스트용 범프는 상기 재배치 연결선 중 상기 패드에 컨택된 부분의 상부면에 컨택되도록 배치되는 것을 특징으로 하는 플립칩 반도체 패키지.
  4. 제1항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 동일한 재질 및 동일한 공정으로 형성되되, 배치되는 위치만 상호 상이한 것을 특징으로 하는 플립칩 반도체 패키지.
  5. 제4항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프인 것을 특징으로 하는 플립칩 반도체 패키지.
  6. 반도체칩;
    상기 반도체칩의 일표면의 가장자리를 따라 배치되는 패드;
    상기 반도체칩의 일표면위에서 상기 패드와 소정 간격 이격되도록 배치되는 실장용 범프;
    상기 패드와 실장용 범프를 전기적으로 연결시키는 재배치 연결선; 및
    상기 패드와 상기 실장용 범프 사이에 위치하도록 상기 재배치 연결선 위에 배치되어 상기 재배치 연결선과 전기적으로 연결되며, 전기적 특성 테스트시 테스트 대상으로 사용되는 테스트용 범프를 구비하는 것을 특징으로 하는 플립칩 반도체 패키지.
  7. 제6항에 있어서,
    상기 재배치 연결선은, 일 단부가 상기 패드에 컨택되고 다른 단부의 상부가 상기 실장용 범프에 컨택되며, 그 사이의 상부는 상기 테스트용 범프가 컨택되도록 배치되는 도전막인 것을 특징으로 하는 플립칩 반도체 패키지.
  8. 제6항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 동일한 재질 및 동일한 공정으로 형성되되, 배치되는 위치만 상호 상이한 것을 특징으로 하는 플립칩 반도체 패키지.
  9. 제8항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프인 것을 특징으로 하는 플립칩 반도체 패키지.
  10. 반도체칩 위에 반도체칩의 패드를 노출시키는 개구부를 갖는 보호막을 형성하는 단계;
    상기 패드에 전기적으로 연결되도록 상기 보호막 위에 재배치 연결선을 형성하는 단계;
    상기 재배치 연결선의 제1 영역 및 제2 영역을 노출시키는 개구부를 갖는 외부 보호막을 형성하는 단계; 및
    상기 재배치 연결선의 제1 영역 및 제2 영역의 노출 표면에 각각 전기적으로 컨택되는 실장용 범프 및 테스트용 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 플립칩 반도체 패키지의 제조방법.
  11. 제10항에 있어서,
    상기 제1 영역은 상기 패드로부터 수평방향으로 이격된 위치의 영역이고, 상기 제2 영역은 상기 패드와 중첩되는 영역인 것을 특징으로 하는 플립칩 반도체 패키지의 제조방법.
  12. 제10항에 있어서,
    상기 제1 영역은 상기 패드로부터 수평방향으로 이격된 위치의 영역이고, 상 기 제2 영역은 상기 패드와 상기 제1 영역 사이에 위치하는 영역인 것을 특징으로 하는 플립칩 반도체 패키지의 제조방법.
  13. 제10항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 동일한 방법에 의해 동시에 만들어지는 것을 특징으로 하는 플립칩 반도체 패키지의 제조방법.
  14. 제13항에 있어서,
    상기 실장용 범프 및 테스트용 범프는 골드 범프 또는 솔더 범프인 것을 특징으로 하는 플립칩 반도체 패키지의 제조방법.
KR1020040031357A 2004-05-04 2004-05-04 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 Expired - Fee Related KR100585142B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040031357A KR100585142B1 (ko) 2004-05-04 2004-05-04 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
CNA2005100667232A CN1700457A (zh) 2004-05-04 2005-04-30 用于测试凸点的倒装芯片半导体封装及其制造方法
JP2005134661A JP2005322921A (ja) 2004-05-04 2005-05-02 バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US11/121,885 US20050248011A1 (en) 2004-05-04 2005-05-04 Flip chip semiconductor package for testing bump and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031357A KR100585142B1 (ko) 2004-05-04 2004-05-04 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050106581A KR20050106581A (ko) 2005-11-10
KR100585142B1 true KR100585142B1 (ko) 2006-05-30

Family

ID=35238699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031357A Expired - Fee Related KR100585142B1 (ko) 2004-05-04 2004-05-04 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법

Country Status (4)

Country Link
US (1) US20050248011A1 (ko)
JP (1) JP2005322921A (ko)
KR (1) KR100585142B1 (ko)
CN (1) CN1700457A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102371B1 (en) * 2004-05-19 2006-09-05 National Semiconductor Corporation Bilevel probe
JP4717523B2 (ja) * 2005-06-13 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7259028B2 (en) * 2005-12-29 2007-08-21 Sandisk Corporation Test pads on flash memory cards
CN103779250B (zh) * 2012-10-22 2017-02-15 展讯通信（上海）有限公司 用于倒装芯片的电学测试的装置和方法
WO2013010512A2 (en) * 2012-10-22 2013-01-24 Spreadtrum Communications (Shanghai) Co., Ltd. Apparatus and method of electrical testing for flip chip
CN103700598A (zh) * 2013-12-10 2014-04-02 北京中电华大电子设计有限责任公司 支持多种芯片封装形式的方法
USD730906S1 (en) * 2014-07-01 2015-06-02 Google Inc. Mobile device module
USD728577S1 (en) * 2014-07-01 2015-05-05 Google Inc. Mobile device module
KR102387541B1 (ko) 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
KR102398663B1 (ko) 2015-07-09 2022-05-16 삼성전자주식회사 칩 패드, 재배선 테스트 패드 및 재배선 접속 패드를 포함하는 반도체 칩
WO2018187124A1 (en) * 2017-04-07 2018-10-11 Microchip Technology Incorporated A semiconductor package having exposed redistribution layer features and related methods of packaging and testing
KR102712511B1 (ko) * 2019-05-10 2024-10-07 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치
WO2020248212A1 (zh) * 2019-06-14 2020-12-17 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备
KR102714984B1 (ko) * 2019-06-25 2024-10-10 삼성전자주식회사 칩 적층 반도체 패키지 및 그 제조 방법
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205543A (ja) * 1988-02-12 1989-08-17 Fujitsu Ltd フリップチップ接合用ｌｓｉ素子チップ
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US6342399B1 (en) * 1999-11-08 2002-01-29 Agere Systems Guardian Corp. Testing integrated circuits
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing

Also Published As

Publication number Publication date
CN1700457A (zh) 2005-11-23
KR20050106581A (ko) 2005-11-10
JP2005322921A (ja) 2005-11-17
US20050248011A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US5534784A (en) Method for probing a semiconductor wafer
EP0073149B1 (en) Semiconductor chip mounting module
US7064445B2 (en) Wafer level testing and bumping process
US20040069988A1 (en) Bonding pad with separate bonding and probing areas
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US8404497B2 (en) Semiconductor device and method of manufacturing the same
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
KR20180125877A (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
US7825410B2 (en) Semiconductor device
CN1954225A (zh) 半导体集成电路器件的制造方法
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
KR20040080739A (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US20030089977A1 (en) Package enclosing multiple packaged chips
US20100117084A1 (en) Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device
US7501701B2 (en) Rewiring substrate strip having a plurality of semiconductor component positions
US20080303177A1 (en) Bonding pad structure
KR100269539B1 (ko) Csp소자 제조방법과 제조된 csp소자
US20030122255A1 (en) Ball grid array package
CN112185921B (zh) 具有混合引线键合焊盘的半导体芯片
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
JPH10125740A (ja) 半導体パッケージ用検査治具
KR20000018908A (ko) 단락 패턴을 갖는 마스크를 이용한 반도체 칩 제조방법
JPH0945740A (ja) 半導体基板の評価方法及びそれに用いるチェック用ボード

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040504

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060524

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090514

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160409