KR100583978B1

KR100583978B1 - 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치

Info

Publication number: KR100583978B1
Application number: KR1020000006449A
Authority: KR
Inventors: 곽동영; 류순성; 김후성; 정유호; 김용완; 박덕진; 이우채
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2000-02-11
Filing date: 2000-02-11
Publication date: 2006-05-26
Anticipated expiration: 2020-02-11
Also published as: KR20010081249A

Abstract

본 발명은 액정 표시장치의 제조공정에 있어서, 마스크의 수를 줄여 제품의 생산 수율과 불량률을 감소시키는 것이다.

특히, 스토리지 캐패시터에서 게이트 배선과 화소전극의 단락으로 발생할 수 있는 불량을 개선하기 위해 본 발명에서는 다수개의 화소영역과 상기 각 화소영역의 한 구석에 스위칭 영역이 정의된 기판과, 상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 가로방향으로 형성된 게이트 배선과; 상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 세로방향으로 형성된 데이터 배선과; 상기 각 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터에서 신호를 인가 받고, 상기 화소영역에 형성된 화소전극과; 상기 데이터 배선과 상기 박막 트랜지스터를 덮고, 상기 화소전극과 인접한 데이터 배선을 덮는 부분의 가장자리가 굴곡지게 형성된 보호막을 포함하는 액정 표시장치의 어레이 기판에 관해 개시한다.

Description

액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치{Liquid crystal display and method for fabricating the same}

도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.

도 2는 일반적인 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도.

도 3a 내지 도 3d는 도 2의 절단선 Ⅲ-Ⅲ을 따른 단면의 공정을 나타내는 공정도.

도 4는 도 2의 A 부분을 확대한 평면도.

도 5는 도 4의 절단선 Ⅴ-Ⅴ로 자른 단면을 도시한 단면도.

도 6은 본 발명에 따른 액정 표시장치의 평면을 도시한 평면도.

도 7은 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면을 도시한 단면도.

도 8은 도 6의 B 부분을 확대한 평면도.

도 9a와 도 9b는 도 8의 절단선 Ⅸ-Ⅸ로 자른 단면의 제작 공정도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 게이트 배선 102 : 게이트 전극

104 : 데이터 배선 106 : 소스전극

108 : 드레인 전극 110 : 드레인 콘택홀

112 : 보호막 114 : 화소전극

150 : 게이트 절연막 152 : 순수 비정질 실리콘

154 : 불순물 비정질 실리콘 S : 박막 트랜지스터

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.

특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.

액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.

도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.

액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.

상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.

상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.

상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.

그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.

상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.

도 2는 종래 액정 표시장치의 한 화소부에 해당하는 평면을 도시한 평면도로서, 하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.

그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성된다.

또한, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.

또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(C_st)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.

상기 데이터 배선(24)과 상기 박막 트랜지스터(S)를 보호하는 보호막(40)이 형성된다.

상술한 능동행렬 액정 표시장치의 동작을 살펴보면 다음과 같다.

스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 전압이 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 전압이 인가되지 않는다.

액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.

최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.

일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.

예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.

이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 2의 절단선 Ⅲ-Ⅲ으 로 자른 단면의 공정도인 도 3a 내지 도 3d를 참조하여 설명하면 다음과 같다.

일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.

또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.

먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.

도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(26)을 형성하는 단계를 도시한 도면이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.

도 3b는 상기 게이트 전극(26) 및 노출된 기판(1)의 전면에 걸쳐 절연막(50)을 증착한다. 또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 순수 비 정질 실리콘(a-Si:H : 52)과 불순물 비정질 실리콘(n⁺a-Si:H : 54)을 증착한다.

그리고, 상기 불순물 비정질 실리콘(54) 상부에 제 2 금속층을 증착한 후, 제 2 마스크로 패터닝하여 소스 및 드레인 전극(28, 30)과 데이터 배선(24)을 형성한다. 그리고, 상기 패터닝된 제 2 금속층(24, 28, 30)을 마스크로 하여 그 하부에 형성된 불순물 비정질 실리콘(54)을 제외한 부분의 불순물 비정질 실리콘(54)을 제거하여 채널(channel ; CH)을 형성한다.

상기 채널(CH)은 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 불순물 비정질 실리콘(54)을 제거하여 형성한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 불순물 반도체층(54)을 제거하지 않으면 박막 트랜지스터의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.

상기 불순물 비정질 실리콘(54)의 제거에는 신중한 주의가 요구된다. 실제 불순물 비정질 실리콘(54)의 식각시에는 그 하부에 형성된 순수 비정질 실리콘(52)과 식각 선택비가 없으므로 순수 비정질 실리콘(52)을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터의 특성에 직접적인 영향을 미친다.

이후, 상기 불순물 비정질 실리콘(54)을 제거하여 채널(CH)을 형성한 후, 상기 제 2 금속층 상의 전면을 덮는 보호막(40)을 증착하고, 도 3c에 도시된 도면에서와 같이 드레인 전극(30)의 일부가 노출되도록 드레인 콘택홀(30')과 상기 데이 터 배선(24)을 덮도록 패터닝한다.

이 때, 상기 패터닝된 보호막(즉, 데이터 배선, 소스 및 드레인 전극을 덮는 보호막) 이외의 부분은 동시에 식각한다. 즉, 보호막(40)과 순수 반도체층(52)과 게이트 절연막(50)이 동시에 식각된다.

도 3d는 화소전극(14)을 형성하는 단계를 도시한 도면으로 상기 드레인 콘택홀(30')을 통해 노출된 드레인 전극(30)과 상기 화소전극(14)은 접촉하게 된다.

상술한 바와 같이 단 4번의 마스크 공정만으로 액정 표시장치의 제작이 가능하기 때문에 제품의 수율을 향상할 수 있다.

상술한 종래의 액정 표시장치의 제조방법은 4번의 마스크만으로 액정 표시장치를 제작할 수 있음으로, 액정 표시장치의 제작시 마스크의 미스 얼라인으로 인한 수율 감소를 방지할 수 있다.

그러나, 도 2의 A 부분을 확대한 평면도인 도 4에 도시된 도면에서와 같이, 상기 화소전극(14)의 형성시 불량패턴(14')이 발생할 수 있다.

상기 불량패턴(14')은 데이터 배선(24)과 접촉하게 되어 점불량(dot defect)으로 발전할 수 있다.

즉, 상기 도 4의 절단선 Ⅴ-Ⅴ로 자른 단면을 도시한 도 5에 도시된 바와 같이 상기 보호막(40)과 순수 비정질 실리콘(52)과 게이트 절연막(50)이 일괄 식각되기 때문에 식각된 측면에서는 상기 순수 비정질 실리콘(52)의 측면이 노출되게 된 다.

이 때, 화소전극(14)에 불량패턴(14')이 발생하게 되면, 상기 측면이 노출된 순수 비정질 실리콘(52)과 불량패턴의 화소전극(14')이 단락(short)되어 추후, 화소전극에 인가된 신호의 누설이 심화될 수 있다.

상기와 같이 신호의 누설이 심화되면, 액정 표시장치의 화질에 심각한 결과를 초래할 수 있다.

또한, 상기 데이터 배선(24)과 접촉하는 순수 비정질 실리콘(52)과 상기 화소전극(14)과의 거리가 짧기 때문에 상기 데이터 배선(24)에 신호가 인가될 때, 상기 인가된 데이터 배선(24)의 신호에 의해 상기 순수 비정질 실리콘(52)에 전기장이 발생하게 된다. 따라서, 상기 순수 비정질 실리콘(54)에서 발생한 전기장이 인접한 화소전극(14)에 영향을 미쳐서 크로스-토크의 현상이 발생할 수 있다.

상술한 문제점을 해결하기 위해 본 발명에서는 불량화소 패턴으로 인한 데이터 배선과 화소전극간의 단락을 방지하는데 그 목적이 있다.

또한, 4 마스크로 제작된 액정 표시장치의 안정된 구조를 확보하는데 본 발명의 또 다른 목적이 있다.

상기와 같은 목적을 달성하기 위해 본 발명에서는 다수개의 화소영역과 상기 각 화소영역의 한 구석에 스위칭 영역이 정의된 기판과, 상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 가로방향으로 형성된 게이트 배선과; 상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 세로방향으로 형성된 데이터 배선과; 상기 각 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터에서 신호를 인가 받고, 상기 화소영역에 형성된 화소전극과; 상기 데이터 배선과 상기 박막 트랜지스터를 덮고, 상기 화소전극과 인접한 데이터 배선을 덮는 부분의 가장자리가 굴곡지게 형성된 보호막을 포함하는 액정 표시장치의 어레이 기판을 제공한다.

그리고, 본 발명에서는 기판을 구비하는 단계와; 상기 기판 상에 절연막, 순수 반도체층, 불순물 반도체층, 금속층을 순서대로 증착하는 단계와; 상기 금속층을 식각하여 데이터 배선을 형성하는 단계와; 상기 식각된 데이터 배선을 마스크로하여 그 하부 이외의 부분에 형성된 상기 불순물 반도체층을 식각하는 단계와; 상기 식각된 불순물 반도체층에 의해 노출된 순수 반도체층 및 상기 데이터 배선을 덮는 보호막을 형성하는 단계와; 상기 데이터 배선의 연장된 방향으로 상기 데이터 배선을 덮으며 양 가장자리가 요철지도록 상기 보호막과, 순수 반도체층과, 절연막을 동시에 건식식각으로 상기 순수 반도체층이 상기 보호막에 비해 과식각하여 보호막의 양 가장자리가 언더컷 형상이 되게 식각하는 단계를 포함하는 액정 표시장치 제조방법을 제공한다.

본 발명에 따른 액정 표시장치의 제조방법에서는 종래의 4 마스크에 의해 제조되는 액정 표시장치에서 발생할 수 있는 화소전극과 데이터 배선간의 단락을 상기 데이터 배선 형상을 변경함으로서 불량을 줄이는 방법을 제시한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.

도 6은 본 발명에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로 방향으로 게이트 배선(100)이 형성되고, 상기 게이트 배선(100)의 일측에는 게이트 배선(100)에서 연장된 게이트 전극(102)이 형성된다.

또한, 세로 방향으로 데이터 배선(104)이 형성되며, 상기 게이트 전극(102)이 형성된 부근의 데이터 배선(104)에는 소스 전극(106)이 상기 게이트 전극(102)과 소정면적 오버랩되게 형성된다. 또한 상기 소스 전극(106)과 대응되는 위치에는 드레인 전극(108)이 형성되며, 상기 게이트 전극(102), 소스 전극(106), 드레인 전극(108)으로 박막 트랜지스터(S)가 구성된다.

또한, 상기 데이터 배선(104)과 상기 박막 트랜지스터(S)를 덮는 형태로 보호막(112)이 형성된다. 상기 드레인 전극(108) 상부 상기 보호막(112)에는 드레인 콘택홀(110)이 형성되며, 상기 드레인 콘택홀(110)을 통해 노출된 드레인 전극(108)과 접촉하는 화소전극(114)이 형성된다.

상기 화소전극은 호명한 도전성 금속이 사용되며 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO) 등이 사용된다.

이 때, 상기 데이터 배선(104)을 덮는 보호막(112)은 그 가장자리가 굴곡진 형상으로 구성된다. 즉, 상기 보호막의 가장자리는 요철 형상으로 구성된다.

도 7은 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면을 도시한 단면도로서, 본 발명에 따른 액정 표시장치의 구조를 설명하면 다음과 같다.

기판(1) 상에 게이트 전극(102)이 형성되고, 상기 게이트 전극(102)을 덮는 게이트 절연막(150)이 형성된다. 상기 게이트 절연막(150)은 아일랜드 형상으로 상기 게이트 전극(102) 주변부에 형성된다.

상기 게이트 절연막(150) 상에는 상기 게이트 절연막(150)의 폭보다 작은 폭으로 순수 비정질 실리콘(152)이 형성되며, 상기 순수 비정질 실리콘(152) 상부에는 소스 및 드레인 전극(106, 108)이 형성되며, 상기 소스 및 드레인 전극(106, 108)의 하부에는 불순물 비정질 실리콘(154)이 형성된다.

또한, 상기 소스 및 드레인 전극(106, 108)을 덮는 형태로 보호막(112)이 형성되고, 상기 드레인 전극(108) 상부 상기 보호막(112)에는 드레인 콘택홀(110)이 형성된다.

그리고, 상기 드레인 콘택홀(110)을 통해 상기 드레인 전극(108)과 접촉하는 화소전극(110)이 형성된다.

여기서, 도 7의 H 부분을 살펴보면, 상기 게이트 절연막(150)과 상기 불순물 비정질 실리콘(154)의 사이에 개재된 순수 비정질 실리콘(152)의 가장자리가 상기 불순물 비정질 실리콘(154) 및 게이트 절연막(150)의 가장자리 보다 안쪽으로 들어간 형상임을 알 수 있다. 이것이 본 발명의 특징 부분이다. 더 자세한 설명은 도 8에서 하도록 한다.

도 8은 도 6의 B 부분을 확대한 평면도로서, 본 발명에 따른 데이터 배선(104)을 덮는 보호막(112)의 구조가 자세히 도시되어 있다.

상기 데이터 배선(104) 상부에 형성되는 보호막(112)을 굴곡지게 형성하는 이유는 종래의 액정 표시장치에서 데이터 배선 하부에 형성되는 순수 반도체층과 화소전극과의 단락을 방지하기 위함이다.

즉, 도 8에 도시된 바와 같이 상기 보호막(112)의 패턴형상을 굴곡지게 하여 건식식각 하면, 상기 굴곡진 부분에서 상기 식각 가스가 와류 하게 된다. 따라서, 상기 보호막(112) 하부에 형성되는 순수 비정질 실리콘(152)은 상기 보호막(112)의 굴곡진 형상처럼 안쪽으로 과식각 되게 된다.

따라서, 추후 화소전극(114)에 불량패턴이 형성되어도, 상기 보호막(112) 하부에 위치하는 순수 비정질 실리콘(152)이 안쪽으로 괴식각되어 형성됨으로 단락불량이 발생하지 않게 된다. 즉, 상기 보호막(112)의 가장자리 부는 상기 순수 비정질 실리콘(152)이 안쪽으로 괴식각되어 언더컷(under cut) 형상으로 구성된다.

도 9a와 도 9b는 상기 도 8의 절단선 Ⅸ-Ⅸ로 자른 단면의 제작공정을 도시한 도면으로, 도 9a에 도시된 도면에서와 같이 상기 보호막(112) 패턴의 부분을 제외한 부분(112a, 152a, 150a)을 동시에 식각 하는데, 이 때, 상기 식각되는 순수 비정질 실리콘(152a)이 식각될 때, 식각가스가 상기 보호막(112)의 하부에 위치하는 순수 비정질 실리콘(152) 부분에서 와류현상이 일어나게 된다. 따라서, 상기 보호막(112)의 안쪽으로 상기 순수 비정질 실리콘(152) 괴식각되게 된다.

도 9b는 화소전극(114)이 형성된 도면을 도시한다.

상기 화소전극(114)을 형성할 때, 불량화소패턴(114a)이 발생하더라도, 상기 보호막(112)의 하부에 존재하는 상기 순수 비정질 실리콘(152)층에 과식각된 부분이 존재하기 때문에 불량화소패턴(114a)과의 단락이 발생하지 않게 된다.

상기와 같이 보호막(112)의 가장자리가 요철형상으로 구성되면, 건식 식각과정에서 상기 요철부에 식각 가스가 와류 하게 된다. 따라서, 상기 요철부에서 와류 하는 와류가스에 의해 상기 보호막(112) 하부에 형성되는 순수 비정질 실리콘(152)은 상기 보호막(112)의 안쪽으로 과식각 되게 된다.

본 발명은 상기와 같이 미세패턴(요철부)에서 식각가스가 외류하는 현상을 이용하여 화소전극(114)과 데이터 배선(104) 간의 단락을 줄이는 것이다.

상술한 본 발명의 실시예로 액정 표시장치를 제작할 경우 4 번의 마스크만으로 액정 표시장치를 제작할 수 있기 때문에 수율을 향상할 수 있는 장점이 있다.

또한, 액정 표시장치의 데이터 배선을 보호하는 보호막패턴을 가장자리가 굴곡지게 형성하면, 데이터 배선 이외의 부분에 형성된 보호막을 식각할 때, 상기 굴곡진 부분에서 식각 가스의 와류현향이 일어나게 되어 상기 보호막 하부에 형성된 순수 비정질 실리콘층이 과식각 되게 되어 불량화소패턴에 의한 데이터 배선과 화소전극간에 단락을 방지할 수 있는 장점이 있다.

Claims

다수개의 화소영역과 상기 각 화소영역의 한 구석에 스위칭 영역이 정의된 기판과,

상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 가로방향으로 형성된 게이트 배선과;

상기 기판 상에 형성되고, 상기 각 화소영역의 경계부에 세로방향으로 형성된 데이터 배선과;

상기 각 배선에서 신호를 인가 받고, 상기 스위칭 영역에 형성된 박막 트랜지스터와;

상기 박막 트랜지스터에서 신호를 인가 받고, 상기 화소영역에 형성된 화소전극과;

상기 데이터 배선과 상기 박막 트랜지스터를 덮고, 상기 화소전극과 인접한 데이터 배선을 덮는 부분의 가장자리가 굴곡지게 형성된 보호막

을 포함하는 액정 표시장치의 어레이 기판.
청구항 1에 있어서,

상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 집단에서 선택된 물질인 액정 표시장치의 어레이 기판.
기판을 구비하는 단계와;

상기 기판 상에 절연막, 순수 반도체층, 불순물 반도체층, 금속층을 순서대로 증착하는 단계와;

상기 금속층을 식각하여 데이터 배선을 형성하는 단계와;

상기 식각된 데이터 배선을 마스크로하여 그 하부 이외의 부분에 형성된 상기 불순물 반도체층을 식각하는 단계와;

상기 식각된 불순물 반도체층에 의해 노출된 순수 반도체층 및 상기 데이터 배선을 덮는 보호막을 형성하는 단계와;

상기 데이터 배선의 연장된 방향으로 상기 데이터 배선을 덮으며 양 가장자리가 요철지도록 상기 보호막과, 순수 반도체층과, 절연막을 동시에 건식식각으로 상기 순수 반도체층이 상기 보호막에 비해 과식각하여 보호막의 양 가장자리가 언더컷 형상이 되게 식각하는 단계

를 포함하는 액정 표시장치 제조방법.
청구항 3에 있어서,

상기 순수 반도체층은 비정질 실리콘이고, 상기 불순물 반도체층은 상기 비정질 실리콘형성시 5족 원소인 인(P)을 첨가하여 형성하는 액정 표시장치 제조방법.
청구항 3에 있어서,

상기 보호막의 식각시 상기 드레인 전극의 일부가 노출되도록 드레인 콘택홀을 형성하는 단계와;

상기 식각된 보호막 상에 상기 노출된 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 더욱 포함하는 액정 표시장치 제조방법.
청구항 5에 있어서,

상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 집단에서 선택된 물질인 액정 표시장치 제조방법.