[go: up one dir, main page]

KR100583491B1 - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100583491B1
KR100583491B1 KR1020000018291A KR20000018291A KR100583491B1 KR 100583491 B1 KR100583491 B1 KR 100583491B1 KR 1020000018291 A KR1020000018291 A KR 1020000018291A KR 20000018291 A KR20000018291 A KR 20000018291A KR 100583491 B1 KR100583491 B1 KR 100583491B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
encapsulant
semiconductor
semiconductor package
signal extracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000018291A
Other languages
English (en)
Other versions
KR20010094894A (ko
Inventor
양준영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000018291A priority Critical patent/KR100583491B1/ko
Publication of KR20010094894A publication Critical patent/KR20010094894A/ko
Application granted granted Critical
Publication of KR100583491B1 publication Critical patent/KR100583491B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 최소의 부품으로 칩싸이즈화가 가능하고, 또한 방열 성능이 우수한 동시에 적층된 구조를 구현할 수 있는 반도체패키지 및 그 제조 방법을 제공하기 위해, 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 상면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 상면에 그 제1반도체칩의 크기보다 작은 크기로서 접착수단에 의해 접착된 제2반도체칩과; 상기 제1반도체칩 및 제2반도체칩의 입출력패드에 일단이 본딩되고, 타단이 상부를 향해 연장된 신호인출수단과; 상기 신호인출수단의 타단이 상부로 노출되도록 하는 동시에, 상기 제1반도체칩 및 제2반도체칩의 상면을 봉지하는 봉지재를 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}
도1a 내지 도1e는 본 발명에 의한 신호인출수단으로서 도전성와이어를 이용하는 반도체패키지의 단면도이다.
도2는 도1a 내지 도1e에 도시된 반도체패키지의 통상적인 사시도이다.
도3a 내지 도3c는 본 발명에 의한 신호인출수단으로서 도전성와이어 및 도전성볼을 이용한 반도체패키지를 도시한 단면도이다.
도4a 내지 도4c는 본 발명에 의한 신호인출수단으로서 도전성 범프를 이용한 반도체패키지를 도시한 단면도이다.
도5a 내지 도5d는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
101~111; 본 발명에 의한 반도체패키지
2; 제1반도체칩 4,8; 입출력패드
6; 제2반도체칩 10; 도전성와이어
10a; 노출면 10b,10d; 단부
10c; 돌출부 12; 봉지재
14; 도전성볼 16; 도전성 범프
18; 단부 w; 웨이퍼
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 최소의 부품으로 칩싸이즈화가 가능하고, 또한 방열 성능이 우수한 동시에 적층된 구조를 구현할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
최근에는 패키지 어셈블링 기술의 발달로 인해 점차 반도체패키지의 크기가 반도체칩의 크기에 근접하고 있다. 또한, 반도체패키지의 기능을 최대한 높이기 위해 다수의 반도체칩을 하나의 반도체패키지내에서 적층한 구조도 개시되고 있다. 더불어, 최근의 반도체칩에 대한 집적도가 커지고 또한 그 동작 주파수가 높아짐에 따라 상기 반도체칩에서 발생하는 열을 적절히 처리할 수 있는 구조도 여러 가지로 개시되고 있다.
그러나, 이러한 반도체패키지들은 그 반도체칩을 적층하거나 또는 방열성능을 향상시키기 위해 별도의 구성 부품(예를 들면, 다층의 인쇄회로기판 내지 방열판)이 더 부가되어 비용이 고가로 되는 문제점이 있다.
또한, 반도체칩을 적층한 상태에서는 칩싸이즈화된 반도체패키지의 구조를 얻기 힘들뿐만 아니라, 방열수단을 장착한 상태에서도 칩싸이즈화된 반도체패키지의 구조를 얻기 힘들다.
더불어, 상기와 같이 반도체패키지가 칩싸이즈화되고, 반도체칩이 적층되고, 방열성능이 향상된 3가지 효과를 동시에 만족하는 반도체패키지는 아직 개시되지 않았다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 발명한 것으로, 전체적인 크기는 칩싸이즈화되고, 적층된 반도체칩을 가지며 또한 방열성능이 향상된 반도체패키지 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 제1반도체칩과; 상면에 다수의 입출력패드가 형성되어 있으며, 상기 제1반도체칩의 상면에 그 제1반도체칩의 크기보다 작은 크기로서 접착수단에 의해 접착된 제2반도체칩과; 상기 제1반도체칩 및 제2반도체칩의 입출력패드에 일단이 본딩되고, 타단이 상부를 향해 연장된 신호인출수단과; 상기 신호인출수단의 타단이 상부로 노출되도록 하는 동시에, 상기 제1반도체칩 및 제2반도체칩의 상면을 봉지하는 봉지재를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제1반도체칩의 하면 및 측면은 봉지재 외측으로 노출되도록 함이 바람직하다.
상기 신호인출수단은 도전성와이어 또는 도전성범프가 상부 방향으로 적층되어 이루어질 수 있다.
상기 신호인출수단은 제1반도체칩 및 제2반도체칩의 입출력패드로부터 봉지 재의 상면까지, 상기 봉지재의 상면에 대해 직각 방향으로 연장될 수 있다.
또한, 상기 신호인출수단은 봉지재의 상면과 인접하는 부분이 상기 봉지재의 상면과 직각방향으로 위치됨이 바람직하다.
상기 신호인출수단은 3차원적으로 다수회 절곡됨으로써, 상기 신호인출수단의 단부가 봉지재 상면에 열과 행을 가지며 어레이됨이 바람직하다.
상기 신호인출단자는 상기 봉지재 상면과 인접하는 상기 봉지재 내측 영역의 단부가 단면상 반구형으로 형성될 수 있다.
상기 신호인출단자는 상기 봉지재 상면으로 단부가 돌출되어 니들형 돌출부가 형성될 수 있다.
상기 신호인출단자는 상기 봉지재 상면으로 단부가 연장되어 단면상 반구형 돌출부가 더 형성될 수도 있다. 상기 신호인출단자는 상기 봉지재 상면으로 단부가 돌출된 부분에 단면상 반구형의 돌출부가 더 형성될 수 있다.
상기 적층된 범프의 단부는 봉지재 상면으로 노출 또는 돌출됨이 바람직하다.
상기 봉지재 상면으로 노출된 범프의 단부에는 도전성볼이 더 융착될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명은 다수의 스크라이브 라인에 의해 다수의 제1반도체칩이 대략 바둑판 형상으로 어레이되어 있는 웨이퍼를 제공하는 단계와; 상기 각각의 제1반도체칩 상면에 접착수단을 이용하여 상기 제1반도체칩의 크기보다 작은 제2반도체칩을 접착하는 단계와; 상기 제1반도체칩 및 제2반도 체칩에 신호인출수단의 단부를 본딩하는 단계와; 상기 제1반도체칩, 제2반도체칩 및 신호인출수단을 봉지재로 봉지하는 단계와; 상기 웨이퍼에 형성된 스크라이브 라인을 따라 상기 봉지재 및 제1반도체칩을 낱개로 절단하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기 봉지 단계후 상기 제1반도체칩과 제2반도체칩에 본딩된 신호인출수단의 타단이 봉지재 외측으로 노출되도록 일정두께의 봉지재 상면을 그라인딩하는 단계가 더 포함됨이 바람직하다.
상기 신호인출수단은 도전성와이어일 수 있다.
상기 도전성와이어는 일단이 제1반도체칩에 본딩되고, 타단이 제2반도체칩에 본딩됨이 바람직하다.
상기 도전성와이어는 제1반도체칩 및 제2반도체칩의 상면에 대해 대략 수직 방향으로 봉지재의 그라인딩될 면까지 연장시킴이 바람직하다.
상기 도전성와이어는 3차원적으로 절곡시켜 차후 봉지재의 그라인딩된 면에 상기 도전성와이어의 단부가 어레이되도록 함이 바람직하다.
상기 도전성와이어는 제1반도체칩 및 제2반도체칩에 일단을 본딩하고, 봉지재의 그라인딩될 면 근방에서 상기 도전성와이어의 직경보다 크게 볼을 더 형성할 수 있다.
상기 도전성와이어는 그 단부가 봉지재 상면으로 돌출되도록 그라인딩할 수도 있다.
상기 봉지재 상면으로 돌출된 도전성와이어의 단부를 리플로우하여 봉지재 상면에 단면상 반구형 돌출부가 형성되도록 할 수 있다.
상기 봉지재 상면으로 돌출된 도전성와이어의 단부에는 도전성볼을 더 융착할 수도 있다.
상기 신호인출수단은 상부로 적층된 다수의 도전성범프로 할 수도 있다.
이때, 상기 그라인딩 단계는 도전성범프의 단부가 봉지재 상면으로 돌출되도록 할 수도 있다.
또한, 상기 절단단계후 봉지재 상면으로 노출된 도전성범프의 표면에 도전성볼을 더 융착할 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 반도체칩을 적층함으로 반도체패키지의 고기능화를 구현함은 물론, 반도체칩의 상면에만 봉지재가 봉지됨으로써 칩싸이즈화된 반도체패키지를 얻게 된다.
또한, 종래와 같은 인쇄회로기판이나 써킷필름 등을 구비하지 않고서도 신호인출수단을 이용하여 반도체칩으로부터 신호를 직접 마더보드에 전달할 수 있게 되고, 또한 저렴한 가격으로 반도체패키지를 제조할 수 있게 된다.
더불어, 반도체칩의 하면 내지 측면이 공기중으로 직접 노출됨으로써 방열성능이 우수한 반도체패키지를 얻게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도1a 내지 도1e는 본 발명에 의한 신호인출수단으로서 도전성와이어를 이용 한 반도체패키지(101~105)의 단면도이다.
먼저 도1a에 도시된 반도체패키지(101)를 참조하면, 상면에 다수의 입출력패드(4)가 형성된 제1반도체칩(2)이 구비되어 있다. 상기 제1반도체칩(2)의 상면에는 역시 상면에 다수의 입출력패드(8)가 형성된 제2반도체칩(6)이 접착수단 예를 들면 양면접착테이프나 접착제에 의해 접착되어 있다. 물론, 상기 제2반도체칩(6)이 제1반도체칩(2)의 입출력패드(4)와 간섭하지 않토록 상기 제1반도체칩(2)의 입출력패드(4)는 엣지패드형(Edge Pad Type)이며, 상기 제2반도체칩(6)의 크기는 제1반도체칩(2)의 크기보다 작게 되어 있다.
한편, 상기 제1반도체칩(2)의 입출력패드(4)와 상기 제2반도체칩(6)의 입출력패드(8)에는 각각 신호인출수단의 일단이 본딩되어 있고, 타단은 상기 제1반도체칩(2) 및 제2반도체칩(6)의 상부를 향해 연장되어 있다. 여기서, 상기 신호인출수단은 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(10)를 이용할 수 있다.
계속해서, 상기 제1반도체칩(2) 및 제2반도체칩(6)의 상면은 봉지재(12)로 봉지되어 있되, 상기 신호인출수단의 타단은 상기 봉지재(12) 외측으로 노출되어 상기 봉지재(12) 상면과 동일면의 노출면(10a)을 이루고 있다. 상기 봉지재(12) 외측으로 노출된 신호인출수단은 차후 마더보드의 패턴에 실장된다.
한편, 상기 봉지재(12)는 제1반도체칩(2) 및 제2반도체칩(6)의 상면만을 감싸는 형태를 함으로써, 상기 제1반도체칩(2)의 하면과 측면은 공기중으로 직접 노출되어 반도체패키지(101)의 방열성능이 향상된다.
전술한 바와 같이 상기 반도체패키지(101)는 상기 제1반도체칩(2) 및 제2반 도체칩(6)의 입출력패드(4,8)에 연결된 신호인출수단의 노출면(10a)이 직접 마더보드에 실장되며, 따라서 종래와 같은 인쇄회로기판 및 써킷필름과 같은 부자재가 필요없게 된다.
다음으로 도1b를 참조하며, 이하의 설명에서 제시되는 반도체패키지는 도1a에서 언급된 것과 유사하므로 그 차이점을 중심으로 설명하기로 한다.
도1b에 도시된 반도체패키지(102)는 도1a의 반도체패키지(101)와 다르게 신호인출수단이 제1반도체칩(2) 및 제2반도체칩(6)의 상면과 수직 방향으로 연장되어 있다. 즉, 도1a의 반도체패키지(101)에서는 신호인출수단이 제1반도체칩(2) 및 제2반도체칩(6)의 상면에서 곡선을 그리며 상부로 연장됨에 따라 그 봉지재(12) 상면에 형성되는 신호인출수단의 노출면(10a)이 타원형으로 형성된다. 그러나, 도1b의 반도체패키지(102)에서는 상기 신호인출수단을 제1반도체칩(2) 및 제2반도체칩(6)의 상면에 대하여 수직 방향으로 연장시킴으로써 봉지재(12) 상면에 노출되는 신호인출수단의 노출면(10a)이 정확히 원형이 되도록 한 것이다.
다음으로 도1c의 반도체패키지(103)를 참조하면, 도1b의 반도체패키지(102)와 다르게 신호인출수단이 봉지재(12)의 상면과 인접하는 부분에서부터 제1반도체칩(2) 및 제2반도체칩(6)의 상면과 수직방향으로 되어 있다. 이는 도1b에 도시된 반도체패키지(102)와 같은 효과를 얻기 위함이다. 또한 도1c에 도시된 반도체패키지(103)에서는 상기 신호인출수단을 3차원적으로 절곡하여 상부로 연장시켰다. 즉, 상기 신호인출수단을 3차원적으로 절곡하게 되면, 봉지재(12) 상면을 매우 효율성있게 이용할 수 있다. 다시 말하면, 상기 신호인출수단의 노출면(10a)의 어레이된 상태를 사용자 임의로 디자인할 수 있게 됨으로써 반도체패키지 및 마더보드의 설계를 보다 용이하게 하도록 유도한다. 또한, 상기 봉지재(12) 상면으로 노출되는 신호인출수단의 노출면(10a) 각각이 최대로 이격되도록 함으로써 상기 반도체패키지(103)를 마더보드에 실장시 각 노출면(10a) 사이의 쇼트 현상도 방지할 수 있게 된다.
도1d의 반도체패키지(104)를 참조하면, 봉지재(12) 상면과 인접하는 봉지재(12) 내측 영역의 신호인출단자에는 단면상 반구형인 단부(12b)가 형성되어 있다.
또한, 도1e의 반도체패키지(105)를 참조하면, 봉지재(12) 상면과 인접하는 봉지재(12) 내측 영역의 신호인출수단이 단면상 반구형인 단부(12b)로 되어 있을 뿐만 아니라, 신호인출수단 전체가 제1반도체칩(2) 및 제2반도체칩(6)의 상면과 대략 수직 방향으로 상부를 향해 연장되어 있다.
따라서, 상기 도1d 및 도1e의 반도체패키지(104,105)에서 봉지재(12) 상면으로 노출되는 신호인출수단의 노출면(10a)은 도1a 내지 도1c의 반도체패키지(101~103)에 개시된 노출면(10a)보다 그 면적이 더 크게 됨으로써 마더보드에의 실장이 보다 안정적으로 수행된다. 또한 여기서 상기 도1d의 반도체패키지(104)에 도시된 신호인출수단의 노출면(10a)은 평면상 타원형인 반면, 도1e의 반도체패키지(105)에 도시된 신호인출수단의 노출면(10a)은 평면상 대략 원형이다.
도2는 도1a 내지 도1e에 도시된 반도체패키지(101~105)의 통상적인 사시도로서, 도시된 바와 같이 봉지재(12) 상면에 다수의 신호인출수단의 노출면(10a)이 구 비되어 있으며, 상기 노출면(10a)은 행과 열을 가지며 어레이되어 있다. 상기 노출면(10a)의 어레이 상태는 상기 신호인출수단을 3차원적으로 다수회 절곡함에 의해 임의적으로 조정할 수 있다.
도3a 내지 도3c는 본 발명에 의한 신호인출수단으로서 도전성와이어 및 도전성볼을 이용한 반도체패키지(106~108)를 도시한 단면도이다.
여기서, 도3a 내지 도3c에 도시된 반도체패키지(106~108) 역시 상기 도1a 내지 도1e에 도시된 반도체패키지(101~105)와 유사하므로 그 차이점만을 설명하기로 한다.
먼저 도3a의 반도체패키지(106)를 참조하면, 제1반도체칩(2) 및 제2반도체칩(6)의 입출력패드(4,8)에 일단이 본딩된 신호인출수단의 타단은 봉지재(12) 상면상으로 일정길이 돌출되어 돌출부(10c)를 형성하고 있다. 이와 같은 반도체패키지는 상기 돌출부(10c)가 마더보드에 실장될 때에 보다 많은 융착 면적을 제공하게 됨으로써 마더보드와의 조인트력이 향상된다. 여기서 상기 신호인출수단은 도전성와이어(10)이다.
또한 도3b의 반도체패키지(107)를 참조하면, 상기 신호인출수단의 타단 즉, 봉지재(12) 상면에는 단면상 반구형의 돌출부(10d)가 형성될 수도 있다. 이는 도3a에 도시된 반도체패키지(106)의 돌출부(10c)를 리플로우(Reflow)함으로써 형성된 것이다.
한편, 도3c에 도시된 바와 같이, 상기 신호인출수단의 타단 즉, 봉지재(12) 상면으로 노출된 신호인출수단의 돌출부(10c)에는 별도의 솔더볼이나 골드볼과 같 은 도전성볼(14)을 더 융착시킬 수 있다.
상기와 같은 도3a 내지 도3c에 도시된 모든 반도체패키지(106~108)는 마더보드와의 조인트력을 향상시킬 수 있는 장점이 있다.
도4a 내지 도4c는 본 발명에 의한 신호인출수단으로서 도전성 범프를 이용한 반도체패키지(109~111)의 단면도이다.
먼저 도4a의 반도체패키지(109)를 참조하면, 도시된 바와 같이 신호인출수단으로서 다수의 도전성 범프(16)가 제1반도체칩(2) 및 제2반도체칩(6)의 상면과 수직 방향으로 적층되어 봉지재(12) 상면까지 연장되어 있다. 상기 신호인출수단의 단부(18) 즉, 봉지재(12)의 상면과 인접하는 범프(16)의 단부(18)는 봉지재(12) 상면상으로 일정길이 돌출되어 있다.
한편, 도4b의 반도체패키지(110)를 참조하면, 상기 범프(16)의 단부(노출면(16a))와 봉지재(12)의 상면은 동일면을 갖도록 할 수도 있다.
또한, 도4c의 반도체패키지(111)와 같이, 상기 봉지재(12)의 상면과 동일면인 범프(16)의 단부(16a)에 솔더볼 또는 골드볼과 같은 도전성볼(14)을 더 융착할 수도 있다.
상기 도4a 및 도4c의 반도체패키지(109,111)는 봉지재(12) 상면으로 범프(16)가 돌출되어 있던가 또는 별도의 도전성볼(14)이 더 융착되어 있음으로써 마더보드와의 조인트력이 도4b의 반도체패키지(110)에 비해 우수한 장점이 있다.
도5a 내지 도5d는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
먼저 다수의 스크라이브 라인(Scribe Line)(낱개의 반도체칩으로 소잉(Sawing)시 기준이되는 라인)에 의해 다수의 제1반도체칩(2)이 대략 바둑판 형상으로 어레이되어 있는 웨이퍼(w)를 제공한다.
이어서 상기 웨이퍼(w)의 각 제1반도체칩(2) 상면에 접착수단을 이용하여 상기 제1반도체칩(2)의 크기보다 작은 제2반도체칩(6)을 접착한다.
여기서, 상기 제1반도체칩(2)은 입출력패드(4)가 엣지패드형으로 된 것을 사용하며, 상기 제2반도체칩(6)은 상기 제1반도체칩(2)의 입출력패드(4)와 간섭하지 않토록 제1반도체칩(2)의 크기보다 작은 것을 이용한다.
계속해서, 상기 제1반도체칩(2)의 입출력패드(4)와 제2반도체칩(6)의 입출력패드(8) 각각에 신호인출수단의 일단을 본딩한다.
이는 도5a에 도시된 바와 같이 도전성와이어(10)를 이용할 수도 있으며, 이때에는 상기 제1반도체칩(2)의 입출력패드(4)와 제2반도체칩(6)의 입출력패드(8)를 하나의 도전성와이어(10)로 상호 접속함이 바람직하다.
또한, 이때 상기 도전성와이어(10)로 상호 접속하는 중에는 상기 도전성와이어(10)의 중간 부분에 볼을 형성한 후 접속 작업을 완료할 수도 있다.
예를 들면, 상기 제1반도체칩(2)의 입출력패드(4)에 도전성와이어(10)의 일단을 본딩한 후 일정 높이에서 볼을 형성하고, 다시 제2반도체칩(6)의 입출력패드(8)에 도전성와이어(10)의 타단을 본딩하기 전에 일정크기의 볼을 형성한 후, 타단을 상기 제2반도체칩(6)의 입출력패드(8)에 본딩할 수 있다. 상기 볼의 형성 높이는 하기에서 설명할 봉지재(12)의 그라인딩될 면 부근에 형성함이 바람직 하다.
또한, 상기 도전성와이어(10)는 일정 높이로 제1반도체칩(2) 및 제2반도체칩(6)의 상면과 대략 수직이 되도록 연장시킴이 바람직하며, 3차원적으로 다수회 절곡시켜 연장시킬 수도 있다.
또한, 상기 신호인출수단으로서 도전성와이어(10) 대신 다수의 도전성 범프(16)를 적층하여 사용할 수도 있다.
계속해서, 도5b에 도시된 바와 같이 상기 웨이퍼(w)(제1반도체칩(2)), 제2반도체칩(6)의 상면을 에폭시몰딩컴파운드 또는 액상봉지재와 같은 봉지재(12)를 이용하여 봉지한다. 이때, 상기 신호인출수단 전체가 봉지재(12) 내측으로 완전히 위치하도록 하거나, 또는 신호인출수단(도전성와이어(10) 또는 도전성범프(16))의 일단이 봉지재(12) 외측으로 위치하도록 봉지할 수 있다.
이어서, 도5c에 도시된 바와 같이 상기 봉지재(12)의 상면으로부터 일정깊이의 봉지재(12)를 그라인딩하여 제거한다. 즉, 제1반도체칩(2) 및 제2반도체칩(6)의 각 입출력패드(4,8)에 상호 연결된 신호인출수단이 서로 단선되고, 또한 반도체패키지의 전체적인 두께가 더욱 박형화되도록 봉지재(12)의 상면을 그라인딩하여 제거한다. 상기 신호인출수단으로서 다수의 도전성 범프(16)를 이용했을 경우에는 상기 제1반도체칩(2) 및 제2반도체칩(6)의 입출력패드(4,8)에 형성된 도전성 범프(16)는 이미 단선된 상태이다.
상기와 같이 그라인딩 작업이 완료된 후에는 상기 봉지재(12) 상면으로 노출 또는 돌출된 신호인출수단 즉, 도전성와이어(10) 또는 도전성범프(16)의 단부에 도 전성볼(14)을 더 융착할 수 있다. 또한, 상기 봉지재(12) 상면으로 신호인출수단이 돌출된 경우에는 그 돌출된 부분을 리플로우함으로써 단면상 반구형이 되도록 할 수도 있다.
이어서, 도5d에 도시된 바와 같이 웨이퍼(w)에 형성된 스크라이브 라인을 따라서, 봉지재(12) 및 웨이퍼(w)를 동시에 소잉하여 낱개의 반도체패키지로 분리해 내며, 상기와 같이 분리된 반도체패키지는 곧바로 실장 가능한 형태가 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면 반도체칩을 적층함으로 반도체패키지의 고기능화를 구현함은 물론, 반도체칩의 상면에만 봉지재가 봉지됨으로써 칩싸이즈화된 반도체패키지를 얻을 수 있는 효과가 있다.
또한, 종래와 같은 인쇄회로기판이나 써킷필름 등을 구비하지 않고서도 신호인출수단을 이용하여 반도체칩으로부터 신호를 직접 마더보드에 전달할 수 있게 되고, 또한 저렴한 가격으로 반도체패키지를 제조할 수 있는 효과가 있다.
더불어, 반도체칩의 하면 내지 측면이 공기중으로 직접 노출됨으로써 방열성능이 우수한 반도체패키지를 얻을 수 있는 효과가 있다.

Claims (26)

  1. 상면의 내주연에 다수의 입출력패드가 형성된 제1반도체칩과,
    상면에 다수의 입출력패드가 형성되고, 상기 제1반도체칩에 형성된 입출력패드의 안쪽 영역으로서 상기 제1반도체칩의 상면에 상기 제1반도체칩의 크기보다 작은 크기를 가지며 접착수단에 의해 접착된 제2반도체칩과,
    상기 제1반도체칩 및 제2반도체칩의 입출력패드에 일단이 본딩되고, 타단이 상부를 향해 연장된 다수의 신호인출수단과,
    상기 제1반도체칩, 제2반도체칩 및 다수의 신호인출수단을 봉지하되, 상기 신호인출수단의 타단이 상부로 노출되고, 상기 제1반도체칩의 하면 및 측면도 외부로 노출되도록 하는 봉지재를 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
  2. 삭제
  3. 제1항에 있어서, 상기 신호인출수단은 도전성와이어인 것을 특징으로 하는 반도체패키지.
  4. 제1항에 있어서, 상기 신호인출수단은 다수의 도전성범프가 상부 방향으로 적층되어 이루어진 것을 특징으로 하는 반도체패키지.
  5. 제1항에 있어서, 상기 신호인출수단은 제1반도체칩 및 제2반도체칩의 입출력패드로부터 봉지재의 상면까지, 상기 봉지재의 상면에 대해 직각 방향으로 연장된 것을 특징으로 하는 반도체패키지.
  6. 제1항에 있어서, 상기 신호인출수단은 봉지재의 상면과 인접하는 부분이 상기 봉지재의 상면과 직각방향으로 연장된 것을 특징으로 하는 반도체패키지.
  7. 제1항에 있어서, 상기 신호인출수단은 3차원적으로 다수회 절곡됨으로써, 상기 신호인출수단의 단부가 봉지재 상면에 열과 행을 가지며 어레이 된 것을 특징으로 하는 반도체패키지.
  8. 제1항에 있어서, 상기 신호인출단자는 상기 봉지재 상면과 인접하는 상기 봉지재 내측 영역의 단부가 단면상 반구형으로 형성된 것을 특징으로 하는 반도체패키지.
  9. 제1항에 있어서, 상기 신호인출단자는 상기 봉지재 상면으로 단부가 돌출되어 니들형 돌출부가 형성된 것을 특징으로 하는 반도체패키지.
  10. 제1항에 있어서, 상기 신호인출단자는 상기 봉지재 상면으로 단부가 연장되어 단면상 반구형 돌출부가 더 형성된 것을 특징으로 하는 반도체패키지.
  11. 제9항에 있어서, 상기 신호인출단자는 상기 봉지재 상면으로 단부가 돌출된 부분에 단면상 반구형의 돌출부가 더 형성된 것을 특징으로 하는 반도체패키지.
  12. 제3항에 있어서, 상기 적층된 범프의 단부는 봉지재 상면으로 노출 또는 돌출된 것을 특징으로 하는 반도체패키지.
  13. 제12항에 있어서, 상기 봉지재 상면으로 노출된 범프의 단부에는 도전성볼이 더 융착된 것을 특징으로 하는 반도체패키지.
  14. 다수의 스크라이브 라인에 의해 다수의 제1반도체칩이 대략 바둑판 형상으로 어레이되어 있는 웨이퍼를 제공하는 단계와,
    상기 각각의 제1반도체칩 상면에 접착수단을 이용하여 상기 제1반도체칩의 크기보다 작은 제2반도체칩을 접착하는 단계와,
    상기 제1반도체칩 및 제2반도체칩에 신호인출수단의 단부를 본딩하는 단계와,
    상기 제1반도체칩, 제2반도체칩 및 신호인출수단을 봉지재로 봉지하는 단계와,
    상기 웨이퍼에 형성된 스Z크라이브 라인을 따라 상기 봉지재 및 제1반도체칩을 낱개로 절단함으로써, 상기 제1반도체칩의 하면뿐만 아니라 측면도 외부로 노출되도록 하는 단계를 포함하고,
    상기 봉지 단계후 상기 제1반도체칩과 제2반도체칩에 본딩된 다수의 신호인출수단의 타단이 봉지재 외측으로 노출되도록 일정두께의 봉지재 상면을 그라인딩하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조 방법.
  15. 삭제
  16. 제14항에 있어서, 상기 신호인출수단은 도전성와이어인 것을 특징으로 하는 반도체패키지의 제조 방법.
  17. 제16항에 있어서, 상기 도전성와이어는 일단이 제1반도체칩에 본딩되고, 타단이 제2반도체칩에 본딩되는 반도체패키지의 제조 방법.
  18. 제16항에 있어서, 상기 도전성와이어는 제1반도체칩 및 제2반도체칩의 상면에 대해 대략 수직 방향으로 봉지재의 그라인딩될 면까지 연장시킴을 특징으로 하는 반도체패키지의 제조 방법.
  19. 제16항에 있어서, 상기 도전성와이어는 3차원적으로 절곡시켜 차후 봉지재의 그라인딩된 면에 상기 도전성와이어의 단부가 어레이되도록 함을 특징으로 하는 반 도체패키지의 제조 방법.
  20. 제16항에 있어서, 상기 도전성와이어는 제1반도체칩 및 제2반도체칩에 일단을 본딩하고, 봉지재의 그라인딩될 면 근방에서 상기 도전성와이어의 직경보다 크게 볼을 더 형성하는 반도체패키지의 제조 방법.
  21. 제16항에 있어서, 상기 도전성와이어는 그 단부가 봉지재 상면으로 돌출되도록 그라인딩하는 반도체패키지의 제조 방법.
  22. 제21항에 있어서, 상기 봉지재 상면으로 돌출된 도전성와이어의 단부를 리플로우하여 봉지재 상면에 단면상 반구형 돌출부가 형성되도록 하는 반도체패키지의 제조 방법.
  23. 제21항에 있어서, 상기 봉지재 상면으로 돌출된 도전성와이어의 단부에는 도전성볼을 더 융착하는 반도체패키지의 제조 방법.
  24. 제14항에 있어서, 상기 신호인출수단은 상부로 적층된 다수의 도전성범프인 것을 특징으로 하는 반도체패키지의 제조 방법.
  25. 제24항에 있어서, 상기 그라인딩 단계는 도전성범프의 단부가 봉지재 상면으 로 돌출되도록 하여 수행함을 특징으로 하는 반도체패키지의 제조 방법.
  26. 제24항에 있어서, 상기 절단단계후, 봉지재 상면으로 노출된 도전성범프의 표면에 도전성볼을 더 융착하는 반도체패키지의 제조 방법.
KR1020000018291A 2000-04-07 2000-04-07 반도체패키지 및 그 제조방법 Expired - Lifetime KR100583491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018291A KR100583491B1 (ko) 2000-04-07 2000-04-07 반도체패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018291A KR100583491B1 (ko) 2000-04-07 2000-04-07 반도체패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010094894A KR20010094894A (ko) 2001-11-03
KR100583491B1 true KR100583491B1 (ko) 2006-05-24

Family

ID=19662609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018291A Expired - Lifetime KR100583491B1 (ko) 2000-04-07 2000-04-07 반도체패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100583491B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030747B2 (en) 2007-10-30 2011-10-04 Samsung Electronics Co., Ltd. Stacked package and method of manufacturing the same

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11538746B2 (en) * 2016-12-23 2022-12-27 Intel Corporation Vertical bond-wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same
CN119133139B (zh) * 2024-11-12 2025-03-07 甬矽半导体(宁波)有限公司 高密度衬底叠层封装结构和封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299530A (ja) * 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
JPH1012769A (ja) * 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
KR20010004041A (ko) * 1999-06-28 2001-01-15 김영환 칩 사이즈 패키지의 제조 방법
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299530A (ja) * 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
JPH1012769A (ja) * 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
KR20010004041A (ko) * 1999-06-28 2001-01-15 김영환 칩 사이즈 패키지의 제조 방법
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030747B2 (en) 2007-10-30 2011-10-04 Samsung Electronics Co., Ltd. Stacked package and method of manufacturing the same
US8349651B2 (en) 2007-10-30 2013-01-08 Samsung Electronics Co., Ltd. Stacked package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20010094894A (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
KR100583491B1 (ko) 반도체패키지 및 그 제조방법
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7170183B1 (en) Wafer level stacked package
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR20150041029A (ko) Bva 인터포저
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
JP2002050737A (ja) 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
KR20030000529A (ko) 복수의 중앙 패드형 반도체 칩이 적층된 패키지 소자 및그 제조 방법
KR102749207B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20040014156A (ko) 반도체장치
JP2010147070A (ja) 半導体装置
KR20190119474A (ko) 칩 스택 패키지
US20060284298A1 (en) Chip stack package having same length bonding leads
US7649250B2 (en) Semiconductor package
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
KR100273275B1 (ko) 칩사이즈패키지및그제조방법
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
CN112310058B (zh) 晶片封装体及其制造方法
JP2013157433A (ja) 半導体装置
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
JP2009246109A (ja) 半導体パッケージ基板及びそれを用いた半導体パッケージ
KR100388288B1 (ko) 반도체패키지의 제조 방법
KR19990051002A (ko) 적층형 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000407

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20000502

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030725

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060329

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060518

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060517

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090515

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100518

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110517

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120515

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130516

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140514

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150511

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160512

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170511

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180509

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190508

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20201007

Termination category: Expiration of duration