KR100582152B1

KR100582152B1 - 오프셋 보정 장치 및 방법

Info

Publication number: KR100582152B1
Application number: KR1020030071290A
Authority: KR
Inventors: 후지와라쯔네오
Original assignee: 샤프 가부시키가이샤
Priority date: 2002-10-15
Filing date: 2003-10-14
Publication date: 2006-05-23
Anticipated expiration: 2023-10-14
Also published as: JP2004139631A; US20040078748A1; CN1297981C; JP3887593B2; KR20040034434A; US7174501B2; CN1497584A

Abstract

오프셋 보정 장치는, 광 디스크(1) 상의 기록 데이터를 전기 신호로 변환하는 광 픽업(2)과, 재생 신호를 재생 신호의 비트 주기에 동기한 클럭마다 양자화하여 양자화 데이터 열로서 클럭마다 순차 출력하는 AD 변환기(3)와, 입력 신호인 양자화 데이터 열에 오프셋 조정량을 가산하는 가산기(4)와, 오프셋 조정된 후의 신호를 비터비 복호하여 2치화를 행하는 비터비 복호기(6)와, 비터비 복호기(6)에서의 서바이버 패스와 그 서바이버 패스에 합류하는 다른 패스 사이의 패스 매트릭 차의 표준 편차를 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록, 오프셋 조정량을 산출하는 오프셋 보정값 연산기(7)를 포함한다.

기록 매체, 광 디스크, 비터비 복호, 서바이버 패스, 패스 매트릭

Description

오프셋 보정 장치 및 방법{APPARATUS AND METHOD OF CORRECTING OFFSET}

도 1은 본 발명의 실시 형태를 도시하는 블록도.

도 2는 오프셋 보정값 연산기의 실시 형태를 도시하는 블록도.

도 3은 오프셋 보정값 연산기의 다른 실시 형태를 도시하는 블록도.

도 4는 본 발명의 다른 실시 형태를 도시하는 블록도.

도 5는 SAM을 설명하기 위한 SAM값의 히스토그램.

도 6은 본 발명의 알고리즘 도출을 설명하기 위한 양자화 데이터의 진폭 히스토그램.

도 7은 본 발명의 과제를 설명하기 위한 아이 패턴.

도 8은 본 발명의 과제를 설명하기 위한 양자화 데이터의 진폭 히스토그램.

<도면의 주요 부분에 대한 부호의 설명>

1 : 광 디스크

2 : 광 픽업

3 : AD 변환기

4 : 가산기

5 : 등화기

6 : 비터비 복호기

7 : 오프셋 보정값 연산기

8 : 고역 통과 필터

본 발명은 기록 매체 상의 데이터를 재생하는 기술에 관한 것으로, 특히 입력 신호에 가하는 저역 신호를 적절하게 제어하기 위한 오프셋 보정 기술에 관한 것이다.

최근, DVD(Digital Versatile Disc)로 대표되는 광 디스크 장치나 자기 디스크 장치 등 고밀도이며 대용량의 디스크 장치의 연구 개발이 활발하다. 이들 디스크 장치의 고밀도화에 수반하여, PRML(Partial Response Maximum Likelihood) 검출 방식은 재생 데이터의 에러 레이트를 향상시키는 신호 처리 기술로서 빠뜨릴 수 없는 기술이다. 파셜 응답 파형 등화와 최대우도 검출을 조합하는 이 방식이, 디스크로부터 최대우도 검출기로의 입력까지의 주파수 특성을 「부호기」라고 고려하여, 재생 신호를 파형 등화에 의해서 보정한 후, 최대우도 검출에 의해 복호하는 기술인 것은 잘 알려져 있다.

PRML 검출은 특히, 광 디스크에 고밀도로 기록된 정보를 재생할 때에, 부호간 간섭이 커져 고역의 재생 진폭이 저하하고, 재생 신호의 고역 성분의 SN비가 열화하여 에러 레이트가 악화되는 경우에 유효하다. 최대우도 검출 방식은, 최대우도 검출기에 입력되는, 예를 들면 8 비트 정도의 양자화 비트 수의 진폭 정보열에 대하여, 모든 패턴중에서 부호기의 특성으로부터 얻어지는 이상적인 기대값과 입력 데이터 사이의 오차에 대해 오차 제곱의 총합이 최소가 되는 패턴을 선택하는 방식이다. 하지만, 실제의 회로에서 상술한 처리를 행하는 것은 회로 규모 및 동작 속도 측면에서 곤란하다. 따라서, 통상은 "비터비 복호"라고 불리는 알고리즘을 이용하여 실현하고 있다.

이러한 파셜 응답 파형 등화와 비터비 복호를 조합한 PRML 검출로서, 예를 들면 비터비 복호기가 상정(가정하여 결정)하는 고립 마크의 임펄스 응답의 비 (1:2:1)를 갖는 PR(1, 2, 1) 특성을 이용한 PRML 검출이 일본 특개평6-243598호 공보에 제안되어 있다.

한편, 광 디스크에 기록되어 있는 데이터는, 기록 부호로서 미리 RLL(Run Length Limited) 코드에 의해 부호화되어 있는 것이 보통이다. 각종 코드가 제안되어 있지만, 그 요지로서는, 1 사이에 위치한 0의 개수를 제한하는 것에 특징이 있다. 이 제한은 일반적으로 (d, k) 제한이라고 불리고, (d, k) RLL 코드 등으로 표기된다. 이 (d, k) 제한은 1 사이에 위치한 0의 개수가 반드시 d 이상 k 이하인 것을 의미한다. 통상, RLL 코드로 변조한 후 다시 NRZI 변환을 행한다. NRZI 변환은 NRZI 변환전의 데이터 중에서 1을 검출할 때마다 반전하는 변환 방식이다. NRZI 변환과 (d, k) RLL을 조합함으로써, 최소 반전 간격은 (d+1)로 설정되는 반면, 최대 반전 간격은 (k+1)로 설정된다. 예를 들면 d=1, k=7인 (1, 7) RLL 코드이면, 1 사이에 위치한 0의 개수가 1 이상 7 이하가 된다. 따라서, NRZI 변환후는, 최소 반전 간격이 2로 설정되고, 최대 반전 간격이 8로 설정된다. 이 최소 반 전 간격의 제한과 PRML 검출을 조합한 검출 방식은 또한 복호 에러 레이트를 개선하는 방식으로서 매우 유효하다. 최소 반전 간격이 2 이상인 특성을, PR (1, 2, 1)을 이용한 PRML 검출과 조합한 검출 방식이 일본 특개평7-122000호 공보에 개시되어 있다.

상기 비터비 복호(최대우도 복호)는 SN 열화를 구제할 수 있는 매우 유효한 수단이기는 하지만, 그것은 재생 신호에 백색 노이즈가 중첩되어 있는 경우에만 유효하다. 직류 레벨 변동, 즉 저역 노이즈에 대해서는, 통상의 2치 검출 방식과 마찬가지로 상당한 성능 열화를 일으킨다.

이 직류 레벨 변동, 즉 저역 노이즈의 요인으로서는 디스크 기판 또는 매체에 기인하는 것이나, (d, k) RLL 코드 + NRZI 변환 등의 기록 부호가 가지고 있는 저역 성분이 신호 재생 시스템 내의 고역 통과 필터에 의해 제거되는 것에 기인하는 것이 있다. 또한, 디스크 상의 마크의 듀티 어긋남, 소위 "비대칭"이 발생함으로써도 직류 레벨 변동이 생긴다.

종래, 직류 레벨 변동에 의한 비터비 복호 성능의 열화를 피하는 기술이 몇가지 제안되어 있다. 예를 들면, 일본 특개평6-325504호 공보에 개시되어 있는 방식에서는, 직류 레벨 변동에 의한 비터비 복호기의 성능 열화를 방지하는 것을 목적으로, 재생 신호의 레벨이 센터 레벨을 가로 질러 변화하는 천이 패턴을 검출하여, 해당 패턴의 진폭 데이터를 이용하여 직류 오프셋을 보정하는 방식이다.

또한, 일본 특개평10-172238호 공보에 개시되고 있는 방식에서는, 입력 샘플치와 기준 레벨과의 오차를 검출하고, 비터비 검출기로부터의 정보를 이용하여 비 터비 복호의 서바이버 패스(선택 패스)에 대응하는 상기 오차를 추출한다. 그 다음, 그 n개 오차의 평균을 직류 오프셋 보정값으로 하는 방식이다.

디스크 상의 마크의 듀티 어긋남, 소위 "비대칭"이 직류 레벨 변동의 요인으로 되어 있는 경우, 외관상, 고역 신호에 중첩하고 있는 직류 성분의 비율과 저역 신호에 중첩하고 있는 직류 성분의 비율에 차가 생긴다. 또한, 신호가 고역으로 됨에 따라, 직류 레벨이 시프트해 가는 경향이 있다. 따라서, 도 7에 도시한 바와 같이, 아이 패턴은 아이의 센터가 진폭 중심으로부터 벗어난 파형이 된다. 이러한 재생 신호에 백색 노이즈가 중첩되어 있는 경우, 그 재생 신호가 도 7의 화살표로 나타내는 타이밍에서 양자화되는 경우, 그 진폭 히스토그램을 관찰하면, 도 8과 같이 외관상 히스토그램의 각 돌출 부분이 각각 별개의 오프셋을 갖게 된다.

이러한 신호의 오프셋 보정을 행하고자 하는 경우, 상기 종래 기술 특개평6-325504호 공보와 특개평10-172238호 공보에 기재된 방식에서는, 비대칭에 의한 직류 오프셋 어긋남은 고려되지 않았다. 따라서, 최적의 직류 오프셋 조정을 할 수 없는 문제가 있었다.

본 발명의 목적은, 비터비 복호후의 에러 레이트가 대략 최량이 되는 직류 오프셋 값으로 제어하는 오프셋 보정 장치 및 방법을 제공하는 데에 있다.

본 발명의 다른 목적은, 비터비 복호 후의 에러 레이트를 대략 최량으로 하는, 단순한 구성의 오프셋 보정 장치 및 방법을 제공하는 데에 있다.

본 발명에 따른 오프셋 보정 장치는, 입력 신호에 오프셋 조정량을 가하기 위한 오프셋 조정 수단과, 이 오프셋 조정 수단에 의해 오프셋 조정된 후의 입력 신호를 비터비 복호하여 2치화를 행하기 위한 비터비 복호 수단과, 상기 오프셋 조정 수단과 상기 비터비 복호 수단에 접속되어, 상기 비터비 복호 수단에서의 서바이버 패스와 그 서바이버 패스에 합류하는 다른 패스 사이의 패스 매트릭 차의 표준 편차를 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록, 오프셋 조정량을 산출하기 위한 산출 수단을 포함한다.

산출 수단은, 직류 레벨 변동의 발생 요인이 비대칭 등 어떠한 경우에도 대략 에러 레이트가 최량이 되도록 오프셋 조정량을 산출할 수 있다. 그 결과, 직류 오프셋 보정을 행할 수 있는 오프셋 보정 장치를 제공할 수 있다.

바람직하게는, 산출 수단은, 서바이버 패스와 다른 패스 사이의 패스 매트릭 차의 표준 편차를 패스 매트릭 차의 평균으로 제산한 값의 순시 미분값에 소정의 계수를 승산한 값을, 현 시점의 오프셋 조정량으로부터 감산함으로써, 오프셋 조정량을 산출하는 수단을 포함한다.

산출 수단은, 비터비 복호 수단에 있어서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 해당 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록 오프셋 조정량을 산출한다. 즉, 산출 수단을 이용하여, 소정의 계수를 선택함으로써 오프셋 보정의 대역을 원하는 값으로 설계할 수 있다. 그 결과, 간단한 구성으로 직류 오프셋 보정을 행할 수 있는 오프셋 보정 장치를 제공할 수 있다.

더 바람직하게는, 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 비터비 복호 수단이 상정하는 고립 마크의 임펄스 응답 비가 (1:2:1)로 설정되고, 비터비 복호 수단의 기대값은 α를 소정의 상수로 하여, -α, -0.5α, +0.5α, +α로 설정된다. 현재의 입력 데이터를 y_i, 1 샘플만큼의 과거의 입력 데이터를 y_i-1, 2 샘플만큼의 과거의 입력 데이터를 y_i-2라고 표기하면, 서바이버 패스와 다른 패스 사이의 패스 매트릭 차가 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 것이다.

간단한 구성으로 비터비 복호 수단에 있어서 합류하는 2개의 패스 사이의 패스 매트릭 차를 산출할 수 있다.

더 바람직하게는, 산출 수단이, 현재의 조정량을 x_i, 조정후의 조정량을 x_i+1, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호를 a, -0.5α에 대응하는 최근의 입력 신호를 b, +0.5α에 대응하는 최근의 입력 신호를 c, +α에 대응하는 최근의 입력 신호를 d, 소정의 상수를 k라고 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 오프셋 조정량을 산출하기 위한 수단을 포함한다.

간단한 구성으로, 비터비 복호 수단에 있어서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 이용하여 오프셋 조정량을 산출할 수 있다.

더 바람직하게는, 산출 수단이, 조정량을 x, 비터비 복호 기대값 -α에 대응하는 입력 신호의 고역 차단 필터 통과후를 A, -0.5α에 대응하는 입력 신호의 고역 차단 필터 통과후를 B, +0.5α에 대응하는 입력 신호의 고역 차단 필터 통과후 를 C, +α에 대응하는 입력 신호의 고역 차단 필터 통과후를 D라고 표기하면, x=-(A+3B+3C+D)/8을 만족하도록, 오프셋 조정량을 산출하기 위한 수단을 포함한다.

고역 차단 필터를 이용한 구성으로, 비터비 복호 수단에 있어서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 이용하여, 오프셋 조정량을 산출할 수 있다.

더 바람직하게는, 오프셋 보장 장치는 오프셋 조정 수단의 전단에 접속된 저역 차단 필터를 더 포함한다.

저역 차단 필터로 잃어버린 부호의 저역 성분을 보충하도록 오프셋이 보정된다. 마치 재생 신호의 저역 노이즈만이 제거된 것 같이 동작하여, 복호 에러를 보다 적게 하는 것이 가능하게 된다.

본 발명의 다른 양태에 따른 오프셋 보정 방법은, 입력 신호에 오프셋 조정량을 가하는 오프셋 조정 단계와, 오프셋 조정 단계에서 오프셋 조정된 후의 입력 신호를 비터비 복호하여 2치화를 행하는 비터비 복호 단계와, 비터비 복호 단계에 있어서의 서바이버 패스와 그 서바이버 패스에 합류하는 다른 패스 사이의 패스 매트릭 차의 표준 편차를 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록, 오프셋 조정량을 산출하는 산출 단계를 포함한다.

산출 단계에서, 직류 레벨 변동의 발생 요인이 비대칭 등 어떠한 경우에도 대략 에러 최량이 되도록, 오프셋 조정량을 산출할 수 있다. 그 결과, 직류 오프셋 보정을 행할 수 있는 오프셋 보정 방법을 제공할 수 있다.

바람직하게는, 산출 단계가, 서바이버 패스와 다른 패스 사이의 패스 매트릭 차의 표준 편차를 패스 매트릭 차의 평균으로 제산한 값의 순시 미분값에 소정의 계수를 승산한 값을, 현 시점의 오프셋 조정량으로부터 감산함으로써, 오프셋 조정량을 산출하는 단계를 포함한다.

산출 단계에서, 비터비 복호 수단에 있어서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 해당 패스 매트릭 차의 평균으로 나눈 값이 최소가 되도록 오프셋 조정량을 산출한다. 즉, 산출 단계에서, 소정의 계수를 선택함으로써 오프셋 보정의 대역을 원하는 값으로 설계할 수 있다. 그 결과, 간단한 구성으로, 직류 오프셋 보정을 행할 수 있는 오프셋 보정 방법을 제공할 수 있다.

더 바람직하게는, 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 비터비 복호 단계에 있어서 상정되는 고립 마크의 임펄스 응답의 비가 (1:2:1)로 설정되고, 비터비 복호 단계에서의 기대값은 α을 소정의 상수로 하여, -α, -0.5α, +0.5α, +α로 설정되고, 현재의 입력 데이터를 y_i, 1 샘플만큼의 과거의 입력 데이터를 y_i-1, 2 샘플만큼의 과거의 입력 데이터를 y_i-2라고 표기하면, 서바이버 패스와 다른 패스 사이의 패스 매트릭 차가 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 것이다.

간단한 구성으로 비터비 복호 단계에서 합류하는 2개의 패스 사이의 패스 매트릭 차를 산출할 수 있다.

더 바람직하게는, 산출 단계가, 현재의 조정량을 x_i, 조정후의 조정량을 x_i+1, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호를 a, -0.5α에 대응하는 최근의 입력 신호를 b, +0.5α에 대응하는 최근의 입력 신호를 c, +α에 대응하는 최근의 입력 신호를 d, 소정의 상수를 k라고 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 오프셋 조정량을 산출하는 단계를 포함한다.

간단한 구성으로, 비터비 복호 단계에서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 이용하여 오프셋 조정량을 산출할 수 있다.

더 바람직하게는, 산출 단계는, 조정량을 x, 비터비 복호 기대값 -α에 대응하는 입력 신호의 고역 차단 필터 통과후를 A, -0.5α에 대응하는 입력 신호의 고역 차단 필터 통과후를 B, +0.5α에 대응하는 입력 신호의 고역 차단 필터 통과후를 C, +α에 대응하는 입력 신호의 고역 차단 필터 통과후를 D라고 표기하면, x=-(A+3B+3C+D)/8를 만족하도록, 오프셋 조정량을 산출하는 단계를 포함한다.

고역 차단 필터를 이용하여, 비터비 복호 단계에서 합류하는 2개의 패스 사이의 패스 매트릭 차의 표준 편차를 이용하여, 오프셋 조정량을 산출할 수 있다.

본 발명의 상기와 다른 목적, 특징, 양태 및 장점이 첨부된 도면을 참조하여 하기의 본 발명의 상세한 설명으로부터 명백해질 것이다.

이하, 본 발명의 실시 형태에 대하여 설명한다. 도면에서 동일하거나 대응하는 부품에는 동일한 부호를 붙이고, 이들의 명칭 및 기능도 동일하다. 따라서 이들에 대한 상세한 설명은 반복하지 않는다.

<제1 실시 형태>

이하에, 본 발명의 제1 실시 형태에 대하여 도면을 참조하여 설명한다.

도 1은 본 실시 형태에 따른 오프셋 보정 장치의 구성을 도시하는 블록도이다. 도 1에서, 광 디스크(1) 상의 기록 데이터는 광 픽업(2)에 의해 전기 신호로 변환되어 AD 변환기(3)에 입력된다. AD 변환기(3)는 재생 신호를 재생 신호의 비트 주기에 동기한 클럭마다 양자화하여 양자화 데이터 열로서 클럭마다 순차 출력한다. 즉, AD 변환기(3) 이후의 블록은 해당 클럭마다 동작하는 디지털 회로로 기능한다. AD 변환기(3)의 출력 즉 양자화 데이터 열은, 직류 오프셋 조정을 위한 가산기(4)에 의해 오프셋이 보정되고, 등화 회로(5)에 의해 주파수 특성이 보정된다. AD 변환기(3)의 출력은 다음으로 비터비 복호기에 입력되고, 비터비 복호기(6)에서 최대우도 복호되어 2치화된다.

그 2치화 데이터(복호 데이터)는 상위 장치(도시하지 않음)에 복호 데이터로서 출력되는 동시에 오프셋 보정값 연산기(7)에 입력된다. 또한, 오프셋 보정값 연산기(7)에는 오프셋 보정전의 양자화 데이터 열이 입력된다. 오프셋 보정값 연산기(7)는 이들 입력을 사용하여 오프셋 보정값을 연산하여 가산기(4)에 출력한다. 가산기(4)는 대략 에러 레이트가 최량이 되도록 직류 오프셋을 조정한다. 본 발명은 이 오프셋 보정값 연산기(7)의 구성에 특징이 있다.

이하에, 오프셋 보정값 연산기(7)의 상세한 구성에 대하여 설명하며, 그 전에 알고리즘의 도출이라 칭하여 본 발명의 구성에 이른 경위에 대하여 설명한다.

[알고리즘의 도출]

비터비 복호후의 에러 레이트를 최량으로 하는 오프셋 보정값의 연산 방법의 도출 과정에서는, SAM(Sequenced Amplitude Margin)이라고 불리는 개념을 이용한다. SAM은, 예를 들면 "매트릭 마진"이라 칭하여 간단한 구성의 회로로 SAM을 연산할 수 있다. SAM은 서바이버 패스의 패스 매트릭과 그 서바이벌 패스와 합류하는 다른 패스의 패스 매트릭의 차이다. 이 차가 클수록 서바이버 패스가 여유를 갖고 결정되게 된다. 즉 복호 에러가 될 확률이 작아진다. 따라서, SAM은 에러 레이트를 대체하는 평가 지표로서 유익하다.

SAM은 노이즈가 중첩된 재생 신호로서는 도 5에 도시한 바와 같은 분포를 나타낸다. SAM의 값이 마이너스가 될 확률을 구함으로써, 대략적인 복호 에러 레이트를 알 수 있다. 따라서, SAM의 분포의 표준 편차 σ(혹은 분산 σ²)가 작을수록 에러 레이트가 좋게 된다. 또한, 재생 신호의 진폭에 따라 SAM의 평균값 μ가 변화하지만, 평균값 μ가 커지면 표준 편차 σ도 커져, SAM이 마이너스가 될 확률은 거의 변하지 않는 성질이 있다. 따라서 본 알고리즘은, 아래 수학식 1로 나타내는 SAM의 표준 편차 σ를, 수학식 2로 나타내는 SAM의 평균 μ으로 나눈 값, 즉 수학식 3이 최소가 되도록 직류 오프셋을 제어하는 방식으로 한다.

[간단한 SAM의 계산 방법]

본 발명의 알고리즘 도출에서는 SAM의 개념을 사용하지만, 정규로 연산하는 SAM이 아니고, 이하에 나타내는 간단한 SAM을 이용한다. 간단한 SAM이란, 특정한 패턴에 한정하여, 정답 패턴에 대하여 오류 패턴이 단지 1개라고 가정하여 SAM을 연산하는 방법이다.

하기에서는, 기록 부호의 최소 반전 간격이 2 이상이고, PR 특성으로서 PR (1, 2, 1)로 설정되는 비터비 복호에서의 간단한 SAM에 대하여 구체적으로 고려하여, 본 알고리즘의 도출 과정을 설명한다.

기록 부호의 최소 반전 간격이 2 이상이고, PR 특성으로서 PR (1, 2, 1)로 설정되는 비터비 복호인 경우, 간단한 SAM은 에러 없이 복호된 패턴을 정답 패턴, 에러가 발생한 경우를 오류 패턴으로 하면, 이하의 4개의 패턴에 대하여 고려할 수 있다.

(정답 패턴이 "00111"로 설정되는 경우)

이후, 이 패턴의 경우의 간단한 SAM을 SAM1이라고 표기한다. 이 때의 오류 패턴을 "00011"이라고 가정한다.

이 때, 정답 패턴에 대하여 비터비 복호기가 기대하는 이상적인 입력(기대값)은 [-α, -α, -0.5α, +0.5α, +α]이 된다. 따라서, 정답 패턴의 패스 매트릭 Pt는 전의 패스 매트릭을 P로 하고, 비터비 복호기의 현 시점의 입력을 y_i로 하고, 1 클럭 과거의 비터비 복호기 입력을 y_i-1, 2 클럭 과거의 비터비 복호기 입력을 y_i-2, 3 클럭 과거의 비터비 복호기 입력을 y_i-3, 4 클럭 과거의 비터비 복호기 입력을 y_i-4로 하면,

가 된다.

한편, 오류 패턴의 기대값은 [-α, -α, -α, -0.5α, +0.5α]이다. 오류 패턴의 패스 매트릭을 Pe로 하면, Pe는

가 된다.

따라서, 하기의 관계가 성립된다.

여기서, 오프셋 보정값을 x, 현 시점의 오프셋 중첩전의 양자화 데이터를 u_i, 1 클럭 과거의 오프셋 중첩전의 양자화 데이터를 u_i-1, 2 클럭 과거의 오프셋 중첩전의 양자화 데이터를 u_i-2로 하면, 하기의 식이 얻어진다.

이상적인 상태이면, 본래 -α가 되야할 값을 a_i, -0.5α가 되야할 값을 b_i, +0.5α가 되야할 값을 c_i, +α가 되야할 값을 d_i로 둔다. 이들, a_i, b _i, c_i, d_i는 도 6에 도시하는 양자화 데이터 열의 진폭 히스토그램과 같이 노이즈 등에 의해 그 평균값이 A, B, C, D가 되는 분포를 나타낸다.

SAM1 패턴이라고 판단된 경우, 하기의 관계가 성립된다.

따라서, 하기의 수학식이 얻어진다.

(정답 패턴이 "11100"로 설정되는 경우)

하기에서, 이 경우의 간단한 SAM을 SAM2라고 표기한다. 이 때의 오류 패턴을 "11000"이라고 하면, 정답 패턴의 기대값은 [+α, +α, +α, +0.5α, -0.5α]이고, 오류 패턴의 기대값은 [+α, +α, +0.5α, -0.5α, -α]이다. 따라서, 마찬가지로 하기의 수학식이 얻어진다.

(정답 패턴이 "00011"로 설정되는 경우)

하기에서, 이 경우의 간단한 SAM을 SAM3이라고 표기한다. 이 때의 오류 패턴을 "00111"이라고 하면, 정답 패턴의 기대값은 [-α, -α, -α, -0.5α, +0.5α]이고, 오류 패턴의 기대값은 「-α, -α, -0.5α, +0.5α, +α」이다. 따라서, 마찬가지로 하기의 수학식이 얻어진다.

(정답 패턴이 "11000"로 설정되는 경우)

하기에서, 이 경우의 간단한 SAM을 SAM4라고 표기한다. 이 때의 오류 패턴을 "11100"이라고 하면, 정답 패턴의 기대값은 [+α, +α, +0.5α, -0.5α, -α]이고, 오류 패턴의 기대값은 [+α, +α, +α, +05α, -0.5α]이다. 따라서, 마찬가지로 하기의 수학식이 얻어진다.

[간단한 SAM을 사용한 알고리즘의 도출]

SAM을 간단한 SAM에 한정하여 고려하면, SAM의 내역은 SAM1, SAM2, SAM3, SAM4로 이루어진다. 여기에서, 그 4개의 패턴의 출현 확률은 대략 동일하다. 따라서, 수학식 13과 같이 n개의 SAM의 가산은 n/4개의 (SAM1+SAM2+SAM3+SAM4)의 가산이라고 생각할 수 있다.

또한, a의 평균은 A, b의 평균은 B, c의 평균은 C, d의 평균은 D이다. 따라서, 하기의 관계가 성립된다.

이들 수학식은 수학식 15와 같이 변형하여 정리할 수 있다. 여기에서, 수학식 15는 x가 없는 상수항이 되기 때문에, 수학식 3을 최소로 하는 x는, SAM의 분산 σ²(수학식 1)을 최소로 하는 x와 등가이다.

한편, (SAM의 제곱)의 n개의 가산은{(SAM1의 제곱)+(SAM2의 제곱)+(SAM3의 제곱)+(SAM4의 제곱)}의 n/4개의 가산으로 고려될 수 있다. SAM1=SAM2, SAM3=SAM4이므로, 수학식 16과 같이 변형하여 정리할 수 있다.

따라서, 수학식 3은 수학식 17과 같이 변형하여 정리할 수 있다.

수학식 3이 최소가 되는 오프셋 보정값을 구하기 위해서, 수학식 17을 x에 대하여 미분하여 계수를 K로 정리한다. 다음으로, 하기의 수학식이 얻어진다.

따라서, 수학식 3을 최소로 하는 오프셋 보정값은, 수학식 18을 0으로 하여 x에 대하여 풀어 수학식 19로 얻어진다.

또한 수학식 3에 대하여, 임의의 순간의 미분값을 수학식 20와 같이 고려하면, 하기와 같이 표현된다.

수학식 21과 같이, 순시 미분값에 소정의 충분히 작은 계수 k를 곱하여 현재의 오프셋 조정값 x_i로부터 감하여 오프셋 조정값의 갱신값 x_i+1를 구한다. 따라서, 오프셋 보정값은 원하는 값에 서서히 수렴하기 때문에, 직류 레벨이 변동해도 적응적으로 오프셋 조정값을 제어할 수 있다.

또한, 수학식 21을 이하와 같이 분해하면, 회로가 간단해진다.

여기서, SAM1 및 SAM2 패턴일 때의 [u_i-2+u_i-1+u_i]를 G_i로 하고, SAM3 및 SAM4 패턴일 때의 [u_i-2+u_i-1+u_i]를 H_i로 가정한다. 다음으로, G _i 및 H_i가 하기와 같이 표현된다.

마찬가지로, 하기의 수학식이 주어진다.

[오프셋 보정값 연산기(No. 1)]

상기 설명한 알고리즘(수학식 19)에 따라 구성한 오프셋 보정값 연산기(7)에 대하여 도 2를 이용하여 설명한다.

도 2에 도시하는 오프셋 보정값 연산기(7)는, 레이턴시 조정용 시프트 레지스터(201)와, 레지스터(2021, 2022, 2023), 패턴 검출기(207)와 평균값 연산기(203, 204, 205, 206) 및 승산기(208), 가산기(209), 제산기(210), 승산기(211)로 구성되어 있다. 이들은 이하와 같이 동작한다.

레이턴시 조정용 시프트 레지스터(201)에는 양자화 데이터 열이 입력된다. 레이턴시 조정용 시프트 레지스터(201)는 소정 단수가 세로로 접속된 레지스터로 이루어지고 있고, 비터비 복호기(6)의 복호 레이턴시와 양자화 데이터의 타이밍을 조정하는 역할을 갖는다. 레이턴시 조정용 시프트 레지스터(201)의 출력은 레지스터(2021)에 입력된다. 레지스터(2021, 2022, 2023)는 도시한 바와 같이, 세로로 접속되어 시프트 레지스터를 구성하고 있다. 레지스터(2021, 2022, 2023)의 출력은 상기한 알고리즘 도출에 있어 u_i, u_i-1, u_i-2에 각각 대응하고 있다.

패턴 검출기(207)에는 비터비 복호기(6)로부터의 복호 데이터가 입력되어, 복호 데이터의 패턴이 SAM1의 정답 패턴인지, SAM2의 정답 패턴인지, SAM3의 정답 패턴인지, SAM4의 정답 패턴인지, 혹은 어디에도 해당하지 않는지가 검출된다. 패턴 검출기(207)는 이들이 해당하는 패턴인 경우, 대응하는 SAM1 출력, SAM2 출력, SAM3 출력, SAM4 출력에 1를 출력한다. 어디에도 해당하지 않은 경우에는, 패턴 검출기(207)는 전부 0을 출력한다.

평균값 연산기(203)는 상기 알고리즘에서의 a_i의 평균값 A를 연산하기 위해서 설치되고 있고, 패턴 검출기(207)의 SAM3, SAM4 출력을 감시한다. SAM3, SAM4 출력의 값이 1일 때 레지스터(2023)의 값을 취득하여, 과거에 취득한 값과 이동 평균값을 연산하여 출력한다.

평균값 연산기(204)는 상기 알고리즘에서의 b_i의 평균값 B를 연산하기 위해서 설치되어 있고, 패턴 검출기(207)의 SAM1, SAM2, SAM3, SAM4 출력을 감시한다. SAM1, SAM2의 값이 1일 때는 레지스터(2023)의 값을 취득하고, SAM3, SAM4의 값이 1일때는 레지스터(2022)의 값을 취득한다. 다음으로, 평균값 연산기(204)는 과거 에 취득한 값과 이동 평균값을 연산하여 출력한다.

평균값 연산기(205)는 상기 알고리즘에서 c_i의 평균값 C을 연산하기 위해서 설치되고 있고, 패턴 검출기(207)의 SAM1, SAM2, SAM3, SAM4 출력을 감시한다. SAM1, SAM2의 값이 1일 때는 레지스터(2022)의 값을 취득하고, SAM3, SAM4의 값이 1일 때는 레지스터(2021)의 값을 취득한다. 평균값 연산기(205)는 과거에 취득한 값과 이동 평균값을 연산하여 출력한다.

평균값 연산기(206)는 상기 알고리즘에서 d_i의 평균값 D를 연산하기 위해서 설치되고 있고, 패턴 검출기(207)의 SAM1, SAM2 출력을 감시한다. SAM1, SAM2 출력의 값이 1일 때 레지스터(2021)의 값을 취득하여, 과거에 취득한 값과 이동 평균값을 연산하여 출력한다.

평균값 연산기(204)의 출력은 승산기(2081)에 입력되어 3배가 된다. 또한 평균값 연산기(205)의 출력은 승산기(2082)에 입력되어 3배가 된다.

가산기(209)에는 평균값 연산기(203)의 출력, 승산기(2081)의 출력, 승산기(2082)의 출력, 평균값 연산기(206)의 출력이 입력되어 전부 가산된다.

가산기(209)의 출력은 제산기(210)에 입력되고, 제산기(210)는 입력 데이터를 1/8배하여 출력한다. 제산기(210)의 출력은 승산기(211)에 입력되며, 승산기(211)는 -1을 곱하여 부호를 반전한다.

이상과 같은 구성에 의해, 수학식 19에 나타낸 연산이 실행되어, 이 값이 대략 에러 레이트가 최량이 되는 오프셋 보정값으로서 양자화 데이터 열에 가산된다.

[오프셋 보정값 연산기(No. 2)]

상기 설명한 알고리즘(수학식 24)에 따라서 구성한 오프셋 보정값 연산기(7)에 대하여 도 3을 이용하여 설명한다.

도 3에 도시하는 오프셋 보정값 연산기(7)는, 레이턴시 조정용 시프트 레지스터(301)와, 레지스터(3021, 3022, 3023), 패턴 검출기(307)와, 승산기(303), 가산기(304), 데이터 유지 회로(305, 306), 가산기(308, 309, 311), 승산기(310), 레지스터(312), 승산기(313), 계수 선택기(314)로 구성되어 있다. 이들은 이하와 같이 동작한다.

레이턴시 조정용 시프트 레지스터(301)에는 양자화 데이터 열이 입력된다. 레이턴시 조정용 시프트 레지스터(301)는 소정 단수가 세로로 접속된 레지스터로 이루어지고, 비터비 복호기(6)의 복호 레이턴시와 양자화 데이터의 타이밍을 조정하는 역할을 한다. 레이턴시 조정용 시프트 레지스터(301)의 출력은 레지스터(3021)에 입력된다. 레지스터(3021, 3022, 3023)는 도시한 바와 같이, 세로로 접속되어 시프트 레지스터를 구성하고 있다. 레지스터(3021, 3022, 3023)의 출력은 상기한 알고리즘 도출에서 u_i, u_i-1, u_i-2에 각각 대응하고 있다.

패턴 검출기(307)에는 비터비 복호기(6)로부터의 복호 데이터가 입력되어 복호 데이터의 패턴이 SAM1의 정답 패턴인지, SAM2의 정답 패턴인지, SAM3의 정답 패턴인지, SAM4의 정답 패턴인지 혹은 어디에도 해당하지 않는지가 검출된다. 패턴 검출기(207)는 이들이 해당하는 패턴인 경우, 대응하는 SAM1 출력, SAM2 출력, SAM3 출력, SAM4 출력에 1을 출력한다. 어디에도 해당하지 않는 경우에는, 패턴 검출기(307)는 전부 0을 출력한다.

레지스터(3021, 3022, 3023)는 도시한 바와 같이, 2배 연산을 행하는 승산기(303), 가산기(304)에 접속되어 있다. 가산기(304)의 출력은 상기 알고리즘 도출에 있어 [u_i+2u_i-1+u_i-2]에 상당한다.

데이터 유지 회로(305)는 상기 알고리즘에서 [H_i=a_i+2b_i+c_i]를 유지하기 위해서 설치되어 있고, 패턴 검출기(307)의 SAM3, SAM4 출력을 감시한다. SAM3, SAM4 출력의 값이 1일 때 가산기(304)의 값을 취득하여 유지한다. SAM3, SAM4 출력이 0인 경우는, 데이터 유지 회로(305)는 이전에 취득한 값을 계속 유지한다.

데이터 유지 회로(306)는 상기 알고리즘에서 [G_i=b_i+2c_i+d_i]를 유지하기 위해서 설치되어 있고, 패턴 검출기(307)의 SAM1, SAM2 출력을 감시한다. SAM1, SAM2의 값이 1 일때, 가산기(304)의 값을 취득하여 유지한다. SAM1, SAM2 출력이 0인 경우에는, 데이터 유지 회로(306)는 이전에 취득한 값을 계속 유지한다.

이들 유지 회로(305, 306)의 출력은 가산기(308)에 의해서 가산되어, 가산기(309)로 출력된다. 가산기(309)는 도시한 바와 같이, 가산기(308)의 출력과 레지스터(312)에 유지되어 있는 현재의 오프셋 보정값을 승산기(313)에 의해 8배한 것(수학식 24에서 8x_i)이 가산된다. 가산기(309)의 출력은 승산기(310)에 의해 계수 선택기(314)의 출력과 적산된다.

계수 연산기(314)가 패턴 검출기(307)의 출력이 전부 0, 즉 SAM1, SAM2, SAM3, SAM4의 복호된 데이터의 패턴과 일치하지 않을 때는, 0을 출력한다. 반면에, 복호된 데이터의 패턴이 어느 하나의 패턴에 해당할 때는 소정의 상수 k를 출력한다. 승산기(310)의 출력은, 가산기(311)에 의해 레지스터(312)에 유지되어 있는 현재의 오프셋 보정값과 가산된다. 가산기(311)의 출력은 수학식 22의 우변과 등가로 되어, 가산기(311)의 출력으로 레지스터(312)가 갱신된다.

이상과 같은 구성에 의해, 수학식 24로 나타낸 연산이 실행되어, 이 값이 대략 에러 레이트가 최량이 되는 오프셋 보정값으로서 양자화 데이터 열에 가산된다.

<제2 실시 형태>

다음으로, 본 발명의 제2 실시 형태에 대하여 도면을 참조하여 설명한다. 도 4에 도시한 바와 같이, 이 제2 실시 형태는, 제1 실시 형태와 대략 비슷하지만, 오프셋 보정값 연산기(7) 및 오프셋 보정을 위한 가산기(4)의 전단에 고역 통과 필터(8)가 설치되어 있는 것에 특징이 있다.

광 디스크의 재생 신호에는 반사율 변동이나 기록 매체의 감도가 일정하지 않은것 등에 기인하는 저역의 노이즈가 상당히 포함되어 있다. 이들 저역 노이즈는 복호 에러의 원인이 되기 때문에, 가능한 한 고역 통과 필터에 의해 제거하는 것이 바람직하다.

한편, 저역 노이즈의 대역은, (d, k) RLL 부호+NRZI 변환 등의 기록 부호의 저역 성분과 크로스 - 오버하고 있다. 따라서, 안일하게 고역 통과 필터로 제거하게 되면, 본래 필요한 "기록 부호의 저역 성분"까지 잃게되어, 오히려 복호 에러가 증가한다.

여기에서, 본 발명의 오프셋 보정 장치는, 이하와 같이 상수 등에 약간 유의하여 설계하는 것 만으로 잃어버린 부호의 저역 성분을 보충하도록 동작하는 것을 기대할 수 있다.

도 2에 도시한 오프셋 보정값 연산기(7)에서는, 평균값 연산 회로(203, 204, 205, 206)는 이동 평균을 행한다. 여기에서, 이동 평균은 일종의 FIR형 디지털 필터이기 때문에, 이 필터 특성을 고역 통과 필터(8)의 특성에 대응시킨다. 구체적으로는, 현재부터 과거의 어떤 시점까지 거슬러 올라가 평균을 행할지에 유의한다. 다음으로, 원하는 필터 대역으로 설계하여, 오프셋 보정 동작의 제어 대역을 고역 통과 필터(8)에 의해 컷트된 대역과 동일하게 하거나, 높게한다.

혹은, 도 3에 도시한 오프셋 보정값 연산기(7)에서, 계수 선택기(314)가 출력하는 상수 k를 적절하게 선택하여, 오프셋 보정 동작의 제어 대역을 고역 통과 필터(8)에 의해 컷트된 대역과 동일하게 하거나, 높게한다.

이러한 설계에 의해, 고역 통과 필터(8)에 의해 잃어버린 부호의 저역 성분을 보충하도록 오프셋이 보정된다. 따라서, 마치 저역 노이즈 성분만이 제거된 것과 같이 동작하여 복호 에러를 보다 적게 하는 것이 가능하게 된다.

본 실시 형태에서는, 고역 통과 필터(8)는 AD 변환기(3)의 후단에 설치하는 디지털 필터로서 도시하였지만, AD 변환기(3)의 전단에 설치되는 아날로그 필터라도 된다.

본 발명은 상세히 설명되고 예시되었지만, 예시적이고 제한적인 것은 아닌 며, 본 발명의 사상 및 범위는 첨부된 특허 청구 범위에 의해서만 제한된다는 것을 고려해야만 한다.

상기한 바와 같이, 본 발명은 PRML 검출을 행하는 검출 시스템에 적용되는 오프셋 보정 장치로서, 직류 레벨 변동의 발생 요인이 비대칭 등 어떠한 경우에도, 대략 에러 레이트가 최량이 되는 직류 오프셋 보정을 행할 수 있는 효과를 갖는다.

Claims

오프셋 보정 장치에 있어서,

입력 신호에 오프셋 조정량을 가하기 위한 오프셋 조정 수단;

상기 오프셋 조정 수단에 의해 오프셋 조정된 후의 상기 입력 신호를 비터비 복호하여 2치화를 행하기 위한 비터비 복호 수단; 및

상기 오프셋 조정 수단과 상기 비터비 복호 수단에 접속되어, 상기 비터비 복호 수단에서의 서바이버 패스와 상기 서바이버 패스에 합류하는 다른 패스 사이의 패스 매트릭 차의 표준 편차를 상기 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록, 오프셋 조정량을 산출하기 위한 산출 수단

을 포함하는 것을 특징으로 하는 오프셋 보정 장치.
제1항에 있어서,

상기 산출 수단은, 상기 서바이버 패스와 상기 다른 패스 사이의 패스 매트릭 차의 표준 편차를 상기 패스 매트릭 차의 평균으로 제산한 값의 순시 미분값에 소정의 계수를 승산한 값을, 현 시점의 오프셋 조정량으로부터 감산하여, 오프셋 조정량을 산출하기 위한 수단을 갖는 오프셋 보정 장치.
제1항에 있어서,

상기 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 상기 비터비 복호 수단이 상정(가정하여 결정)하는 고립 마크의 임펄스 응답의 비가 (1:2:1)이고, 상기 비터비 복호 수단의 기대값은 α를 소정의 상수로 하여 -α, -0.5α, +0.5α, +α로 설정되고,

현재의 입력 데이터, 1 샘플 과거의 입력 데이터, 2 샘플 과거의 입력 데이터를 각각 y_i, y_i-1, y_i-2로 표기하면, 상기 서바이버 패스와 상기 다른 패스 사이의 상기 패스 매트릭 차는 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 오프셋 보정 장치.
제2항에 있어서,

상기 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 상기 비터비 복호 수단이 상정하는 고립 마크의 임펄스 응답의 비가 (1:2:1)이고, 상기 비터비 복호 수단의 기대값은 α를 소정의 상수로 하여 -α, -0.5α, +0.5α, +α로 설정되고,

현재의 입력 데이터, 1 샘플 과거의 입력 데이터, 2 샘플 과거의 입력 데이터를 각각 y_i, y_i-1, y_i-2로 표기하면, 상기 서바이버 패스와 상기 다른 패스 사이의 상기 패스 매트릭 차는 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 오프셋 보정 장치.
제1항에 있어서,

상기 산출 수단은, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하기 위한 수단을 갖는 것을 특징으로 하는 오프셋 보정 장치.
제2항에 있어서,

상기 산출 수단은, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하기 위한 수단을 갖는 것을 특징으로 하는 오프셋 보정 장치.
제3항에 있어서,

상기 산출 수단은, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각 각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하기 위한 수단을 갖는 것을 특징으로 하는 오프셋 보정 장치.
제4항에 있어서,

상기 산출 수단은, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하기 위한 수단을 갖는 것을 특징으로 하는 오프셋 보정 장치.
제1항에 있어서,

상기 산출 수단은, 조정량, 고역 차단 필터 통과후의 비터비 복호 기대값 -α에 대응하는 입력 신호, 고역 차단 필터 통과후의 -0.5α에 대응하는 입력 신호, 고역 차단 필터 통과후의 +0.5α에 대응하는 입력 신호, 고역 차단 필터 통과후의 +α에 대응하는 입력 신호를 각각 x, A, B, C 및 D로 표기하면, x=-(A+3b+3C+D)/8을 만족하도록, 상기 오프셋 조정량을 산출하기 위한 수단을 갖는 것을 특징으로 하는 오프셋 보정 장치.
제3항에 있어서,

상기 오프셋 조정 수단의 전단에 접속된 저역 차단 필터를 더 포함하는 것을 특징으로 하는 오프셋 보정 장치.
제4항에 있어서,

상기 오프셋 조정 수단의 전단에 접속된 저역 차단 필터를 더 포함하는 것을 특징으로 하는 오프셋 보정 장치.
오프셋 보정 방법에 있어서,

입력 신호에 오프셋 조정량을 가하는 오프셋 조정 단계와,

상기 오프셋 조정 단계에서 오프셋 조정된 후의 입력 신호를 비터비 복호하여 2치화를 행하는 비터비 복호 단계와,

상기 비터비 복호 단계에서의 서바이버 패스와 상기 서바이버 패스에 합류하는 다른 패스 사이의 패스 매트릭 차의 표준 편차를 상기 패스 매트릭 차의 평균으로 제산한 값이 최소가 되도록, 오프셋 조정량을 산출하는 산출 단계

를 포함하는 것을 특징으로 하는 오프셋 보정 방법.
제12항에 있어서,

상기 산출 단계는, 상기 서바이버 패스와 상기 다른 패스 사이의 패스 매트 릭 차의 표준 편차를 상기 패스 매트릭 차의 평균으로 제산한 값의 순시 미분값에 소정의 계수를 승산한 값을, 현 시점의 오프셋 조정량으로부터 감산하여, 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방법.
제12항에 있어서,

상기 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 상기 비터비 복호 단계에서 상정되는 고립 마크의 임펄스 응답의 비가 (1:2:1)이고, 상기 비터비 복호 단계에서의 기대값은 α를 소정의 상수로 하여 -α, -0.5α, +0.5α, +α로 설정되고,

현재의 입력 데이터, 1 샘플 과거의 입력 데이터, 2 샘플 과거의 입력 데이터를 각각 y_i, y_i-1, y_i-2로 표기하면, 상기 서바이버 패스와 상기 다른 패스 사이의 상기 패스 매트릭 차는 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 오프셋 보정 방법.
제13항에 있어서,

상기 입력 신호의 원래 비트열의 기록 부호는 최소 반전 간격이 2 이상이고, 상기 비터비 복호 단계에서 상정되는 고립 마크의 임펄스 응답의 비가 (1:2:1)이고, 상기 비터비 복호 단계에서의 기대값은 α를 소정의 상수로 하여 -α, -0.5α, +0.5α, +α로 설정되고,

현재의 입력 데이터, 1 샘플 과거의 입력 데이터, 2 샘플 과거의 입력 데이터를 각각 y_i, y_i-1, y_i-2로 표기하면, 상기 서바이버 패스와 상기 다른 패스 사이의 상기 패스 매트릭 차는 ±α(y_i-2+2y_i-1+y_i)로 산출되는 것을 특징으로 하는 오프셋 보정 방법.
제12항에 있어서,

상기 산출 단계는, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방법.
제13항에 있어서,

상기 산출 단계는, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방 법.
제14항에 있어서,

상기 산출 단계는, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방법.
제15항에 있어서,

상기 산출 단계는, 현재의 조정량, 조정후의 조정량, 비터비 복호 기대값 -α에 대응하는 최근의 입력 신호, -0.5α에 대응하는 최근의 입력 신호, +0.5α에 대응하는 최근의 입력 신호, +α에 대응하는 최근의 입력 신호, 소정의 상수를 각각 x_i, x_i+1, a, b, c, d 및 k로 표기하면, x_i+1=x_i-k(8x_i+a+3b+3c+d)를 만족하도록, 상기 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방법.
제12항에 있어서,

상기 산출 단계는, 조정량, 고역 차단 필터 통과후의 비터비 복호 기대값 -α에 대응하는 입력 신호, 고역 차단 필터 통과후의 -0.5α에 대응하는 입력 신호, 고역 차단 필터 통과후의 +0.5α에 대응하는 입력 신호, 고역 차단 필터 통과후의 +α에 대응하는 입력 신호를 각각, x, A, B, C 및 D로 표기하면, x=-(A+3B+3C+D)/8을 만족하도록, 상기 오프셋 조정량을 산출하는 단계를 갖는 것을 특징으로 하는 오프셋 보정 방법.