[go: up one dir, main page]

KR100580970B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100580970B1
KR100580970B1 KR1020040045806A KR20040045806A KR100580970B1 KR 100580970 B1 KR100580970 B1 KR 100580970B1 KR 1020040045806 A KR1020040045806 A KR 1020040045806A KR 20040045806 A KR20040045806 A KR 20040045806A KR 100580970 B1 KR100580970 B1 KR 100580970B1
Authority
KR
South Korea
Prior art keywords
layer
bonding
wiring
insulating film
bonding pad
Prior art date
Application number
KR1020040045806A
Other languages
English (en)
Other versions
KR20050001337A (ko
Inventor
타나카나와타카
이와사키토미오
미우라히데오
나카지마야스유키
마츠자와토모오
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20050001337A publication Critical patent/KR20050001337A/ko
Application granted granted Critical
Publication of KR100580970B1 publication Critical patent/KR100580970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/4851—Morphology of the connecting portion, e.g. grain size distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20303—Ultrasonic frequency [f] 50 Khz=<f< 75 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20304—Ultrasonic frequency [f] 75 Khz=<f< 100 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20305—Ultrasonic frequency [f] 100 Khz=<f< 125 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치에 관한 것으로서 Cu배선/Low-k재의 적층배선구조(LSI)에 대해서, 본딩 패드(Bonding Pad)에의 데미지저속을 가능하게 하여, 종래의 알루미늄배선의 LSI와 동일한 적용을 가능하게 하는 협(狹)피치 와이어 본딩 기술을 확립한다.
Cu배선/Low-k 절연막 재료로 다층적층배선이 형성된 반도체 소자에 있어서, 최상층의 캡 배선까지 Cu 배선층으로 모두 형성되어 Cu층에서 형성된 본딩 패드부에 있어서는 그 상층에 Ti(티탄) 막이나 (텅스텐) 막 등의 고융점인 중간 금속층을 형성해, 그 상층에 또 다른 알루미늄 합금층이 형성된 본딩 패드 구조에 의해 달성되는 기술을 제공한다.

Description

반도체장치{SEMICONDUCOTOR DEVICE}
도 1은 본 발명의 제 1의 실시예를 나타내는 단면도이다.
도 2는 본 발명의 제 ２의 실시예를 나타내는 단면도이다.
도 3은 본 발명의 제 ３의 실시예를 나타내는 단면도이다.
도 4는 본 발명의 제 ４의 실시예를 나타내는 단면도이다.
도 5는 본 발명의 제 ５의 실시예를 나타내는 단면도이다.
도 6은 본 발명의 제 6의 실시예를 나타내는 단면도이다.
도 7은 본딩 패드지름과 본딩 범프(bump) 형상의 관계를 나타내는 도이다.
도 8은 A1막 두께에 대한 배리어 메탈막의 인장 응력의 해석 결과예를 나타내는 도이다.
도 9는 A1막 두께에 대한 접합성과 접합 균일성의 관계를 나타내는 도이다.
도 10은 A1막 두께에 대한 범프 접합부의 변형 분포를 나타내는 도이다.
도 11은 범프 접합부의 가소성 뒤틀림 분포를 나타내는 도이다.
도 12는 범프 접합부의 초음파 가진(加振) 방향의 뒤틀림 분포와 배리어 메탈막의 인장 응력 분포를 나타내는 도이다.
<주요 부분을 나타내는 도면부호의 설명>
1 : Cu배선층 lb : 본딩 배선층
2 : 층간 절연막(저 유전재료) 3 : 배리어 메탈막
4 : 중간 금속막 5 : 알루미늄 합금의 본딩 패드
6 : 캡 메탈막 7 : 최종 보호막
8 : 텅스텐(W) 플러그 9 : 본딩와이어
10 : 접합 합금층 11 : LSI 탑재 기판
12 : LSI 칩 13 : 접착부재
14 : 몰드 수지 15 : 납땜 범프
19 : 범프 전극(금 범프) 20 : 탑재 기판측 전극 패드
21 : 봉합용 접착부재
본 발명은 반도체장치에 관한 것이다.
지금까지 반도체장치내의 반도체소자간의 결선(結線)에는 알루미늄 합금 배선이 사용되어 외부와 본딩와이어 등의 접속 부재를 이용해 전기적으로 접속되고 있다. 이것들의 접속 부재의 접속에 대한 건전성(建全性) 저하를 억제하기 위해서 , 예를 들면 일본국 특개평5-6915호공보(특허 문헌 1)에서 개시되고 있는 발명에서는 절연막으로 피복된 반도체 기판 상의 본딩와이어 접속용 전극 패드 부분의 구조 에 있어서 절연막이 SiO막, 혹은 인 규산 유리(PSG)로 이루어지고, 전극 패드가 하층에 A1막, 중간층에 Ti화합물막, 상층에 A1막의 3층 구조로 이루어지도록 구성하 여, 상기 절연막과 Ti화합물의 사이의 층간 박리를 방지하는 구조를 제안하고 있다.
〔특허문헌 1〕
특개평5-6915호 공보
반도체소자에는, 이 알루미늄 합금막을 배선의 주층으로 한 다층 적층 배선이 형성되어 이 적층 배선은 알루미늄 합금막의 하층에 배리어 메탈막, 상층에 캡 메탈막이 각각 적층된다. 배리어 메탈막은, 예를 들면, 실리콘 기판의 Si, 알루미늄 합금막의 알루미늄이 각각의 상호 확산을 방지하는 목적으로 형성된다. 이 배리어 메탈막, 알루미늄 합금, 배리어 메탈막이 각각 순서대로 적층한 다층 적층 배선의 최종 배선층은 본딩 패드(외부 단자)로서 사용된다.
이 본딩 패드는, 예를 들면, 그 표면 위를 피복하는 최종 절연막(최종 보호막)에 형성된 본딩 통로(開口)를 통해 와이어가 본딩된다. 와이어에는 주로 금 와이어가 사용된다. 이 본딩 패드부는, 본딩 통로를 마스크로서 상층의 캡 메탈막이 에칭에 의해 제거된다. 캡 메탈막의 제거는 본딩 패드와 와이어의 본딩능력의 향상을 목적으로 행해진다.
여기서 사용되는 배리어 메탈막은 배선 프로세스의 세대에 따라 변화하고 있지만, 반도체 특히 미세 프로세스를 이용하는 첨단의 반도체 제품에서는, 콘택트 제의 개선, 스트레스 이송(migration)에 의한 알루미늄 배선의 단선 등의 대책으로서 티탄(Ti)이나 질화 티탄(TiN)으로 이루어지는 Ti화합물을 배리어 메탈막으로서 사용할 수가 있다. 그런데, Ti화합물은 SiO나 인규산 유리(PSG) 등의 기초 절연막 과의 밀착성이 나쁘기 때문에, 와이어 본딩시의 스트레스에 의해 Ti화합물과 기초 절연막의 사이에서 층간 박리를 일으키는 것에 대해 전술의 공지 예와 같이 층 안정성을 확보하도록 하고 있다.
그러나, Cu배선과 저 유전율인 절연 재료의 조합으로 다층 배선을 형성하는 경우, 일반적으로 Low-k재로 불리는 저 유전율의 절연 재료(유전율: 1~3. 5)는 Si0(유전율: 4이상) 등에 비해 탄성 계수가 1/5 ~ 1/20정도로까지 저하한다. 따라서, 종래부터 매우 부드러운 기초 절연 재료 위에 형성되거나 단단한(rigid) 본딩 패드부에 대해서 협피치인 와이어 본딩을 달성하지 않으면 안되고, 상기 공지예에서는 그 대책에 대해서 개시되어 있지 않다.
이 때문에 본 발명의 목적은, Cu배선을 갖추어 외부 연결 패드부 혹은 그 주위의 부재에의 데미지를 저감 해, 외부 연결부재의 접속성의 저하를 억제한 반도체장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명은 이하의 형태를 가질 수가 있다.
이것에 의해, Cu/Low-k재의 적층 배선 구조를 갖추었을 경우, 외부 연결 패드부(예를 들면, 본딩 패드 등) 혹은 그 주위의 부재에의 데미지를 저감 해, 알루미늄 배선의 LSI에 비해 접합성의 저하를 억제한 반도체장치를 제공할 수가 있다.
(1) 동을 주성분으로 하는 배선층에 연결되어 외부와 전기적으로 연결하는 외부 연결패드부를 갖춘 반도체장치로서, 상기 배선층은 Si0 보다 낮은 유전율의 제 1의 층간 절연막 위에 형성되고, 상기 배선층 위에 제 2의 층간 절연막이 형성 되고, 상기 외부 연결 패드부는 상기 제 2의 층간 절연막 위에 형성되고, 상기 외부 연결 패드부는 제 1의 층과 상기 제 1의 층 위에 형성되는 제 2 층을 갖추고, 상기 제 2의 층은 상기 제 1의 층보다 탄성 계수가 높은 것을 특징으로 하는 반도체장치이다.
또한, 구체적 구조예로서는 상기 본딩 패드부는 상기 제 1의 배선층에 전기적으로 연결하는 제 l의 층과, 상기 제 1의 층 위에 형성되는 제 2의 층과, 상기 제 1의 층과 상기 제 2의 층의 사이에 형성되는 제 3의 층을 갖추고, 상기 제 3의 층은 상기 제 1의 층 및 제 2의 층보다 탄성 계수가 높고, 상기 제 1의 층은 제 2의 층보다 탄성 계수가 높은 것을 특징으로 하는 반도체장치이다.
(2) 또는, 패드부는 상기 제 1의 층은 상기 제 2의 층보다 두꺼운 것을 특징으로 하는 반도체장치이다.
(3) 반도체 기판과 상기 반도체 기판 위에 형성되는 반도체소자와 상기 반도체소자 위에 형성되는 제 1의 절연막층과, 상기 제 1의 절연막층 위에 형성되는 동을 주성분으로 하는 제 1의 배선층과, 상기 제 1의 배선 위에 형성되는 제 2의 층간 절연막과, 상기 제 2의 층간 절연막 위에 형성되어 상기 제 1의 배선과 상기 제 2의 층간 절연막에 형성된 플러그를 개입시켜 전기적으로 연결하는 본딩 배선층과, 상기 본딩 배선층에 형성되고 외부 접속단자가 접합되는 본딩 패드부를 갖고, 상기 제 1의 층간 절연막은 Si0보다 낮은 유전율을 가지며, 상기 본딩 배선은 동을 주성분으로 하고, 상기 본딩 패드부는 상기 본딩 배선층 위에 중간층이 형성되어 상기 중간층 위에 알루미늄을 주성분으로 하는 본딩층이 형성되는 것을 특징으로 하는 반도체장치이다.
또한, 그 위에 상기 중간층은, 예를 들면, 티탄 텅스텐, 티탄 나이트라이드(nitride)를 포함하는 것이다.
또한, 예를 들면, 상기 본딩 패드부에는 외부를 전기적으로 연결하는 본딩와이어가 접합된다.
또, 상기 제 2의 층간 절연막은 Si0 보다 낮은 유전율을 가진다.
또, 전술한 반도체장치에 대해서 금 와이어를 이용해 와이어 본딩을 실시할 때, 범프 접합지름에 대한 범프 접합 높이의 종횡비(aspect ratio)를 2/5 이상 1/2 이하로 하는 것이 바람직하다.
(4) 반도체 기판과 상기 반도체 기판 위에 형성되는 반도체소자와 상기 반도체소자 위에 형성되는 제 1의 절연막층과 상기 제 1의 절연막층 위에 형성되는 동을 주성분으로 하는 제 1의 배선층과 상기 제 1의 배선 위에 형성되는 제 2의 층 간 절연막과, 상기 제 2의 층간 절연막 위에 형성되고, 상기 제 1의 배선과 상기 제 2의 층간 절연막에 형성된 플러그를 개재하여 전기적으로 연결하는 본딩 배선층과, 상기 본딩 배선층에 형성되는 와이어 본딩 패드부와 상기 본딩 패드부에 접합되고 외부에 전기적으로 연결되는 본딩와이어를 가지며, 상기 본딩와이어 접합부는 범프 접합지름에 대한 접합 범프 높이(두께)의 비가 1/5 이상 2/5 미만과 2/5 이상 1/2 이하의 양쪽 범위에서 와이어 본딩된 것을 갖추어 반이상이 2/5 이상 1/2 이하인 것을 특징으로 하는 반도체장치이다.
(5) 전술의 몇개의 형태를 갖춘 반도체장치와 상기 반도체장치가 탑재되는 기판 혹은 리드 프레임과, 상기 반도체장치의 본딩 패드부와 상기 기판 혹은 리드 프레임을 전기적으로 연결하는 본딩와이어를 갖추어 상기 본딩와이어를 봉합하는 몰드 수지를 갖추는 것을 특징으로 하는 반도체 패키지이다.
예를 들면, LSI 탑재 기판 혹은 리드 프레임에 전술의 본딩 패드 구조를 가진 LSI가 적어도 1개 이상 탑재되어 상기 LSI 탑재 기판 혹은 리드 프레임에 형성된 전극 패드부와 청구항 3 기재의 와이어 본딩 방법에 의해 전기적인 접속이 달성되어 그 주위를 몰드 수지에 의해 봉입된 것을 특징으로 하는 반도체 패키지이다.
(6) 전술의 몇개의 형태를 갖춘 반도체장치와 상기 반도체장치의 상기 본딩 패드부와 대향하여 배치되는 기판과, 상기 반도체장치의 본딩 패드부와 상기 기판을 전기적으로 연결하는 도전 부재를 갖추어 상기 도전 부재의 주위의 상기 반도체장치와 상기 기판의 사이에 접착제를 갖추는 것을 특징으로 하는 반도체 패키지이다.
예를 들면, LSI 탑재 기판에 전술의 본딩 패드 구조를 가진 LSI가 적어도 1개 이상 탑재되어 상기 LSI 상의 본딩 패드부에는 청구항 3 기재의 와이어 본딩 방식에 의해 전극 범프가 형성되어 상기 LSI 탑재 기판 상에 형성된 전극 패드부와 전기적으로 접속되어 그 주위를 접착부재에 의해 봉합된 것을 특징으로 하는 반도체 패키지이다.
또한, 본 발명은 동 배선과 저 유전율인 절연 재료(Low-k재)의 조합으로 다층 배선이 구성된 LSI에 대해서, 60mm 피치 이하의 외부로의 연결부재가 연결하는 본딩 패드를 가지는 반도체장치에 있어서 효과의 실효가 있어 바람직하다. 혹은 범프 접합지름에 대한 와이어지름이 1/2 이상의 협피치인 와이어 본딩을 실시하는 경우에 효과의 실효가 있어 바람직하다. 이것에 의해, 본딩 패드부의 패드 데미지를 방지하고, 또한 본딩성(접합 균일성)을 향상 달성시킬 수가 있다.
본 발명의 실시 형태를 이하에 설명한다. 덧붙여 본 발명은, 해당 명세서에 기재한 형태로 한정되는 것이 아니라, 이미 있는 주지 기술 혹은 주지 기술이 된 기술에 근거해 수정되는 것을 저해하는 것은 아니다.
도 1은 본 발명의 제 1의 실시예를 나타내는 LSI 표면 상의 본딩 패드 구조의 단면도이다. 본 실시예에서는, 반도체장치와 외부 장치를 본딩와이어에 의해 연결하는 형태의 예를 나타낸다.
Si0 보다도 저 유전절연 재료(여기에서는 일례로서 SiOC)로 형성된 층간 절연막이 반도체 기판(여기에서는 일례로서 Si를 이용한다) 위에 형성된다. 그 위에 Cu배선(1)을 복수 갖춘다. Cu배선(1) 위의 Cu배선(1)을 가리는 층간 절연막(2)이 그 위에 형성되어 본딩 패드로서 이용되는 Cu의 본딩 배선층(1b)은 저 유전율(Lov-k)인 절연막(2)의 표면상에 형성된다. 본딩 배선층(1b)은 최상층에 위치하는 Cu배선(1)과 홀을 통하여 연결되어 있다. 처음에는 상기 절연막(2)의 표면 전면에 배리어 메탈막(3), 본딩 패드부의 주층으로서의 Cu의 본딩 배선(1b), 다음에 배리어 메탈막 상당의 고융점 금속막인 중간 금속막(4), 이 표면에 또 알루미늄 합금막(5)이 퇴적되어 마지막에 캡 메탈막(6)이 형성된다. 본딩 배선층(1b)은 본딩 패드부와 본딩 패드부와 그 하층의 Cu배선(1)으로부터의 홀을 연결하는 층간 절연막상에 형성되는 연결 배선부를 가진다.
이와 같이, 본딩 패드부는 제 1의 층인 본딩 배선(1b) 위에 제 2의 층인 알루미늄 합금막(5)이 중간 금속막(4)을 개입시켜 배치된다.
상기 배리어 메탈막으로서는, 예를 들면 TiW (티탄 텅스텐) 막, TiN(티탄 나이트라이드)막, 혹은 TiN막을 Ti막으로 샌드위치 한 3층 구조의 막이 스퍼터(sputter)법에 의해 퇴적된다. 이들의 성분을 포함한 배리어 메탈 혹은 중간 금속막은 상기 제 1의 층 혹은 제 ２의 층의 하지(下地)에 배치되는 것이 바람직하다. 또한, 제 2의 층의 외부 접속 부재(여기에서는 본딩와이어)가 접합하는 영역의 위 혹은 최종 보호막(7)에 덮이는 부분에도 형성되는 것이 바람직하다. 다음에 Cu막이 본딩 패드부의 주층으로서 동일한 스퍼터법에 의해 퇴적된다. 다음에 배리어 메탈막 상당의 고융점 금속막으로서 예를 들면, Ti (티탄) 막 혹은 W(텅스텐) 막을 스퍼터법에 의해 퇴적하고, 그 상층에 와이어본딩 시의 접합용 막으로서 알루미늄 합금막, 마지막에 캡 메탈막이 차례차례 스퍼터법으로 퇴적된다. 여기서, 배리어 메탈막 상당의 고융점 금속막을 개입시켜 Cu막과 알루미늄 합금막의 적층 구조로 구성된 본딩 패드부의 상층측 배선인 알루미늄 합금막에 대해서는, 예를 들면, 최종적인 두께(t)가 6OOnm 이상 1OOOnm 이하가 되도록 퇴적된다. 다음에, 최상층측의 캡 메탈막(6)으로부터, 알루미늄 합금막(5), 배리어 메탈막 상당의 고융점인 중간 금속막(4), Cu막(1b), 최하층의 배리어 메탈막(3)까지 차례차례 패터닝을 실시하여, 적층 배선 및 이 적층 배선에 결선되고 또한 동일 단면 구조를 가지는 본딩 패드가 형성된다. 상기 패터닝은, 포트리소그래피(photolithography) 기술로 형성된 포토레지스트(photoresist) 마스크를 사용해 에칭으로 형성된다. 다음에, 상기 적층 배선 위 및 본딩 패드 위를 포함한 기판 전면에 최종 보호막(7)이 퇴적된다. 이 보호막은 본딩 배선층(1b) 위에 형성되고 있어 본딩 패드부에 개구부를 가진다. 이 최종 보호막은 예를 들면 플라스마 CVD법으로 퇴적한 질화 규소막이 사용된다. 다음에, 상기 최종 보호막 위를 포함한 기판 전면에 수지막이 형성된다. 이 수지막은, 폴리이미드계 수지가 사용되어 2~10 mm의 막두께로 형성된다. 다음에, 상기 수지막, 최종 보호막에 패터닝을 실시하여, 상기 본딩 패드 영역에 맞추어서 개구부가 형성된다. 개구부로부터 노출된 본딩 패드 상층의 캡 메탈막(6)은 에칭에 의해 제거된다. 이 에칭 프로세스에 있어서 최종적인 본딩 패드부의 알루미늄 합금막의 두께(t)가 600nm이상 100Onm 이하가 되도록 최종 조정된다. 이 에칭은 예를 들면 CF4 가스를 사용한 플라스마 에칭으로 행해진다.
이와 같이, 본딩 패드부가 최상부에 위치하는 배선층에 전기적으로 연결하는 제 1층인 Cu의 본딩 배선(1b)과 상기 제 1층 위에 형성되는 제 2층인 Al 합금막 (5)을 갖추고, 상기 제 2의 층은 상기 제 1의 층보다 탄성 계수가 높아져가는 특징을 가진다.
이와 같이, 형성함으로써 low-k의 층간 절연막을 갖춘 Cu배선의 반도체장치에 외부와의 연결부재를 접합 하려고 하는 경우에 있어서도, 하지(下地)의 제 1층의 변형에 대해서 상층의 제 2층의 본딩시에 있어서의 변형을 선택적으로 실시할 수가 있으므로, 본딩시에 더해지는 응력을 낮게 하여 본딩 패드 혹은 그 주변 구조 로의 영향을 억제하여 본딩 접합성을 높게 할 수 있다.
그리고, 본 실시예 에 있어서는 본딩 패드부는 상기 제 1의 층과 상기 제 1의 층 위에 형성되는 제 2의 층과, 상기 제 1의 층과 상기 제 2의 층의 사이에 형성되는 중간층으로서 제 3의 층(중간 금속막, 4)을 갖추고 있으므로 보다 바람직하다. 제 3의 층은 상기 제 1의 층 및 제 2의 층보다 탄성 계수가 높다. 이와 같이, 본딩 패드가 다층 구조로, 내부 배선과 연결하는 제 1의 층, 제 1의 층 위에 형성되는 제 3의 층, 제 3의 층 위에 형성되는 제 2의 층을 가져 제 3의 층이 가장 강성(탄성 계수)이 높고, 제 2의 층은 제 1의 층보다 강성(탄성 계수)이 높게 형성하는 것이 바람직하다.
또, 상기 관점에 있어서는, 구체적인 형태로서는 제 2의 층인 A1합금막(5)은 제 1의 층인 최종 적층 배선층으로 이루어져 있는 본딩 배선층(1b) 보다 얇게 할 수 있다. 이것에 의해, Cu배선층의 ON 특성을 향상시켜 강성을 향상시킬 수가 있다.
혹은, 별도의 관점에 있어서는, 구체적인 형태로서는 제 2의 층인 A1합금막(5)은 제 1의 층인 최종 적층 배선층으로 이루어져 있는 본딩 배선층(1b)보다 두껍게 할 수가 있다. 이것에 의해, Cu배선층을 미세화시켜 트랜지스터 등의 반도체소자에 가까운 곳에 패드부를 형성할 수가 있다. 패드부가 액티브 에리어에 위치 하도록 형성한 컴팩트한 반도체장치를 구성하기 위해서 바람직하다.
또, 구체적 형태로서는, 본딩 배선은 동을 주성분으로 하고 본딩 패드부는 상기 본딩 배선층 위에 중간층이 형성되어, 상기 중간층 위에 알루미늄을 주성분으 로 하는 본딩층이 형성된다.
또, 제조 공정을 효율화하는 관점으로부터 Cu배선층(1)과 상기 본딩 패드의 사이에 형성되는 층간 절연막은 Si0보다 낮은 유전율을 가지는 절연막으로 형성될수가 있다.
혹은, 패드부의 외부 접속 부재 접속시에 응력에 견디는 형태로 하는 관점으로부터 Cu배선층(1)이 형성된 층에 형성되는 층간 절연막(예를 들면 SiOC)보다 유전율이 낮은 절연막(SiO)이 가능하다.
이와 같이, Cu/Low-k재의 적층 배선 구조를 갖추었을 경우, 본딩 패드 혹은 그 주위의 부재에의 데미지를 저감하고, 알루미늄 배선의 LSI에 비해 본딩성의 저하를 억제한 반도체장치를 제공할 수가 있다.
Cu배선/Low-k절연막재료로 다층 적층 배선이 형성된 반도체소자에 있어서, 최상층의 캡 배선까지 Cu배선층에서 모두 형성되고, Cu층에서 형성된 본딩 패드부 에 있어서는, 그 상층에 Ti(티탄) 막이나 (텅스텐) 막 등의 고융점인 중간 금속층을 형성하고, 그 상층에 또 알루미늄 합금층이 형성된 본딩 패드 구조에 의해 달성된다. 혹은, 최상층의 캡 배선만 알루미늄 합금층으로 형성되고, 알루미늄 합금층에서 형성된 본딩 패드부에 있어서는, Ti막 등의 고융점인 중간 금속층을 형성하고, 그 상층에 또 알루미늄 합금층이 형성된 본딩 패드 구조의 특성에 대해서 이하에 설명한다.
도 8은, 본딩 패드부의 알루미늄 합금 막두께에 대한, 범프 접합부의 알루미늄 합금막 하지의 배리어 메탈막에 생긴 최대 인장(引張)응력을 나타낸다. 층간 절연막이 종래의 SiO (탄성계수 : 70 ~ 80GPa 정도)의 경우와, 저 유전률의 Low-k재(탄성 계수: 2 ~ 10 CPa 정도)를 적용했을 경우에 대해서 나타내고 있다. 알루미늄 합금막 두께가 얇아질수록 배리어 메탈막의 인장 응력이 증가하고, 층간 절연막이 종래의 SiO의 경우에서는 600nm 미만의 두께로 배리어 메탈막의 파괴 강도에 가까운 응력이 발생하고 있는 것을 알 수 있다. 저 탄성인 Low-k재를 층간 절연막으로서 적용하면 동일한 알루미늄 합금 막두께에 대해서 배리어 메탈막에 발생하는 인장 응력의 최대값은 4배 이상으로 증가하고, 본딩 패드부의 데미지는 피할 수 없는 것을 찾아냈다. 거기에서 이것을 회피하는 수단으로서 본딩 패드부 알루미늄 합금막에 배리어 메탈막 상당의 고융점 금속막으로서 예를 들면, Ti막 등과 중간층으로서 형성하는 것으로, 본딩 패드부의 막 질을 강화하고 접합 균일성과 하지 배리어 메탈층의 저응력화를 양립하는 방법을 찾아냈다. 도 안에는, 예를 들면 Ti막 등을 중간 금속막으로서 형성했을 경우에, 저유전율의 Low-k재의 상층에 형성된 배리어 메탈막에 생기는 최대 인장 응력이, 중간 금속층이 없는 경우의 최대 인장 응력에 대해서 어느 정도 저하하는가를 화살표로 나타나고 있다. 도시하는 바와 같이 저 유전율의 Low-k재(탄성 계수 2MPa)를 적용했을 경우에서도 대폭적인 응력 저감 효과가 있다.
또, 상술한 본딩 패드 구조에 있어서, 최상층에 형성된 알루미늄 합금층 두께를 600nm이상 1000nm이하로 하는 것이 바람직하다.
이로 인하여, 구체적 형태로는 동(銅) 배선과 저 유전율인 절연 재료의 조합으로 다층 배선이 구성된 반도체장치의 본딩 패드 구조에 있어서, 본딩 패드가 되 는 최종 배선층만 고융점 금속 플러그를 개재하여 알루미늄 합금층으로 형성되고, 그 상층에 고융점인 중간 금속막이 형성되고, 또한 그 상층에 알루미늄 합금층을 6OOnm 이상 1OOOnm 이하의 두께로 형성된 본딩 패드 구조이다.
도 9는, 본딩 패드부의 알루미늄 합금 막두께에 대한, 범프 접합부의 가소성 뒤틀림 분포를 나타낸다. 여기에서는 접합성의 평가 지표로서 범프 접합 경계면의 가소성 뒤틀림이 큰 만큼 모세관(capillary)으로부터의 초음파 가진(加振)에 의해, 접합 경계면에 접동 변형이 발생하여 열확산에 수반하는 합금층 형성이 촉진되는 것으로 가정하고 있다. 이 전제에 근거하면 본딩 패드부의 알루미늄 합금막 두께 가 얇으면(60Onm), 접합 경계면 전면에 걸쳐서 거의 균일한 가소성 뒤틀림분포가 구성되지만, 알루미늄 합금 막두께가 두꺼워지면 가소성 뒤틀림의 절대값이 전체적으로 저하할 뿐만 아니라, 특히 내주측의 가소성 뒤틀림이 저하해 내주(內周)측의 접합성이 악화되어 가는 것을 알 수 있었다. 특히 알루미늄 합금 막두께가 1OOOnm를 넘은 영역이 되면 가소성 뒤틀림의 표준 편차가 가소성 뒤틀림의 평균값을 웃돌아 접합 불균일성이 보다 가속되는 것을 알 수 있다.
도 10은, 본딩 패드부의 알루미늄 합금 막두께에 대한, 범프 접합부의 두께 방향의 변형 분포를 나타낸다. 알루미늄 합금 막두께가 두꺼워지면 모세관으로부터의 밀어 붙임 하중에 의해, 접합 경계면이 알루미늄 합금막 내부에 스며들어가, 범프 접합 경계면 내주 측의 변형 중심이 범프와의 접합 경계면이 아닌 알루미늄 합금막 내부로 옮겨 버리기 때문인 것을 발견하였다. 이상의 메카니즘으로부터, 범프를 균일하게 접합하기에는 알루미늄 합금 막두께를 얇게 하는 것이 효과적인 것을 찾아냈다. 그런데, 도 8에서 나타낸 바와 같이 알루미늄 합금층 두께가 600nm 미만이 되면 직하(直下)의 배리어 메탈막의 한계 강도에 가까워지는 것, 또한, 합금층 형성시의 A1공급이 부족하여 합금층 형성을 저해하는 가능성이 있는 것 등을 고려해, 최소 막두께로서 600nm이상 필요한 것이 안출된다. 따라서, 접합 균일성의 관점과 본딩 패드부 알루미늄 합금막 하지의 배리어 메탈막의 저응력화를 양립시키는 상기 범위 두께가 적정 범위라고 판단되었다. 여기서 나타난 적정 범위는, 종래의 A1막 단층의 와이어 본딩 패드 구조에 있어서도 동일한 효과를 기대할 수 있는 것은 말할 필요도 없다. 특히 본 발명 대상과 같은 다층 구조의 와이어 본딩 패드 구조에서는 중간 금속막에 의해 패드 구조가 강화되고 있기 때문에 최상층의 Al 막두께는 600nm ~ 800nm의 범위에서 박막화하여 접합 균일성만을 우선하는 것이 가능하다.
도 11은, 본딩 패드의 총두께를 모두 2000nm로서 알루미늄 합금 단층으로 형성된 경우와 중간 금속막을 형성한 경우에 대한 범프 접합부의 가소성 뒤틀림 분포를 나타낸다. 알루미늄 합금층은 도체 저항이 동에 비해 크기 때문에, 특히 Cu배선으로 형성된 LSI에 대해서 최종 배선층인 본딩 패드를 알루미늄 합금층으로 형성하는 경우, 전기 특성의 관점으로부터 가능한 한 두껍게 형성하는 것이 바람직하다. 그러나 단층으로 두껍게 해 버리면 도 9에서 나타난 것과 동일한 접합 불균일을 가속해 버리기 때문에, 도 안에 나타나는 바와 같이 본딩 패드 안에 중간 금속층을 형성하고, 중간 금속층의 상층 측의 알루미늄 합금층 두께를 상기에서 나타낸 적정 범위에서 형성하는 한편, 본딩 패드의 총두께는 전기 특성상의 관점으로부터 적정한 하층측 알루미늄 합금층 두께를 규정하면, 도 7에서 나타난 바와 같은 하지패드 데미지의 저감 효과를 얻을 뿐만 아니라, 접합 균일성과 전기 특성 향상의 3개의 과제를 동시에 극복하는 것이 가능하게 된다. 본딩 패드의 하층측 배선에 대해서는 알루미늄 합금층에서 형성되거나 동(銅) 배선으로 형성되어도 동일하지만, 동 배선을 이용한 쪽이 도체 저항도 작고 강성은 높아지므로 알루미늄 합금보다 박막화가 가능하다.
3층 구조로 구성된 와이어 본딩 패드 구조에 있어서, 제２의 층인 중간층이 제 1 강성(탄성 계수)이 크고 또한 얇게, 제 1의 층인 최하층은 제 ３층인 최상층보다 강성(탄성 계수)이 높고 또한 얇게 구성되어 있는 형태로 할 수 있다.
여기에서, 각 층의 강성(탄성 계수)은 미소경도계(微小硬度計, Nano Indenter) 등의 계측 장치에 의해 정의된 것이다.
본 실시예는 배선 프로세스가 0.18mm이하까지 미세화 한 Cu 배선과 실리콘보다 Low-k재료를 갖춘 디바이스에 매우 적합하다.
도 2는 본 발명의 제 ２의 실시예를 나타내는 LSI 상의 본딩 패드 구조의 단면도이다. 본 실시예에서는, 기본적으로는 제 1의 실시예로 설명한 형태를 이용할 수가 있다. 본딩 패드가 되는 최종 배선층에 대해서는, 최종 Cu배선층(1)으로부터 W(텅스텐) 플러그(8)를 개재하여 알루미늄 합금층(5b)으로 형성된다. Cu배선층(1) 위에 위치하는 W 플러그 주위에 형성된 층간 절연막에 대해서만 반드시 저 유전율(유전율 1 이상 3.5 이하)재료일 필요는 없고, Si0(유전율 4이상) 등의 산화막도 좋다. 다음에 제 1의 실시예와 같이 그 상층에 배리어 메탈막 상당의 고융점 금속막 (4), 이 상층에 또 알루미늄 합금막(5)이 퇴적되고, 마지막에 캡 메탈막(6)이 형성된다. 여기에서도, 배리어 메탈막 상당의 고융점 금속막(4)를 개입시켜 알루미늄 합금막(5, 5b)의 적층 구조로 구성된 본딩 패드부의 상층측 배선인 알루미늄 합금막(5)에 대해서는, 최종적인 두께가 600nm 이상 1000nm 이하가 되도록 퇴적된다. 그 후, 제 1 실시예 같은 패터닝이 실시되어 본딩 패드부가 형성된다.
도 3은 본 발명의 제 ３ 실시예를 나타내는 LSI 상의 본딩 패드 구조와 상기 본딩 패드 상에 접합된 본딩와이어의 접합 단면이다. 기본적으로는 제 1 및 제 2의 실시예 기재의 프로세스에 의해 형성된 LSI 상의 본딩 패드부에 와이어 본딩이 실시된다.
여기에서는 본딩와이어 접합부는 범프 접합지름에 대한 접합 범프 높이(두께)의 비(比)가 1/5 이상 2/5 미만과, 2/5 이상 1/2 이하의 양쪽 모두의 범위에서 와이어 본딩된 것을 갖추어 절반 이상이 2/5 이상 1/2 이하인 것이 특징이다.
토치(torch) 전류에 의해 용해된 본딩와이어(9) 첨단의 금볼이 모세관으로 불리는 본딩 툴에 의해 본딩 패드 상에 일정하중으로 압착되는 것과 동시에 60 k~120kHz의 초음파가 인가되어 금볼과 알루미늄 합금막의 상호열 확산 현상에 의해 Au 와 A1의 합금층(10)이 형성된다. 본딩시의 접합 상태에 영향을 주는 본딩 파라미터는 모세관 형상 파라미터를 비롯하여 다수 존재한다. 여기에서는 이들의 본딩파라미터를 적정화하는 것으로, 본딩완료 후의 최종 범프 접합 형상에 있어서의, 범프 접합지름(Dl)에 대한 범프 접합 높이(tl)의 비(범프의 종횡비)가 2/5 이상 l/2 이하가 되도록 와이어 본딩 조건이 설정된다. 이것에 의해, 실제로 접합된 와 이어 본딩 형상에 있어서, 범프 접합지름에 대한 접합 범프 높이(두께)의 비가 1/5 이 상 2/5 미만과, 2/5 이상 1/2 이하의 양쪽 모두의 범위에서 와이어 본딩된 것을 갖추어, 그 대부분이 2/5 이상 1/2 이하인 와이어 본딩이 형성된다. 여기서 접합지름은 접합 단면 중앙부에 있어서 합금층(10)이 형성되어 있는 영역의 평균 직경으로 정의되어, 범프 높이는 접합 단면 중앙부에 있어서의 접합 범프의 벽두께의 평균으로 정의된다. 이용되는 본딩와이어지름(D2)으로서는 20㎛ 이하의 금 합금계 와이어로, 특히 와이어지름(D2)에 대한 접합지름(Dl)의 비율이 1/2 이하(예를 들면 20㎛와이어로 접합지름이 직경 40㎛이하)가 될 수 있는 협 피치의 본딩와이어를 실현하는데 있어서 유효하다.
와이어 본딩은, 모세관으로 불리는 본딩 툴을 개재하여 예를들면, Au 와이어가 본딩 패드부에 접합된다. 와이어 첨단부를 토치 전류에 의해 용해하여 형성된 초기 볼(에어 볼)이, 150℃ ~ 250℃의 온도로 상기 본딩 패드부에 눌러 붙이면서 초음파가 인가되어 본딩 패드부의 A1 와 Au와이어의 열확산에 의해 합금층이 형성되는 것으로 접합이 달성된다. 본딩 패드의 중심선과 서로 이웃이 되는 패드의 중심선의 거리를 통상 피치라고 부르지만, 지금까지의 접속 피치는 60mm 이상이 주류인 것에 대해, 요즈음의 반도체 칩의 고밀도화라는 기술 동향에 수반해, 60mm를 밑도는 협피치에서의 본딩이 실용화되고 있다. 60mm를 밑도는 협피치에서의 본딩에서는, 이른바 소(小)볼 접합이라고 하는, 통상 45mm 이하의 작은 직경을 가지는 초기 볼을 이용해 접합하게 된다. 그렇지만, 소볼 접합인 만큼의 접합 강도를 얻을 수 있어도, 접합 후의 압착지름이 원이 되지 않는 어느 특정의 방향으로 과잉으로 변형해, 요즈음과 같은 협피치에서는 서로 이웃이 되는 전극간에 접합된 볼 끼리가 접촉해 쇼트 하는 일이 있다. 이 과제에 대해서, 예를 들면 일본국 특개2002-110729로 개시되어 있는 발명에서는, Ca, Be, 귀금속 원소 및 희토류(希土類) 원소중 1종 혹은 2종 이상의 원소를 총계로 20 에서 1000 wt.ppm 함유 하고 잔여부가 Au 및 그 불가피 불순물인 반도체 실장용의 본딩와이어를 이용해 상기 본딩와이어를 반도체 부품상의 전극에 접합할 때에 사용하는 모세관의 CD 지름의 1 ~ 1.3배의 직경을 가지는 초기 볼을 와이어의 첨단에 형성하고 나서 접합하는 방법을 제안하고 있다. 이것에 의해 초기 볼의 결정입자가 미세하게 되는 한편, 등방적인 초기 볼의 변형을 가능하게 한다고 기재되어 있다.
게다가 60mm를 밑도는 협피치에서의 본딩에서는, 접합 마진이 극단적으로 감소해 버리는 문제가 있다. 도 7에 와이어 본딩의 협피치화에 대한 접합 범프 형상과 범프를 접합하는 모세관 툴의 관계를 나타내고 있다. 접속 패드 피치가 큰 경우에는, 와이어지름에 대해서 범프 접합지름을 크게 할 수가 있기 때문에, 모세관으로부터의 힘(눌러 붙임 하중+초음파 가진(加振))을 범프 접합 경계면까지 충분히 전하는 것이 가능한 것을 알 수 있다. 그러나, 협피치화가 진행함에 따라 와이어지름과 범프 접합지름의 차이가 작아져, 모세관으로부터의 힘은 범프 접합 경계면에 부분적으로 밖에 전해지지 않게 되어 버리는 것을 알 수 있다(특히 접합 경계면내부 측에 전해지지 않는다). 접합지름이 작아진 분, 상사(相似)적으로 와이어지름을 가늘게 하면 좋지만, 그 경우 와이어의 강성이 저하해 수지 몰드시의 와이어 흐름이 생겨 와이어간의 전기적 쇼트가 발생하기 쉬워진다. 이 때문에, 와이어의 미세화에는 한계가 있다. 따라서, 와이어 본딩의 협피치화에 의해 모세관으로부터의 힘이 국소적으로 작용하지 않게 되는 것으로, 접합 경계면 전체를 균일하게 접합하는 것이 종래에 비해 매우 어려워질 뿐만 아니라, 모세관으로부터의 부하가 국소적으로 작용하기 위해 본딩 패드를 파손시키는 것이 쉬워진다는 문제가 발생한다.
이것에 대해서 전술한 형태로 하는 것으로 상기 문제를 해결할 수가 있다.
도 12는 범프 접합지름을 50mm 일정하게 하여 범프 접합 후 높이가 5mm 와 20mm의 경우에 대해서, 범프 접합부 단면의 초음파 가진 방향의 뒤틀림 분포와 하지 배리어 메탈막에 발생한 인장 응력 분포를 나타낸다. 범프 접합 후 높이가 5mm(종횡비 1/10)의 경우에는, 범프 접합 경계면의 내주 측과 외주 측에서 뒤틀림의 위상이 반전하고 있는 것을 알 수 있다. 즉, 접합 경계면의 외측은 외주 방향에 퍼지려고 변형하는 것에 대해서, 내주 측은 중심 방향으로 수축하려고 변형하기 때문에, 위상 반전 위치에서는 접합 경계면의 접동 변형이 생기지 않고, 한편 본딩 패드부에 대해서 높은 인장 응력을 발생시킨다. 이것에 대해서, 범프 접합 후 높이가 20mm(종횡비 2/5)가 되면 상기에서 보였던 뒤틀림 위상의 반전이 없어지고, 접합 중심에 대해서 균일한 방향으로 변형이 진행되고 있는 것을 알 수 있다. 이것에 의해, 접합 경계면에 대해서 보다 균일한 접합을 가능하게 할 뿐만 아니라, 한편 본딩 패드부에 대해서 저 응력인 접합이 가능하게 되어, 본딩 패드부의 데미지 저감에 효과적인 것이 견출되었다. 다만, 종횡비를 1/2 이상으로 하는 것은, 구(球) 형상의 초기 볼을 눌러 접동시키는 프로세스로부터는, 물리적으로 달성하는 것이 곤란하기 때문에, 상기 범위가 적정 범위라고 판단되었다. 그렇지만, 실제의 와이어 본딩 프로세스에 있어서, 각 범프 형상은 설계값에 대해서 불균형을 일으키는 것이 통상이고, 실제로는, 범프 접합지름에 대한 접합 범프 높이(두께)의 비가 1/5이상 2/5 미만과, 2/5 이상 1/2이하의 양쪽 모두의 범위에서 와이어 본딩된 것을 갖추어 그 대부분이 2/5 이상 1/2 이하인 것으로 달성된다.
도 4는 본 발명의 제 ４ 실시예를 나타내는 반도체 패키지 구조의 단면도를 나타낸다. BGA(Ball Grid Array)로 불리는 패키지 구조이고, 최초로 LSI 탑재기판 (11) 상에 LSI 칩(12)이 접착재(13)를 이용해 접착 적층되어 각각의 LSI 상에 형성된 본딩 패드부와 탑재 기판측 본딩용 패드 사이가 각각 와이어 본딩에 의해 전기적으로 접속된다. 여기서 적어도 하나의 LSI의 와이어 본딩은, 제 1 및 제 ２의 실시예로 나타난 본딩 패드 구조를 가지는 LSI에 대해서 실시된다. 덧붙여 여기에서는 제 ２의 실시예로 나타난 본딩 패드 구조를 가지는 예를 나타낸다. 다음에 와이어 본딩의 접합 영역을 포함한 LSI 전체가 몰드 수지(14)에 의해 봉합되어 마지막에 상기 LSI 탑재 기판(11)의 이면에는 납땜 볼(15)이 탑재된다.
도 5는 본 발명의 제 ５의 실시예를 나타내는 반도체 패키지 구조의 단면도를 나타낸다. QFP(Quad Flat Package)로 불리는 패키지 구조이고, 최초로 리드 프레임면 내에 형성된 칩 패드(16) 상에 LSI 칩(12)이 접착되어, LSI칩 상에 형성된 본딩 패드부와 리드 프레임면 내에 형성된 내측 리드(17) 첨단부와 각각 와이어 본딩에 의해 전기적으로 접속된다. 여기서 상기 와이어 본딩은, 제 1 및 제２의 실시예로 나타난 본딩 패드 구조를 가지는 LSI에 대해서 실시된다. 다음에 와이어 본 딩의 접합 영역을 포함한 LSI 전체와 내측 리드 영역이 몰드 수지(14)에 의해 봉합되어 마지막에 외측 리드(18)부가 금형(金型)에 의해 성형된다.
도 6은 본 발명의 제 6의 실시예를 나타내는 반도체 패키지 구조의 단면도를 나타낸다. 패키지 외형은 제 ４ 실시예에 나타내는 BGA로 불리는 패키지 구조와 같지만, LSI 탑재 기판(11)에 적층된 1단째의 LSI 칩(12)은 와이어 본딩은 아니고, 일반적으로 플립 칩 실장으로 불리는, LSI 상의 본딩 패드부에 형성된 접속 부재(예를 들면 금 범프,19)를 개입시켜 직접 탑재 기판측의 전극 패드(20)와 접속된다. 금 범프의 형성 방법은 스타트 범프 방식과 도금 범프 방식이 있지만, 일반적으로는 와이어 본딩과 동일한 방법에 의해 염가로 금 범프를 형성할 수 있는 전자(前者)로 행해진다. 여기서 스타트 범프가 형성되는 와이어 본딩 패드는 제 1 및 제 ２ 실시예로 나타난 본딩 패드 구조에 있어서 실시된다. 플립 칩 실장에 있어서는, 납땜 접합과 같이 금속 접합면이 형성되는 메타라지칼(meta radical) 접합 방식과 그것이 형성되지 않는 비(非)메타라지칼 접합 방식이 있다. 비메타라지칼 접합 방식으로는 접착부재(21)를 개재한 고온 아래에서의 압착 하중에 의해 접착부재(21)가 경화 및 열수축 하여, LSI 칩(12) 상에 형성된 금 범프(19)와 기판측 전극 패드(20) 간에 접촉압이 발생해 전기적인 접속이 달성된다. 따라서, 특히 Cu배선/저 유전인 절연 재료에서의 다층 배선으로 형성된 LSI에 있어서는, 상기 제 1 실시예로 나타난 본딩 패드 구조가 압접시의 패드 데미지를 방지하는데 있어서도 유효가 된다.
이와 같이, 전술의 실시예로 개시된 본딩 패드 구조에 의해, Cu배선/저 유전 인 절연막으로 구성된 다층 배선 구조를 가지는 LSI에 대해서, 용이하게 협피치인 와이어 본딩을 실현하는 것이 가능해진다. 또, 균일한 접합을 실현하는데 있어서 적정한 알루미늄 합금층 두께가 규정되어 있고 보다 고신뢰인 접합을 실현할 수가 있다. 또, 와이어 본딩의 협피치화에 대해서 본딩 패드 기초 박막부로의 부하는 증대하는 것을 피할 수 없고, 본 발명으로 개시된 적정한 범프 접합부 구조를 달성하는 것으로 하지로의 데미지 경감이 가능해져, 접합 균일성과 하지 데미지 저감을 양립 가능한 협피치 와이어 본딩이 가능해진다.
이 때문에, 신뢰성이 높은 반도체장치를 제공할 수가 있다.
본 발명에 의해, Cu배선 구조를 갖추었을 경우, 외부 연결 패드 혹은 그 주위의 부재에의 데미지를 저감 해, 알루미늄 배선의 LSI에 비해 본딩성의 저하를 억제한 반도체장치를 제공할 수가 있다.

Claims (11)

  1. 동을 주성분으로 하는 배선층에 연결되어 외부와 전기적으로 연결하는 외부 연결 패드부를 갖춘 반도체장치로서,
    상기 배선층은 Si0 보다 낮은 유전율의 제 1의 층간 절연막 위에 형성되고, 상기 배선층 위에 제 2의 층간 절연막이 형성되어 상기 외부 연결 패드부는 상기 제 2의 층간 절연막 위에 형성되고,
    상기 외부 연결패드부는 제 1의 층과, 상기 제 1의 층 위에 형성되는 제 2의 층을 갖추고,
    상기 제 2의 층은 상기 제 1의 층보다 탄성 계수가 높은 것을 특징으로 하는 반도체장치.
  2. 청구항 1에 있어서,
    상기 제 1의 층은 상기 제 2의 층보다 두꺼운 것을 특징으로 하는 반도체장치.
  3. 동을 주성분으로 하는 배선층에 연결하는 외부와 전기적으로 연결하는 본딩 패드부를 갖춘 반도체장치로서,
    상기 배선층은 Si0 보다 낮은 유전율의 제 1의 층간 절연막 위에 형성되고, 상기 배선층 위에 제 2의 층간 절연막이 형성되어 상기 제 2의 층간 절연막 위에 상기 배선층과 전기적으로 연결하는 본딩 패드부가 형성되고,
    상기 본딩 패드부는 상기 배선층에 전기적으로 연결하는 제 1의 층과 상기 제 1의 층 위에 형성되는 제 2의 층과 상기 제 1의 층과 상기 제 2의 층의 사이에 형성되는 제 3의 층을 갖추고,
    상기 제 3의 층은 상기 제 1의 층 및 제 2의 층보다 탄성 계수가 높고, 상기 제 1의 층은 제 2의 층보다 탄성 계수가 높은 것을 특징으로 하는 반도체장치.
  4. 청구항 3에 있어서,
    상기 제 1의 층은 상기 제 2의 층보다 두꺼운 것을 특징으로 하는 반도체장치.
  5. 청구항 1에 있어서,
    상기 본딩 배선층 위에는 상기 본딩 패드부에 개구부를 가지는 보호막을 가지는 것을 특징으로 하는 반도체장치.
  6. 반도체 기판과, 상기 반도체 기판 위에 형성되는 반도체소자와, 상기 반도체소자 위에 형성되는 제 1의 절연막층과, 상기 제 1의 절연막층 위에 형성되는 동을 주성분으로 하는 배선층과, 상기 배선 위에 형성되는 제 2의 층간 절연막과, 상기 제 2의 층간 절연막 위에 형성되고, 상기 배선에 상기 제 2의 층간 절연막에 형성된 플러그를 개재하여 전기적으로 연결하는 본딩 배선층과, 상기 본딩 배선층에 형 성되어 외부 접속단자가 접합되는 본딩패드부를 갖추어,
    상기 제 1의 층간 절연막은 SiO보다 저 유전률을 가지며,
    상기 본딩 배선은 동을 주성분으로 하고,
    상기 본딩 패드부는 상기 본딩 배선층의 위에 중간층이 형성되고, 상기 중간층의 위에 알루미늄을 주성분으로 하는 본딩층이 형성되는 것을 특징으로 하는 반도체장치.
  7. 청구항 6에 있어서,
    상기 본딩 패드부에는, 외부를 전기적으로 연결하는 본딩 와이어가 접합되는 것을 특징으로 하는 반도체장치.
  8. 청구항 6에 있어서,
    상기 제2의 층간 절연막은 Si0보다 낮은 유전율을 가지는 것을 특징으로 하는 반도체장치.
  9. 반도체 기판과, 상기 반도체 기판 위에 형성되는 반도체소자와 상기 반도체소자 위에 형성되는 제 1의 절연막층과, 상기 제 1의 절연막층 위에 형성되는 동을 주성분으로 하는 제 1의 배선층과, 상기 제 1의 배선 위에 형성되는 제2의 층간 절연막과, 상기 제 2의 층간 절연막 위에 형성되어 상기 제 1의 배선과 상기 제 2의 층간 절연막에 형성된 플러그를 개재하여 전기적으로 연결하는 본딩 배선층과, 상 기 본딩 배선층에 형성되는 본딩 패드부와 상기 본딘 패드부에 접합되어 외부에 전기적으로 연결되는 본딩 와이어를 가지고,
    상기 본딩와이어 접합부는, 범프 접합지름에 대한 접합 범프 높이(두께)의 비가 1/5 이상 2/5 미만과 2/5 이상 1/2 이하의 양쪽 모두의 범위에서 와이어 본딩된 것을 구비하여 절반이상 이2/5 이상 1/2 이하인 것을 특징으로 하는 반도체장치.
  10. 청구항 1의 반도체장치와 상기 반도체장치가 탑재되는 기판 혹은 리드 프레임과, 상기 반도체장치의 본딩 패드부와 상기 기판 혹은 리드 프레임을 전기적으로 연결하는 본딩와이어를 갖추어 상기 본딩와이어를 봉합하는 몰드수지를 갖추는 것을 특징으로 하는 반도체 패키지.
  11. 청구항 1의 반도체장치와, 상기 반도체장치의 상기 본딩 패드부와 대향해 배치되는 기판과 상기 반도체장치의 본딩 패드부와 상기 기판을 전기적으로 연결하는 도전 부재를 갖추어 상기 도전 부재의 주위의 상기 반도체장치와 상기 기판과의 사이에 접착제를 갖추는 것을 특징으로 하는 반도체 패키지.
KR1020040045806A 2003-06-24 2004-06-19 반도체장치 KR100580970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003178990A JP2005019493A (ja) 2003-06-24 2003-06-24 半導体装置
JPJP-P-2003-00178990 2003-06-24

Publications (2)

Publication Number Publication Date
KR20050001337A KR20050001337A (ko) 2005-01-06
KR100580970B1 true KR100580970B1 (ko) 2006-05-16

Family

ID=33549496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045806A KR100580970B1 (ko) 2003-06-24 2004-06-19 반도체장치

Country Status (5)

Country Link
US (2) US20050001314A1 (ko)
JP (1) JP2005019493A (ko)
KR (1) KR100580970B1 (ko)
CN (1) CN1574338A (ko)
TW (1) TWI281719B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP4639138B2 (ja) 2005-10-28 2011-02-23 パナソニック株式会社 半導体装置
US7476597B2 (en) * 2006-07-10 2009-01-13 Texas Instruments Incorporated Methods and systems for laser assisted wirebonding
JP2008028058A (ja) * 2006-07-20 2008-02-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP2008108825A (ja) * 2006-10-24 2008-05-08 Denso Corp 半導体装置
JP5034740B2 (ja) 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2009231497A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP2010103510A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP5331610B2 (ja) 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5820437B2 (ja) * 2008-12-03 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
FR2948493B1 (fr) * 2009-07-27 2012-02-10 St Microelectronics Grenoble 2 Procede de connexion electrique d'un fil a un plot d'une puce de circuits integres et dispositif electronique
KR101184375B1 (ko) 2010-05-10 2012-09-20 매그나칩 반도체 유한회사 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법
JP2012004464A (ja) * 2010-06-18 2012-01-05 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
JP5952998B2 (ja) * 2010-07-26 2016-07-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5677115B2 (ja) * 2011-02-07 2015-02-25 セイコーインスツル株式会社 半導体装置
JP6008603B2 (ja) * 2012-06-15 2016-10-19 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5772926B2 (ja) * 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
US10026695B2 (en) * 2015-05-13 2018-07-17 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
WO2017092816A1 (en) * 2015-12-03 2017-06-08 Osram Opto Semiconductors Gmbh Electronic chip package and production method of an electronic chip package
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11774549B2 (en) 2018-01-18 2023-10-03 Sew-Eurodrive Gmbh & Co. Kg Mobile part having at least one module, and method for operating a mobile part
JP2020031081A (ja) * 2018-08-20 2020-02-27 新日本無線株式会社 半導体装置
TWI694502B (zh) * 2019-03-20 2020-05-21 華邦電子股份有限公司 打線接合結構及其製造方法
JP2022171451A (ja) * 2021-04-30 2022-11-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560810A (en) * 1968-08-15 1971-02-02 Ibm Field effect transistor having passivated gate insulator
US4639087A (en) * 1984-08-08 1987-01-27 Energy Conversion Devices, Inc. Displays having pixels with two portions and capacitors
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN1574338A (zh) 2005-02-02
US20070187823A1 (en) 2007-08-16
TW200504903A (en) 2005-02-01
US20050001314A1 (en) 2005-01-06
KR20050001337A (ko) 2005-01-06
JP2005019493A (ja) 2005-01-20
TWI281719B (en) 2007-05-21

Similar Documents

Publication Publication Date Title
KR100580970B1 (ko) 반도체장치
US6998335B2 (en) Structure and method for fabricating a bond pad structure
US6560862B1 (en) Modified pad for copper/low-k
JP3596864B2 (ja) 半導体装置
CN102668047B (zh) 半导体装置
US6455943B1 (en) Bonding pad structure of semiconductor device having improved bondability
JP2003209134A (ja) 半導体装置及びその製造方法
CN101894814A (zh) 焊料凸块ubm结构
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US5235212A (en) Semiconductor device having a mechanical buffer
CN102379036A (zh) 半导体器件及其制造方法
KR20000043574A (ko) 반도체 패키지 및 그의 제조방법
US20020031904A1 (en) Semiconductor device and method for manufacturing the same
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
CN100530582C (zh) 半导体装置及其形成方法
US20090174061A1 (en) Semiconductor Device
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
KR20180013711A (ko) 반도체 장치 및 그 제조 방법
JP3961335B2 (ja) 半導体集積回路装置
JP2012514320A (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
US20070212869A1 (en) Wire bonding method for preventing polymer cracking
CN100394566C (zh) 半导体封装物及其制造方法
CN114725031B (zh) 倒装芯片的封装结构
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP4021376B2 (ja) パッド構造

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040619

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060510

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060511

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20090424

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee