[go: up one dir, main page]

KR100560018B1 - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR100560018B1
KR100560018B1 KR1019990054294A KR19990054294A KR100560018B1 KR 100560018 B1 KR100560018 B1 KR 100560018B1 KR 1019990054294 A KR1019990054294 A KR 1019990054294A KR 19990054294 A KR19990054294 A KR 19990054294A KR 100560018 B1 KR100560018 B1 KR 100560018B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
voltage
gate
source
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990054294A
Other languages
English (en)
Other versions
KR20010053782A (ko
Inventor
남훈석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990054294A priority Critical patent/KR100560018B1/ko
Publication of KR20010053782A publication Critical patent/KR20010053782A/ko
Application granted granted Critical
Publication of KR100560018B1 publication Critical patent/KR100560018B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치의 구동회로에 관한 것으로, 더욱 상세하게는 액정패널의 게이트 구동 아이시에 인가되는 게이트 신호의 지연에 따른 액정 화소의 충전량 부족에 의한 플리커 현상을 방지하기 위한 것으로, 소스 구동 아이시에 인가되는 보상전압을 게이트 드라이브 아이시에서 가장 먼측에 배치되는 소스 구동 아이시부터 인가하여 점차 게이트 드라이브 아이시에 가까운 측으로 인가하고, 게이트 드라이브 아이시에 가까워질수록 소정의 전압 강하 수단에 의해 그 이전 소스 구동 아이시에 인가된 전압보다는 낮게 설정된 보상전압을 다음 소스 구동 아이시에 인가하도록 구성된 액정표시장치의 구동회로에 관한 것이다.
본 발명에 의하면 액정 패널이 대형화됨에 따라 더욱 심각해지는 게이트 온 신호의 딜레이에 의한 액정 패널의 좌우간의 플리커 현상을 해결하기 위해, 각각의 소스 드라이브 아이시에 인가되는 전압을 전압강하에 의해 차등화된 보상전압을 인가함으로써 실제로 액정 패널의 좌우간의 액정 화소에 인가되는 전압이 동일해지는 효과가 발생되며, 결국, 액정 패널의 좌우간의 액정 화소에 인가되는 전압이 동일해지므로서 액정 패널의 플리커 현상이 해결되는 효과가 있다.
보상전압, 전압 강하 수단

Description

액정표시장치의 구동회로{A driving circuit of Liquid Crystal Display}
도 1은 본 발명에 따른 바람직한 실시예를 나타내는 블럭도.
본 발명은 액정표시장치의 구동회로에 관한 것으로, 더욱 상세하게는 액정패널의 게이트 구동 아이시에 인가되는 게이트 신호의 지연에 따른 액정 화소의 충전량 부족에 의한 플리커 현상을 방지하기 위한 것으로, 소스 구동 아이시에 인가되는 보상전압을 게이트 드라이브 아이시에서 가장 먼측에 배치되는 소스 구동 아이시부터 인가하여 점차 게이트 드라이브 아이시에 가까운 측으로 분압하여 인가하고, 게이트 드라이브 아이시에 가까워질수록 소정의 전압 강하 수단에 의해 그 이전 소스 구동 아이시에 인가된 전압보다는 낮게 설정된 보상전압을 다음 소스 구동 아이시에 인가하도록 구성된 액정표시장치의 구동회로에 관한 것이다.
평판표시장치의 일종인 액정표시장치는 화소별로 인가되는 전압에 따라서 광의 투과도가 변하는 액정의 전기적인 특성을 이용한 것이며, 액정표시장치는 다른 표시장치에 비하여 저전압으로 구동이 가능하고 전력소모가 적기 때문에 널리 이용된다.
액정표시장치는 화상 신호를 전송받으며 액정 모듈과 백라이트 어셈블리 및 기타 고정물들로 구성되고, 액정 모듈은 액정 패널과 인쇄회로 기판이 접속되어 구성되며, 인쇄회로 기판에는 소스/게이트 드라이브 집적회로들과 기타 컨트롤러와 같은 부품들이 실장된다.
이 중에서 액정 패널에 화면이 형성되고, 액정 패널의 각 화소에 소스 신호와 게이트 신호가 인가되고, 게이트 신호는 액정 패널에 형성된 게이트 라인을 통하여 화소를 이루는 박막 트랜지스터(Thin Flim Transistor, 이하'TFT'라 함)의 게이트 전극에 인가되어, TFT에 소스 신호의 인가 여부를 결정지어 준다.
이렇게 게이트 신호의 레벨에 따라서 TFT가 턴온 또는 턴오프되면 화소 전극과 대향 전극 사이에 소스 신호에 의한 전압이 인가되어 액정의 배열상태가 변하게 된다. 즉, 액정의 캐패시터가 충전되며, 충전정도에 따라서 광의 투시도가 달라진다.
위에서 설명한 게이트 신호와 소스 신호가 액정 패널에 인가되는 과정을 상세히 설명하면 다음과 같다.
복수 개의 게이트 드라이브 집적회로가 구성된 게이트 드라이브 파트와 복수 개의 소스 드라이브 집적 회로가 구성된 소스 드라이브 파트에서 각각 출력되는 게이트 신호들과 소스 신호들이 액정 패널로 인가되며, 게이트 드라이브 파트는 화소의 턴온/오프를 위하여 게이트 신호를 액정 패널에 종방향으로 순차적으로 반복 공급하고, 소스 드라이브 파트는 액정의 충전을 위한 소스 신호를 액정 패널의 횡방향으로 반복 공급한다. 여기서 소스 신호가 라이징되면 소정 시간후에 게이트 신호 가 라이징되고, 게이트 신호가 폴링되면 소정시간 후에 소스 신호가 폴링되도록, 소스 신호가 인가되는 동안에 게이트 신호가 공급되도록 설정된다.
그러나, 일반적으로 액정 패널의 게이트 드라이브 파트에 배치되는 게이트 드라이브 아이시에서 멀어질수록 각각의 화소에 인가되는 게이트 신호의 시간지연이 생기는데, 그 원인은 게이트 라인과 소스 라인에 의한 저항과 캐패시턴스에 의한 파형의 변화에 있으며, 이러한 파형의 변화는 각 신호의 인가쪽으로부터 멀어질수록 커진다.
게이트 전압에 따라서 TFT는 게이트 신호의 레벨에 따라서 TFT가 턴온 또는 턴오프되면 화소 전극과 대향 전극 사이가 소스 전압 레벨에 의하여 경정되는 대전 정도에 따라서 액정의 배열상태가 변하게 된다. 즉, 액정 캐패시터가 충전되며, 충전정도에 따라서 광의 투시도가 달라진다.
액정 패널에 형성되는 각각의 화소들의 액정이 구동되는 과정을 상세히 설명하면 다음과 같다.
복수 개의 게이트 드라이브 집적회로가 구성된 게이트 드라이브 파트와 복수 개의 소스 드라이브 집적 회로가 구성된 소스 드라이브 파트에서 각각 출력되는 게이트 신호들과 소스 신호들이 액정 모듈로 인가되며, 게이트 드라이브 파트는 화소의 턴온/오프를 위하여 게이트 신호를 액정 모듈에 종방향으로 순차적으로 반복 공급하고, 소스 드라이브 파트는 액정의 충전을 위한 소스 신호를 액정 모듈의 횡방향으로 반복 공급한다. 여기서 소스 신호가 라이징되면 소정 시간후에 게이트 신호가 라이징되고, 게이트 신호가 폴링되면 소정시간 후에 소스 신호가 폴링되도록, 소스 신호가 인가되는 동안에 게이트 신호가 공급되도록 설정된다.
그러나, 일반적으로 액정 패널의 게이트 드라이브 파트에 배치되는 게이트 드라이브 아이시에서 멀어질수록 각 화소에 인가되는 게이트 신호의 시간지연이 생기는데, 그 원인은 게이트 라인과 소스 라인에 의한 저항과 캐패시턴스에 의한 신호 지연 현상이다.
이러한 파형의 변화는 각 신호의 인가쪽으로부터 멀어질수록 심해지는데, 게이트 드라이브 아이시에서 멀어질수록 게이트 신호의 라이징과 폴링이 완만한 파형으로 변화된다. 근래에 액정표시장치가 고 해상도, 대 화면으로 기술이 발전함에 따라서 종래의 액정 패널의 구동회로로 대 화면을 구동하는 경우에는 게이트 드라이브 아이시에서 먼 화소들은 충전시간이 충분히 확보되지 않는다.
특히 화소의 충전율은 소스 신호와 게이트 신호가 저항과 캐패시턴스에 의하여 영향을 많이 받는 쪽이 심하게 떨어지며, 그 만큼 액정 화소들은 하나의 프레임을 유지하는데 필요한 충전 전압을 부족하게 인가받게 되므로, 화면상의 액정 화소 들가운데는 하나의 프레임동안 트위스트 상태를 충분히 유지하지 못하는 화소들이 발생되고, 이러한 액정 화소들은 프레임이 교차되면서 깜박거리는듯이 보이는 플리커 현상을 유발시킨다.
근래에 액정표시장치의 기술 추세가 고 해상도와 대 화면의 기술로 더욱 발전되어 가고 있으므로, 게이트 라인의 스캔 시간이 감소되어도 액정 화소들의 캐패시터에 충전되는 충전전압이 동일하도록 조정되어 플리커 현상을 방지할 수 있는 방법의 제시가 요구되고 있는 실정이다.
본 발명의 목적은 액정 패널에서 게이트 신호의 지연에 의하여 발생되는 액정 캐패시터의 부족충전에 의한 액정 화소들의 플리커 현상을 방지함에 있다.
본 발명의 다른 목적들은 후술될 발명의 구성과 작용에서 보다 상세히 설명될 것이다.
본 발명에 의한 액정표시장치의 구동회로는 컬러 필터 기판과 TFT(Thin film transistor; 박막 트랜지스터, 이하 'TFT'라 함)기판사이에 액정이 주입되어 형성되며, TFT기판에는 매트릭스 형상으로 복수 개의 TFT가 형성되고, TFT의 스위칭과 그에 따른 화소의 충전에 따라 소정 화면을 형성하는 액정 패널과, 복수의 컨트롤 신호와 데이터와, 게이트 온/오프 전압 및 계조 전압을 생성하여 출력하는 신호 처리부와, 신호 처리부에서 인가되는 데이터와 계조 전압 및 일부 컨트롤 신호로써 소스 신호를 생성하여 액정 패널에 소스 신호들을 공급하는 복수 개의 소스 드라이브 아이시와, 신호 처리부에서 게이트 온/오프 전압 및 일부 컨트롤 신호를 인가받아 게이트 신호를 생성하여 액정 패널에 게이트 신호를 공급하는 복수 개의 게이트 드라이브 아이시 및 정전압이 인가되는 저항 스트링을 구비하여 복수 개의 소스 드라이브 아이시의 수에 대응하는 보상전압을 각 소스 드라이브 아이시에 인가하는 전압 강하 수단으로 구성되며, 상기 복수 개의 소스 드라이브 아이시에 인가되는 보상전압이 게이트 드라이브 아이시에서 가장 먼 소스 드라이브 아이시부터 인가되어 게이트 드라이브 아이시에 가까운 소스 드라이브 쪽으로 순차적으로 인가되며, 보상전압이 인가되는 회로선상에서 각각의 소스 드라이브 아이시사이에는 소정의 전압 강하 수단이 배치되어, 게이트 드라이브 아이시에서 가장 먼 소스 드라이브 아이시에 가장 높은 보상전압이 인가되고 게이트 드라이브 아이시에 가까워질수록 점차 전압 강하 수단에 의해 전압 강하된 보상전압이 인가되어, 게이트 온신호의 지연에 의한 액정 화소의 충전 시간의 부족을 차등화된 보상전압에 의해 보상함을 특징으로 한다.
이하 도면을 참조하여 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 바람직한 실시예를 나타내는 블럭도로서, 액정 패널(10), 복수 개의 게이트 드라이브 아이시(40), 복수 개의 소스 드라이브 아이시(50), 신호 처리부(30)로 구성된다.
구체적으로 액정 패널(10)은 컬러 필터 기판과 TFT기판사이에 액정이 주입되어 형성되며, TFT기판에는 매트릭스 형상으로 복수 개의 TFT가 형성되어 동일한 가로 라인에 배치되는 TFT들의 게이트 단자들은 동일한 게이트 신호 라인에 연결되어 동일한 게이트 온/오프 전압을 인가하도록 대응되는 게이트 드라이브 아이시(40)에 연결되며, 동일한 세로 라인에 배치되는 TFT들의 소스 단자들은 동일한 소스 신호 라인에 연결되어 대응되는 소스 드라이브 아이시(50)에 연결된다.
신호 처리부(30)는 복수 개의 게이트 드라이브 아이시(40)와 복수 개의 소스 드라이브 아이시(50)에 각각 게이트 신호와 소스 신호를 인가하도록 연결된다.
그리고, 복수 개의 게이트 드라이브 아이시(40)는 신호 처리부(30)에서 게이트 신호를 인가받도록 연결되며, 액정 패널(10)의 각각의 게이트 신호 라인에 연결 된다.
또한, 복수 개의 소스 드라이브 아이시(50)는 신호 처리부(30)에서 소스 신호를 인가받도록 연결되고, 액정 패널(10)의 각각의 소스 신호 라인에 연결된다.
이때, 각각의 소스 드라이브 아이시(50)에는 보상전압이 인가되도록 보상전압 공급회로선이 공통으로 연결되는데, 최초의 공급전압VDD는 R1이라는 소정의 전압강하 수단을 거쳐 V1이라는 보상전압이 되어 게이트 드라이브 아이시(40)에서 가장 멀리 배치되는 소스 드라이브 아이시(51)측에 인가되며, 그 이후로 각 소스 드라이브 아이시사이에 배치된 소정의 전압 강하 수단들(R1, R2, R3, R4, R5, R6, R7, R8, R9)을 거친 차등전압들(V2, V3, V4, V5, V6, V7, V8, V9)이 순차적으로 도면번호 (52), (53), (54), (55), (56), (57), (58), (59)의 소스 드라이브 아이시(50)에 인가되도록 연결된다. 여기서, Re는 접지저항이다.
이러한 구성을 가지는 본 발명에 따른 바람직한 실시예는 다음과 같은 작용을 한다.
게이트 드라이브 아이시(40)에서 가장 멀리 배치된 소스 드라이브 아이시(51에 공급전압VDD가 전압강하 수단(R1)에 의한 전압강하된 V1이라는 보상전압이 인가되고, V1은 신호 처리부(30)에서 소스 드라이브 아이시(51)에 인가되는 계조 전압들에 부가되어, 최종적으로 소스 드라이브 아이시(51)에 연결된 소스단자들에 인가될 전압이 정해진다.
V1은 전압강하 수단(R2)에 의해 V2라는 보상전압으로 전압강하되어 다음 소스 드라이브 아이시(52)에 인가되고, V2는 신호 처리부(30)에서 소스 드라이브 아 이시(52)에 인가되는 계조 전압들에 부가되어, 최종적으로 소스 드라이브 아이시(52)에 연결된 소스단자들에 인가될 전압이 정해진다.
V2는 전압강하 수단(R3)에 의해 V3라는 보상전압으로 전압강하되어 다음 소스 드라이브 아이시(53)에 인가되고, V3는 신호 처리부(30)에서 소스 드라이브 아이시(53)에 인가되는 계조 전압들에 부가된다.
V3도 V2와 마찬가지로 전압강하 수단(R4)에 의해 전압강하를 일으켜 V4라는 보상전압으로 전압강하되어 다음 소스 드라이브 아이시(54)에 인가되고, 나머지 차등전압들도 위와 같이 각각의 전압강하 수단을 거친 후에 인가되며, 최종적으로 보상전압 V8이 전압 강하 수단(R9)에 의해 전압강하를 일으켜 발생된 보상전압 V9가 게이트 드라이브 아이시(40)에서 가장 가까운 소스 드라이브 아이시(59)에 마지막으로 인가되어, 인가된 V9는 신호 처리부(30)에서 소스 드라이브 아이시(59)에 인가되는 계조 전압들에 부가된다.
상술한 바와 같은 전압강하에 의해 게이트 드라이브 아이시(40)에서 가장 먼 소스 드라이브 아이시(51)에서부터 게이트 드라이브 아이시(40)에 가까운 소스 드라이브 아이시(59)로 올수록 점차 낮은 전압이 부가된다.
이렇게 계조 전압과 보상전압들이 각각의 소스 드라이브 아이시(50)에 인가되면 신호 처리부(30)는 소스 신호를 발생하여 각각의 소스 드라이브 아이시(50)에 인가하고, 소스 신호를 인가받은 각각의 소스 드라이브 아이시(50)는 이 소스 신호 데이터를 차례대로 시프트시키며 저장하는 시프트 레지스터(미도시)를 통해 데이터의 입력을 시작하고, 소스 신호 데이터가 시프트 레지스트(미도시)에 다 채 워지면 모든 소스 신호 데이터는 각 데이터 값에 해당하는 아날로그 값으로 변환하는 D/A컨버터를 통해 아날로그 값으로 바뀌고, 신호 처리부(30)에서 소스 신호 인가 신호가 발생되면 각각의 소스 드라이브 아이시(50)는 액정의 각 화소에 아날로그 전압을 인가한다.
위에서 신호 처리부(30)는 소스 신호를 소스 드라이브 아이시(50)에 인가하기 전에 게이트 드라이브 아이시(40)에 게이트 온 신호를 인가하여 한 라인의 게이트가 온 할수 있도록 한다.
소스 신호의 발생, 게이트 온, 소스 신호 인가의 과정을 거치면 소스 드라이브 아이시(50)는 아날로그로 변환된 상태로 래치되고 있던 아날로그 전압값들을 일제히 액정 패널에 인가한다.
상술한 바와 같이 인가된 아날로그 전압값들은 각각 대응되는 액정에 인가되는데, 액정은 유전체이므로 양단간에 걸리는 아날로그 전압값들은 각 액정에 연결된 TFT들의 게이트가 온되어 도통되는 시간동안 각 액정에 충전작용을 일으킨다.
이때, 게이트 드라이브 아이시(40)를 통해 인가되는 게이트 온 신호는 게이트 드라이브 아이시(40)에서 가까운 측부터 인가되므로, 동일한 게이트 라인을 공유한 하나의 가로 라인의 TFT들은 게이트 온 신호가 인가되는 게이트 드라이브 아이시(40)에서 멀수록 게이트 온 신호가 전압강하에 의해 약화지는 결과를 초래하고, 게이트 드라이브 아이시(40)에서 먼 TFT들은 충분한 충전을 할 수 있는 시간이 부족해진다.
하지만 소스 드라이브 아이시(50)에 인가되는 보상전압은 게이트 온되는 순 서와는 반대로 게이트 드라이브 아이시(40)에서 먼 소스 드라이브 아이시(51)부터 인가되고, 점차 게이트 드라이브 아이시(40)측으로 가까워질수록 소정의 전압 강하 수단에 의해 전압 강하된 보상전압들이 각각 해당되는 소스 드라이브 아이시(50)에 인가되므로써, 액정의 충전시간부족에 의한 액정의 충전부족현상을 차등화된 보상전압으로 보상하여 준다.
상술한 각각의 보상전압들간의 전압관계는, v1〉v2〉v3〉v4〉v5〉v6〉v7〉v8〉v9와 같은 관계가 있다.
또한, 계조전압간의 최소 전위차를 △V라 하면 v2 - v1〈 △V , v3 - v2〈 △V, v4 - v3〈 △V, v5 - v4〈 △V, v6 - v5〈 △V, v7 - v6〈 △V, v8 - v7〈 △V, v9 -v8〈 △V의 관계가 있다.
이러한 관계는 각 소스 드라이브 아이시에 인가되는 아날로그 전압을 패널에 인가되는 최소 계조 전위차보다 작은 전압을 인가하여 소스 드라이브 아이시들간에 출력편차에 따른 경계부가 발생하지 않도록 하기 위함이다.
본 발명의 바람직한 실시예에서는 게이트 드라이브 아이시(40)에 3개의 게이트 드라이브 아이시를 배치하였고, 소스 드라이브 아이시(50)에 9개의 소스 드라이브 아이시(50)을 배치하였으나, 이러한 드라이브 아이시의 갯수는 본 발명의 사상을 실현하는데는 아무런 제약이 되지 않는다.
이상에서 상세히 설명한 바와 같이, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다.
본 발명에 의하면 액정 패널이 대형화됨에 따라 더욱 심각해지는 게이트 온 신호의 딜레이에 의한 액정 패널의 좌우간의 플리커 현상을 해결하기 위해, 각각의 소스 드라이브 아이시에 전압강하에 의한 차등화된 보상전압을 인가함으로써 실제로 액정 패널의 좌우간의 액정 화소에 인가되는 전압이 동일해지는 효과가 발생된다.
결국, 액정 패널의 좌우간의 액정 화소에 인가되는 전압이 동일해지므로써 액정 패널의 플리커 현상이 해결되는 효과가 있다.

Claims (3)

  1. 컬러 필터 기판과 TFT기판사이에 액정이 주입되어 형성되며, TFT기판에는 매트릭스 형상으로 복수 개의 TFT가 형성되고, 상기 TFT의 스위칭과 그에 따른 상기 TFT에 해당하는 화소의 충전에 따라 소정 화면을 형성하는 액정 패널;
    상기 액정 패널의 상기 소정 화면을 형성하기 위한 복수의 컨트롤 신호와, 데이터와, 게이트 온/오프 전압 및 계조 전압을 생성하여 출력하는 신호 처리부;
    상기 신호 처리부에서 인가되는 상기 데이터와 상기 계조 전압 및 일부 컨트롤 신호로써 소스 신호를 생성하여 상기 액정 패널에 소스 신호들을 공급하는 복수 개의 소스 드라이브 아이시;
    상기 신호 처리부에서 상기 게이트 온/오프 전압 및 일부 컨트롤 신호를 인가받아 게이트 신호를 생성하여 상기 액정 패널에 게이트 신호를 공급하는 복수 개의 게이트 드라이브 아이시; 및
    정전압이 인가되는 저항 스트링을 구비하여 상기 복수 개의 소스 드라이브 아이시의 수에 대응되는 보상 전압을 각 소스 드라이브 아이시에 인가하는 전압 강하 수단을 구비하며,
    상기 게이트 신호의 지연에 따른 화소의 충전부족을 상기 보상전압으로 보상함을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1항에 있어서, 상기 보상전압은 게이트 드라이브 아이시로부터 멀어질수 록 큰 값을 가짐을 특징으로 하는 액정표시장치의 구동회로.
  3. 제 1항 또는 제 2항에 있어서, 상기 소스 드라이브 아이시들에 인가되는 보상 전압들간의 차는 계조 전압간의 최소 전위를 넘지 않도록 전압 강하량이 설정된 것을 특징으로 하는 액정표시장치의 구동회로.
KR1019990054294A 1999-12-01 1999-12-01 액정표시장치의 구동회로 Expired - Fee Related KR100560018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054294A KR100560018B1 (ko) 1999-12-01 1999-12-01 액정표시장치의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054294A KR100560018B1 (ko) 1999-12-01 1999-12-01 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20010053782A KR20010053782A (ko) 2001-07-02
KR100560018B1 true KR100560018B1 (ko) 2006-03-13

Family

ID=19623058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054294A Expired - Fee Related KR100560018B1 (ko) 1999-12-01 1999-12-01 액정표시장치의 구동회로

Country Status (1)

Country Link
KR (1) KR100560018B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008692A (ko) * 2001-07-19 2003-01-29 엘지전자 주식회사 평면 전계방출 표시소자의 구동장치 및 방법
KR101006441B1 (ko) * 2003-11-20 2011-01-06 삼성전자주식회사 액정 표시판 조립체 및 액정 표시 장치
KR101102017B1 (ko) * 2004-03-31 2012-01-04 엘지디스플레이 주식회사 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치
KR101107676B1 (ko) * 2004-11-11 2012-01-25 엘지디스플레이 주식회사 액정표시장치의 화소 충전량 보상 회로 및 방법
KR20080087525A (ko) 2007-03-27 2008-10-01 삼성전자주식회사 액정표시장치와 액정표시장치의 구동방법

Also Published As

Publication number Publication date
KR20010053782A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
KR0169769B1 (ko) Tft액정표시디스플레이
KR101281926B1 (ko) 액정표시장치
KR101285054B1 (ko) 액정표시장치
US10049634B2 (en) Pixel circuit and driving method thereof, driving circuit, display device
KR101367134B1 (ko) 표시 장치의 구동 장치
US8471796B2 (en) Apparatus for providing grayscale voltages and display device using the same
KR20070040865A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100560018B1 (ko) 액정표시장치의 구동회로
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR100927014B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100717193B1 (ko) 액정 표시 장치
KR100898792B1 (ko) 액정표시장치
KR100309924B1 (ko) 액정표시장치및액정표시장치의구동방법
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR100686220B1 (ko) 박막 트랜지스터 액정 표시 장치
KR20060116587A (ko) 액정 표시 장치
KR100925461B1 (ko) 표시 장치
KR20070053887A (ko) 액정표시장치
KR20050056469A (ko) 액정 표시 장치 및 그 구동 방법
KR20060014551A (ko) 표시 장치 및 그 구동 장치
KR20040077011A (ko) 액정 표시 장치의 구동 장치
KR20070082145A (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
KR20060044120A (ko) 액정표시장치의 화소 충전량 보상 회로 및 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041201

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991201

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060306

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060307

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090303

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110215

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120215

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140303

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181217