[go: up one dir, main page]

KR100551478B1 - 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법 - Google Patents

중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법 Download PDF

Info

Publication number
KR100551478B1
KR100551478B1 KR1020040064063A KR20040064063A KR100551478B1 KR 100551478 B1 KR100551478 B1 KR 100551478B1 KR 1020040064063 A KR1020040064063 A KR 1020040064063A KR 20040064063 A KR20040064063 A KR 20040064063A KR 100551478 B1 KR100551478 B1 KR 100551478B1
Authority
KR
South Korea
Prior art keywords
signal
phase
magnitude
intermediate frequency
receiver
Prior art date
Application number
KR1020040064063A
Other languages
English (en)
Inventor
김재완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064063A priority Critical patent/KR100551478B1/ko
Priority to US11/193,713 priority patent/US7477881B2/en
Application granted granted Critical
Publication of KR100551478B1 publication Critical patent/KR100551478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0032—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage with analogue quadrature frequency conversion to and from the baseband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치는 전방향 경로, 제1 및 제2 피드백 경로를 포함한다. 전방향 경로는 RF 신호를 정위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 이용하여 주파수 변환하고 이득 값만큼 증폭하여 제1 중간 주파수 신호(IF I) 및 제2 중간 주파수 신호(IF Q)를 생성하여 이미지 신호 제거용 필터로 제공한다. 제1 피드백 경로는 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 크기와 상기 제2 IF 주파수 신호의 크기간의 크기 미스매치를 검출하여 상기 크기 미스매치가 최소화되도록 상기 이득 값을 제어한다. 제2 피드백 경로는 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 위상과 상기 제2 IF 주파수 신호의 위상간의 위상 미스매치를 검출하여 상기 위상 미스매치가 최소화되도록 상기 정위상 국부 발진 신호 또는 상기 직교 위상 국부 발진 신호의 위상을 제어한다. 제1 및 제2 피드백 루프에 의해 이미지 리젝션 필터 입력 신호들간의 이득 미스매치와 위상 미스 매치가 최소화됨으로써 최대의 이미지 리젝션 비(IRR)를 얻을 수 있다.

Description

중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치 및 방법{DOWN-CONVERTING APPARATUS AND METHOD FOR THE PURPOSE OF IMAGE REJECTION IN A INTERMEDIATE FREQUENCY RECEIVER}
도 1은 LPF의 주파수 응답을 나타낸 그래프이다.
도 2는 low-IF 수신기에 사용되는 이미지 리젝션 필터(image rejection filter)의 주파수 응답의 모의 실험 결과를 나타낸 그래프이다.
도 3은 본 발명의 일실시예에 따른 이득 및 위상 미스매치 제어 루프를 가진 RF 수신기의 블록도이다.
도 4는 본 발명의 일실시예에 따른 크기 조정 루프의 블록도를 나타낸다.
도 5는 도 4의 크기(magnitude) 검출기의 정류기 및 LPF의 일예를 나타낸 회로도이다.
도 6은 도 4의 크기 조정 루프를 구성하는 이득 제어기의 일 예를 나타낸 회로도이다.
도 7은 도 4의 자동 이득 제어기(AGC)의 일예를 나타낸 회로도이다.
도 8은 본 발명의 일실시예에 따른 위상 조정 루프의 블록도를 나타낸다.
도 9는 도 8의 리미터를 구성하는 DCOC 기능을 가지는 멀티-스테이지 증폭기의 일예를 나타낸 회로도이다.
도 10은 도 8의 위상 검출기와 차지 펌프/루프 필터를 나타낸 개념도이다.
도 11은 본 발명의 일실시예에 따른 도 10의 위상 검출기의 타이밍도이다.
도 12는 본 발명의 일실시예에 따른 도 3의 LO 경로를 모델링한 등가회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 크기 조정 루프 210 : 크기 검출기
230 : 이득 컨트롤러 260 : 자동 이득 조절부
300 : 위상 조정 루프 310 : 리미터
330 : 위상 검출기 350 : 차지 펌프/루프 필터
본 발명은 중간 주파수(IF) 수신기의 이미지 리젝션(image rejection)을 위한 다운 컨버팅 장치 및 방법에 관한 것이다.
무선 통신 서비스의 다양화와 고급화가 가속화됨에 따라 RF 송수신기(transceiver)의 고집적화, 소형화, 저전력화가 갈수록 중요해지고 있다.
이에 대응하기 위해 RF 수신기는 현재 zero-IF 아키텍쳐 및 low-IF 아키텍쳐(architecture)가 주를 이루고 있다.
low-IF는 신호 대역 1~2배의 낮은 주파수를 IF 주파수로 사용하는 아키텍처 로서 zero-IF 아키텍쳐보다 DC 오프셋(DC offset) 및 1/f 잡음에 영향을 덜 받는 장점이 있다. 그러나, 상기 low-IF 구조는 이미지(image) 신호가 원하는 신호에 매우 가깝게 있기 때문에, 원하는 신호가 상기 이미지 신호에 의해 영향을 받을 수 있다. 따라서, 수신기의 성능을 유지하려면 상기 이미지 신호는 충분히 제거(rejection)되어야 한다.
상기 이미지 신호를 제거하기 위해서 하틀리, 위버 이미지 리젝션 아키텍쳐(Hartely, Weaver image-rejection architecture) 또는 폴리페이지 이미지 리젝션 필터(polyphase image rejection filter)가 사용되고 있다. 그러나, IQ 이득 미스매치(gain mismatch)와 위상 미스매치(phase mismatch)에 의해 상기 이미지 신호를 충분히 제거하기가 어렵다.
이를 해결하기 위하여 LMS(least mean square) 알고리즘(Lawrence Der and Behzad Razavi, "A 2-GHz CMOS Image-Rejection Receiver With LMS Calibration", IEEE Journal of Solid-State Circuits, Vol. 38, No. 2, Feb 2003), 디지털 보상(digital compensation) 알고리즘을 적용한 이득과 위상 조정(calibration) 기법(Youngjin Kim et al., "Architecture and algorithm for high precision image rejection and spurious rejection mixers using digital compensation", Microwave Symposium Digest, 2002 IEEE MTT-S International , Vol.2 , pp.792-802, June 2002)등이 제안되었다. LMS 알고리즘을 사용하는 종래의 조정(calibration) 회로는 3개의 11 비트 DAC가 필요하며 그 만큼 하드웨어로 구현시 전체적인 칩 면적이 증가한다. 디지털 보상(digital compensation) 알고리즘을 적 용한 종래의 조정 회로는 2개의 12 비트 ADC를 필요로 하므로 그 만큼 하드웨어로 구현시 전체적인 칩 면적이 증가하고 전력 소모가 증가한다.
종래의 이미지 신호 제거비(IRR; Image Rejection Ratio)를 개선하기 위한 조정 회로 및 방법 중 디지털부에서 조정 동작을 수행하는 경우에는 고해상도의 ADC 또는 고해상도의 DAC가 추가적으로 필요하게 된다. 그 결과, 아날로그 회로만으로 조정 동작을 수행하는 경우에 비하여 하드웨어로 구현시 전체적인 칩 면적이 커지고 전력 소모가 증가한다.
따라서, 본 발명의 제1 목적은 적은 면적과 전력 소모로도 이미지 신호 제거비(IRR)를 개선할수 있는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치를 제공하는 것이다.
본 발명의 제2 목적은 적은 면적과 전력 소모로도 이미지 신호 제거비(IRR)를 개선할수 있는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치는 RF 신호를 정위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 이용하여 주파수 변환하고 이득 값만큼 증폭하여 제1 중간 주파수(IF) 신호 및 제2 중간 주파수(IF) 신호를 생성하여 이미지 신호 제거용 필터로 제공하는 전방향 경로; 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 크기와 상기 제2 IF 주파수 신호의 크기간의 크기 미스매치를 검출하여 상기 크기 미스매치가 최소화되도록 상기 이득 값을 제어하는 제1 피드백 경로; 및 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 위상과 상기 제2 IF 주파수 신호의 위상간의 위상 미스매치를 검출하여 상기 위상 미스매치가 최소화되도록 상기 정위상 국부 발진 신호 또는 상기 직교 위상 국부 발진 신호의 위상을 제어하는 제2 피드백 경로를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법은 RF 신호를 정위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 이용하여 주파수 변환하는 단계; 상기 주파수 변환된 신호를 이득 값만큼 증폭하여 제1 중간 주파수(IF) 신호 및 제2 중간 주파수(IF) 신호를 생성하여 이미지 신호 제거용 필터로 제공하는 단계; 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 크기와 상기 제2 IF 주파수 신호의 크기간의 크기 미스매치를 검출하는 단계; 상기 검출된 크기 미스매치가 최소화되도록 상기 이득 값을 제어하는 단계; 상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 위상과 상기 제2 IF 주파수 신호의 위상간의 위상 미스매치를 검출하는 단계; 및 상기 위상 미스매치가 최소화되도록 상기 정위상 국부 발진 신호 또는 상기 직교 위상 국부 발진 신호의 위상을 제어하는 단계를 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 LPF의 주파수 응답을 나타낸 그래프이다.
실제 시스템에서 LPF 필터의 주파수 응답은 도 1의 점선으로 표시된 것처럼 DC 성분을 기준으로 대칭된다. 따라서, 실제 LPF 필터는 양의 주파수(원하는 신호)와 음의 주파수(image 신호)를 둘 다 통과시키게 된다.
이미지(image) 신호를 제거하기 위해 폴리페이지 이미지 리젝션 필터(polyphase image rejection filter)가 사용된다. 이미지(image) 신호만을 제거하는 폴리페이지 이미지 리젝션 필터는 점선으로 표시된 실제 LPF 필터의 주파수 응답을 실선으로 표시된 주파수 응답이 되도록 주파수 쉬프팅(frequency shift)하면 얻을 수 있다. 즉, 점선으로 표시된 LPF 필터의 전달 함수가 H(jw)라면 폴리페이지 이미지 리젝션 필터의 전달함수는 H(j(w-wo))가 된다.
도 2는 low-IF 수신기에 사용되는 이미지 리젝션 필터(image rejection filter)의 주파수 응답의 모의 실험 결과를 나타낸 그래프이다.
도 2를 참조하면, 점선은 이미지 리젝션 필터 입력 단의 이득(gain)과 위상(phase) 미스매치(mismatch)가 없는 경우의 주파수 응답이고, 실선은 1%의 이득 오차와 1°의 위상 오차가 나는 경우의 주파수 응답을 나타낸다. 여기서, IF 주파수는 2MHz, 이미지 주파수는 -2MHz이다.
도 2에 도시된 바와 같이, 이미지 리젝션 필터 입력 단에서의 약간의 이득과 위상 미스매치에도 이미지 리젝션 비(IRR; Image Rejection Ratio)가 40dB로 떨어져 크게 나빠짐을 알 수 있다.
위에서 살펴본 바와 같이 이미지 리젝션 필터가 이상적인 주파수 응답을 가 지려면 이미지 리젝션 필터 입력 단에서의 IQ 이득과 위상 미스매치가 최소화되어야 한다. 즉, 이미지 리젝션 필터 입력 단에서의 IQ 이득과 위상 미스매치가 최소화되면 로우-IF (low-IF) 수신기의 이미지 리젝션 비는 최대로 개선된다. 따라서, 본 발명에서는 폴리페이지 이미지 리젝션 필터의 입력 단에서의 중간 주파수 신호들의 이득(gain)과 위상(phase)을 비교하여 IQ 이득과 위상 미스매치를 최소화시킨다.
도 3은 본 발명의 일실시예에 따른 이득 및 위상 미스매치 제어 루프를 가진 RF 수신기의 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 RF 수신기는 단일 주파수 발생기(single frequency generator; 100), 전방향 경로(10, 260), 제1 피드백 경로(200), 제2 피드백 경로(300) 및 이미지 리젝션 필터(400)로 구성된다.
단일 주파수 발생기(single frequency generator; 100)는 단일 주파수의 RF 신호 RFs를 발생시킨다. RF 수신기는 제1 스위치(SW1)가 턴온된 경우 조정 모드(calibration mode)에서 동작하고, 턴오프된 경우 정상 모드에서 동작한다.
전방향 경로(10, 260)는 믹서부(10)를 포함한다.
믹서부(10)는 I 믹서(mixer; 12) 및 Q 믹서(14)로 구성된다.
I 믹서(12)는 조정 모드(calibration mode)에서는 단일 주파수의 RF 신호 RFs를 정위상 국부 발진 신호 LO I를 이용하여 다운 컨버팅하여 중간 주파수 신호IF I1로 변환하여 자동이득조절부(260)로 제공한다. Q 믹서(14)는 조정 모드에서는 단일 주파수의 RF 신호 RFs를 직교 위상 국부 발진 신호 LO Q를 이용하여 다운 컨 버팅하여 중간 주파수 신호IF Q1로 변환하여 자동이득조절부(260)로 제공한다. 직교 위상 국부 발진 신호 LO Q는 정위상 국부 발진 신호 LO I보다 실질적으로 90°위상 지연된 국부 발진 신호이다.
I 믹서(12)는 정상 모드에서는 RF 입력 신호를 정위상 국부 발진 신호 LO I를 이용하여 다운 컨버팅하여 중간 주파수 신호 IF I1로 변환하여 자동이득조절부(260)로 제공한다. Q 믹서(14)는 정상 모드에서는 RF 입력 신호를 직교위상 국부 발진 신호 LO Q를 이용하여 다운 컨버팅하여 중간 주파수 신호 IF Q1로 변환하여 자동이득조절부(260)로 제공한다.
제1 피드백 경로(200)는 크기 조정 루프(magnitude calibration loop)를 형성하며, 제2 피드백 경로(300)는 위상 조정 루프(phase calibration loop)를 형성한다.
제1 피드백 경로(200)는 크기 검출기(magnitude detector; 210)와 이득 컨트롤러(gain controller; 230) 및 자동이득조절부(260)로 구성된다.
크기 조정 루프(200)는 이미지 리젝션 필터(400)로 입력되는 중간 주파수 신호들(IF I, IF Q)간의 크기 미스매치(magnitude mismatch)가 최소화되도록 조정(calibration)한다. 크기 조정 루프(200)는 이미지 리젝션 필터(400)로 입력되는 신호들(IF I, IF Q)의 크기(magnitude) 오차를 검출한 후 상기 크기 오차로 IF 경로(path)를 이루는 상기 자동 이득 조절부(260)의 이득을 제어함으로써 이미지 리젝션 필터(400) 입력의 이득 미스매치(gain mismatch)를 최소화한다. 상기 크기 조정 루프(200)는 일종의 크기 고정 루프(magnitude-locked loop)를 형성하며, 자동 이득조절(AGC) 회로를 이용해서 이득 제어를 한다.
제2 피드백 경로(300)는 리미터(limiter; 310)와 위상 검출기(phase detector; 330), 차지 펌프/루프 필터(charge pump/loop filter; 350) 및 바랙터(VARACTOR)로 구성된다.
위상 조정 루프(300)는 국부 발진기(LO; Local Oscillator; 30)의 출력 신호들(LO I, LO Q)간의 위상 미스매치(phase mismatch)를 조정(calibration)한다. 위상 조정 루프(300)는 이미지 리젝션 필터(400) 입력 신호의 위상 오차를 검출한 후 상기 위상 오차로 오실레이터(30)의 출력 신호들(LO I, LO Q)의 위상을 제어함으로써 이미지 리젝션 필터(400) 입력의 위상 미스매치를 최소화한다. 위상 조정 루프(300)는 일종의 지연 고정 루프(delay-locked loop)를 형성하며, 오실레이터(30)에 연결된 가변 커패시터(varactor)를 이용해서 위상 제어를 한다.
결국, 상기 크기 조정 루프(200) 및 위상 조정 루프(300)에 의해 이미지 리젝션 필터(400) 입력 신호의 이득과 위상 미스 매치가 최소화됨으로써 최대의 이미지 리젝션 비(image rejection ratio)를 얻을 수 있다.
상기 크기 조정 루프(200) 및 위상 조정 루프(300)들은 조정 모드에서 동작된다. 크기 조정 루프(200) 및 위상 조정 루프(300)들은 RF 입력이 들어오는 정상 동작 모드와 단일 주파수의 RF 신호 RFs가 들어오는 조정 모드 사이에 주기적인 리프레싱(refreshing)이 필요하다.
자동이득조절부(260)는 I 자동이득조절기(AGC; Automatic Gain Control; 250) 및 Q 자동이득조절기(AGC; 270)로 구성된다. I 자동이득조절기(250)는 조정모 드에서는 중간 주파수 신호IF I1을 I AGC(250)의 이득(gain)만큼 증폭하여 중간 주파수 신호 IF I2를 생성한다. Q 자동이득조절기(270)는 조정모드에서는 중간 주파수 신호IF Q1을 Q AGC(270)의 이득(gain)만큼 증폭하여 중간 주파수 신호 IF Q2를 생성한다. 자동이득조절부(260)의 이득은 상기 크기 조정 루프(200)로부터 제공되는 제어 전압 Vmctrl에 기초하여 조절된다. 예를 들어, 제1 피드백 루프(200)의 제어 전압 Vmctrl은 Q AGC(270)의 이득을 가변적으로 조절하여 자동이득조절부(260)의 이득을 조절한다. 또는, 제1 피드백 루프(200)의 제어 전압 Vmctrl은 Q AGC(270)의 이득을 가변적으로 조절하여 자동이득조절부(260)의 이득을 조절할 수도 있다.
이미지 리젝션 필터(400)는 크기 조정 루프(200) 및 위상 조정 루프(300)를 거쳐 이득 미스 매치 및 위상 미스 매치가 최소화된 IF I2 신호와 IF Q2 신호를 입력받아 IF I2 신호와 IF Q2 신호의 이미지를 제거하여 I3 신호와 Q3 신호를 출력한다.
상기 이미지가 제거된 low IF 신호(I3, Q3 신호)는 A/D 컨버터(미도시)를 거쳐 베이스 밴드 신호로 변환될 수 있다.
도 4는 본 발명의 일실시예에 따른 크기 조정 루프의 블록도를 나타낸다.
도 4를 참조하면, 크기 검출기(200)는 I 정류기(I rectifier; 212a) 및 I LPF(214a), Q 정류기(Q rectifier; 212b), Q LPF(214b)로 구성된다. 이득 컨트롤러(230)는 증폭기(232) 및 제어 전압 발생기(control voltage generator; 234)로 구성된다.
I 정류기(212a)는 이미지 리젝션 필터(400)의 입력단으로 제공되는 Vin_I 신호를 AC 신호에서 DC 신호로 정류하고, I LPF(214a)는 상기 정류된 DC 신호를 로우 패스 필터링하여 크기(magnitude)를 나타내는 DC 전압 Vdc_I를 출력한다.
또한, Q 정류기(Q rectifier; 212b)는 이미지 리젝션 필터(400)의 입력단으로 제공되는 Vin_Q 신호를 AC 신호에서 DC 신호로 정류하고, Q LPF(214b)는 상기 정류된 DC 신호를 로우 패스 필터링하여 크기(magnitude)를 나타내는 DC 전압 Vdc_Q를 출력한다.
도 5는 도 4의 크기 검출기의 정류기 및 LPF의 일예를 나타낸 회로도이다.
도 5를 참조하면, 정류기(212)는 I 정류기(212a)의 경우에는 Vin_I 및 Vin_I의 반전된 신호인 Vin_IB를 각각 차동 신호 Vin+ 및 Vin-로 입력받고, Q 정류기(212b)의 경우에는 Vin_Q 및 Vin_Q의 반전된 신호인 Vin_QB를 각각 차동 신호 Vin+ 및 Vin-로 입력받는다.
정류기(212)는 공통 소스(CS; Common Source) 구조의 NMOS 트랜지스터 MN1, MN2와 정전류원 Ib1로 구성된다.
정류기(212)는 트랜지스터 MN1 및 MN2의 각각의 게이트로 차동 신호Vin+ 및 Vin-를 입력받아 공통 소스(common source) 노드에서 전파 정류된 신호를 출력하는 전압 폴로우(voltage follower)형 전파 정류기(full-wave rectifier) 회로이다.
LPF(214)는 저항 역할을 하는 바이어스 전류 Ib2, PMOS 트랜지스터 MP1 및 커패시터 역할을 하는 트랜지스터 MN3을 포함한다.
LPF(214)는 gm/C에 극점(pole)을 가지는 1차 RC 필터 회로이다. 낮은 IF 주 파수 신호를 로우 패스 필터링하기 위해서는 작은 값의 gm/C가 필요하므로, Ib2의 바이어스 전류는 되도록 작게 설정한다. 예를 들어, 트랜지스터 MN3은 커패시터의 면적을 줄이기 위해서 NMOS를 이용하여 구현할 수 있다.
상기 크기(magnitude)를 나타내는 DC 전압은 매우 작은 신호이므로 증폭기(232)에 의해 증폭되어 제어 전압 발생기(234)로 제공된다.
제어 전압 발생기(234)는 I와 Q 크기(magnitude) 오차에 기초하여 제어 전압 Vmctrl을 생성한다. 예를 들어, Vdc_I가 Vdc_Q 보다 크면 Vmctrl 전압은 감소하고, Vdc_I가 Vdc_Q 보다 작으면 Vmctrl 전압은 증가하게 된다.
도 6은 도 4의 크기 조정 루프를 구성하는 이득 제어기의 일 예를 나타낸 회로도이다.
도 6을 참조하면, 증폭기(232)는 OP AMP로 이루어지며, 제어 전압 발생기(234)는 예를 들어, 게이트와 드레인이 공통 연결된 PMOS 트랜지스터 MP2 및 MP3, 공통 소스(CS; Common Source) 구조의 NMOS 트랜지스터 MN4, MN5 및 정전류원 I1로 구성된다.
제어 전압 발생기(234)는 차동 모드로 동작하여 Vdc_I가 Vdc_Q 보다 크면 트랜지스터 MN5의 게이트로 인가되는 전압이 증가하여 Vmctrl 전압이 감소하고, Vdc_I가 Vdc_Q 보다 작으면 트랜지스터 MN4의 게이트로 인가되는 전압이 증가하여 Vmctrl 전압이 증가한다.
도 7은 도 4의 자동 이득 제어기(AGC)의 일예를 나타낸 회로도이다.
도 7을 참조하면, 자동 이득 제어기(AGC)는 제어 전압을 게이트로 제공받는 PMOS 트랜지스터 MP4, MP7, 각각의 게이트로 차동 입력 신호 Vin+, Vin-를 제공받는 공통 소스 구조의 NMOS 트랜지스터 MN6, MN7, 상기 공통 소스 구조의 NMOS 트랜지스터 MN6, MN7의 드레인과 전원 전압 VDD사이에 각각 연결된 PMOS 트랜지스터 MP5 및 MP6를 포함한다. 믹서(20)의 출력 신호가i 차동 입력 신호 Vin+로 제공되고, 믹서(20)의 출력 신호를 반전시킨 신호가 차동 입력 신호 Vin-로 제공된다.
자동 이득 제어기(AGC)는 상기 크기 조정 루프(200)로부터 제공되는 제어 전압 Vmctrl에 기초하여 자동 이득 제어기(AGC)의 이득을 조절한다.
구체적으로, 자동 이득 제어기(AGC)의 전압 이득(gain)은 도 7의 자동 이득 제어기(AGC)의 입력 트랜스컨덕턴스(transconductance)gmn와 부하 트랜스컨덕턴스(load transconductance) gmp의 비인 다음의 수학식 1로 구해진다.
Figure 112004036347618-pat00001
Vmctrl 전압이 감소하면 Ix가 증가하여 전압 이득 Av가 증가하고, Vmctrl 전압이 증가하면 Ix가 감소하여 전압 이득 Av가 감소한다.
따라서, I의 크기(magnitude)가 Q보다 크면(Vdc_I가 Vdc_Q 보다 크면) Vmctrl이 감소하므로 Q AGC(270)의 이득(gain)이 증가하여 Q 신호의 크기가 증가하고, Q의 크기(magnitude)가 I보다 크면(Vdc_I가 Vdc_Q 보다 작으면) Vmctrl이 증가하므로 Q AGC(270)의 이득(gain)이 감소하게 되어 Q 신호의 크기가 감소한다. 그 결과, 이득 미스매치가 최소화된다.
상기 실시예에서는 제어 전압 Vmctrl이 Q AGC(250)의 이득을 조절하여 이득 미스 매치를 최소화하는 과정을 설명하였으나, 제어 전압 Vmctrl이 I AGC(270)의 이득을 조절하도록 하여 이득 미스 매치를 최소화하도록 구성할 수도 있음은 물론이다.
도 8은 본 발명의 일실시예에 따른 위상 조정 루프의 블록도를 나타낸다.
도 8을 참조하면, 위상 조정 루프(phase calibration loop)는 리미터(limiter; 310), 위상 검출기(phase detector; 330) 및 차지 펌프(charge pump; 352)/루프필터(loop filter; 354) 및 바랙터(I varactor, Q varactor)로 구성된다.
리미터(310)는 자동 이득 조절부(260)의 출력단(또는 이미지 리젝션 필터(400)의 입력단)의 아날로그 신호 Vin_I, Vin_Q를 입력받아 디지털화하여 위상 검출기(330)를 구동한다.
리미터(310)는 예를 들어, DCOC 회로를 가진 멀티스테이지 I 증폭기(312), 상기 I 증폭기(312)의 출력단에 결합된 인버터(INV1, INV2), DCOC 회로를 가진 멀티스테이지 Q 증폭기(316), 상기 Q 증폭기(316)의 출력단에 결합된 인버터(INV3, INV4)를 포함한다.
도 9는 도 8의 리미터를 구성하는 DCOC 기능을 가지는 멀티-스테이지 I 증폭기의 일예를 나타낸 회로도이다.
도 9를 참조하면, 예를 들어, DCOC를 가진 멀티스테이지 I 증폭기(312)는 바이어스단(313), 증폭기(315) 및 DCOC (DC offset cancelation) 회로(314)로 구성된 다. 리미터(310)는 입력 신호 VIn_I와 VIn_Q를 리미팅(limiting)하기 위한 DCOC(DC offset cancellation) 회로(314)를 가지는 증폭기(315) 및 바이어스단(313)이 다단 연결된 멀티 스테이지(multistage) 구성을 가질 수 있다.
바이어스단(313)은 공통 모드(common mode) 전압 VCM을 게이트 입력으로 하는 NMOS 트랜지스터 MN11, VOUT + 및 VOUT +를 저항 R1, R2, 커패시터 C1, C2를 거쳐 게이트 입력으로 제공하는 NMOS 트랜지스터 MN10, 다이오드 결합된 PMOS 트랜지스터 MP10, MP11, 트랜지스터 MN10 및 MN11의 소오스에 연결된 정전류원 Ib로 구성된다.
바이어스단(313)은 소정의 바이어스 전압을 PMOS 트랜지스터 MP12 및 MP13의 게이트로 제공한다.
증폭기(315)는 상기 바이어스단(313)으로부터 바이어스 전압을 제공받는 PMOS 트랜지스터 MP12 및 MP13, 공통 게이트 연결된 NMOS 트랜지스터 MN12 및 MN13, 공통 소스 결합된 NMOS 트랜지스터 MN14 및 MN15로 구성된다.
증폭기(315)는 예를 들어 캐스코드 증폭기(cascode amplifier)로 이루어져 차동 입력 신호 Vin+ 및 Vin-를 차동 증폭하여 Vout+ 및 Vout- 신호를 출력한다. Vin+ 및 Vin-는 각각 Vin_I+, Vin_I+의 반전된 신호인 Vin_I-에 대응한다. 또는, Vin+ 및 Vin-는 Vin_Q+, Vin_Q+의 반전된 신호인 Vin_Q-에 대응한다.
DCOC 회로(314)는 각각의 게이트가 트랜지스터 MN14 및 MN15의 드레인 단자와 결합된 공통 소스 구조의 트랜지스터 MN22 및 MN23, 트랜지스터 MN22의 게이트에 결합된 커패시터 역할을 하는 트랜지스터 MN21, 다이오드 결합된 트랜지스터 MP21, 트랜지스터 MN22의 게이트와 Vout+ 출력단 사이에 결합된 트랜지스터 MP20, 트랜지스터 MN23의 게이트에 결합된 커패시터 역할을 하는 트랜지스터 MN24, 다이오드 결합된 트랜지스터 MP22, 트랜지스터 MN23의 게이트와 Vout- 출력단 사이에 결합된 트랜지스터 MP25를 포함한다. MN22 및 MN23의 소오스에는 정전류원 Ib가 연결되며, 트랜지스터 MP21의 드레인에는 정전류원 Ib1이 결합되고, 트랜지스터 MP22의 드레인에는 정전류원 Ib1이 결합된다.
DCOC 회로(314)는 상기 Vout+ 신호가 제1 전압 레벨 이상으로 커지지 않도록 하고, 상기 Vout- 신호가 제2 전압 레벨 이하로 감소하지 않도록 하는 리미팅 동작을 수행한다.
즉, DCOC 회로(314)는 상기 국부 발진기(30)의 국부 발진 신호를 믹서(10,20)에서 믹싱하는 과정 등에서 발생한 DC 오프셋(DC offset)에 의해 증폭기(315)가 포화(saturation)되는 것을 방지해준다.
도 10은 도 8의 위상 검출기와 차지 펌프/루프 필터를 나타낸 개념도이다.
도 10을 참조하면, 위상 검출기(phase detector; 330)는 리미터(310)로부터 I+, I-, Q+, Q- 신호를 입력받아 위상(phase) 오차를 검출한다.
위상 검출기(330)는 리미터의 출력 신호 중 I+, Q+ 신호를 입력받아 논리 NOR 연산하는 NOR 1 게이트와 리미터의 출력 신호 중 Q+, I- 신호를 입력받아 논리 NOR 연산하는 NOR 2 게이트를 포함한다.
차지 펌프(352)는 정전류원 I1, 스위치 SW3, 스위치 SW4, 정전류원 I2로 모델링될 수 있으며, 루프 필터는 커패시터 C3으로 모델링 될 수 있다.
차지 펌프(352)의 스위치 SW4는 도 11의 영역 1 에서 턴온되도록 스위칭되어 커패시터 C3에 충전된 전하를 감소시킴으로써 제어 전압 Vpctrl을 낮춰준다.
차지 펌프(352)의 스위치 SW3은 도 11의 영역 2 에서 턴온되도록 스위칭되어 커패시터 C3에 충전된 전하를 증가시킴으로써 제어 전압 Vpctrl을 높여준다.
도 11은 본 발명의 일실시예에 따른 도 10의 위상 검출기의 타이밍도이다.
도 11을 참조하면, 위상 검출기(330)는 도 11에서 도시된바와 같이 영역 1과 영역 2를 비교하여 영역 1과 영역 2의 가로 축(시간 축) 상의 길이 차이(위상 오차)가 0이 되게 동작하는 회로로, 영역 1과 영역 2의 시간 축 상의 길이 차이(위상 오차)가 0이 되면 90°위상차가 나게 된다.
차지 펌프(352)와 루프 필터(loop filter; 354)는 위상 오차에 기초하여 Q 바랙터(varactor)의 커패시턴스(capacitance) 값을 조절하기 위한 제어 전압 Vpctrl을 생성한다. I+와 Q+의 위상 오차에 비례하는 제어 전압 Vpctrl은 Q+와 I+의 위상 차가 90°이하일 경우 증가하게 되고, 90°이상일 경우 감소한다.
도 12는 본 발명의 일실시예에 따른 도 3의 오실레이터의 등가회로도이다.
도 12를 참조하면, 오실레이터(LO; 30) 경로(path)의 부하 커패시터는 LO 오실레이터 버퍼(buffer)의 부하 저항 R과 함께 1차 RC LPF로 단순하게 모델링할 수 있다. 상기 1차 RC LPF 회로는 RC 지연(delay)을 생성하며 수학식 2와 같이 상기 RC 지연에 의해 위상이 변화된다. 즉, 수학식 2를 참조하면, 오실레이터 경로에 부하되는 커패시턴스 값을 변화시키면 위상을 변화시킬 수 있음을 알 수 있다.
Figure 112004036347618-pat00002
Vpctrl 전압이 감소할 때 Q 바랙터의 커패시턴스 값이 증가되도록 하면 오실레이터 출력 LO Q의 위상이 늦춰지고(phase lag), Vpctrl 전압이 증가할 때 Q 바랙터의 커패시턴스 값이 감소되도록 하면 오실레이터 출력 LO Q의 위상이 앞서 나가게 된다(phase lead).
결국, 구현된 위상 조정 루프(300)는 I와 Q 위상 차가 90°이상이면 오실레이터 출력 LO Q의 위상이 늦춰지고(lag), I와 Q 위상 차가 90°이하이면 오실레이터 출력 LO Q의 위상이 앞서 나가게(lead) 되므로, 위상 조정 루프(300)는 90°위상차에서 고정(lock)되어 위상 미스매치를 최소화할 수 있다.
상기와 같은 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치에 따르면, 이미지 신호 제거용 필터의 입력단에서 IF 주파수 신호들간의 크기미스매치를 검출하여 상기 크기 미스매치가 최소화되도록 제어하는 크기 조정 루프 및 상기 이미지 신호 제거용 필터의 입력단에서 상기 IF 주파수 신호들간의 위상 미스매치를 검출하여 상기 위상 미스매치가 최소화되도록 제어하는 위상 조정 루프를 포함한다.
따라서, 크기 조정 루프 및 위상 조정 루프에 의해 이미지 리젝션 필터 입력 신호들간의 이득 미스매치와 위상 미스 매치가 최소화됨으로써 최대의 이미지 리젝 션 비(IRR)를 얻을 수 있다.
또한, 본 발명에서는 이미지 리젝션 비(IRR)를 개선하기 위해 아날로그 회로만으로 조정 동작을 수행하므로 고해상도의 ADC 또는 고해상도의 DAC의 추가가 필요 없다. 그 결과, 하드웨어로 구현시 적은 면적과 전력 소모로도 이미지 신호 제거비(IRR)를 개선할수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. RF 신호를 정위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 이용하여 주파수 변환하고 이득 값만큼 증폭하여 제1 중간 주파수(IF) 신호 및 제2 중간 주파수(IF) 신호를 생성하여 이미지 신호 제거용 필터로 제공하는 전방향 경로;
    상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 크기와 상기 제2 IF 주파수 신호의 크기간의 크기 미스매치를 검출하여 상기 크기 미스매치가 최소화되도록 상기 이득 값을 제어하는 제1 피드백 경로; 및
    상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 위상과 상기 제2 IF 주파수 신호의 위상간의 위상 미스매치를 검출하여 상기 위상 미스매치가 최소화되도록 상기 정위상 국부 발진 신호 또는 상기 직교 위상 국부 발진 신호의 위상을 제어하는 제2 피드백 경로를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  2. 제1항에 있어서, 상기 이미지 신호 제거용 필터는 이미지 리젝션 필터(Image Rejection Filter)인 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  3. 제1항에 있어서, 상기 IF 수신기는 로우(low) IF 수신기인 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  4. 제1항에 있어서, 상기 전방향 경로는
    상기 RF 신호를 정위상 국부 발진 신호를 이용하여 다운 컨버팅하여 제3 중간 주파수(IF) 신호를 생성하는 제1 믹서; 및
    상기 RF 신호를 직교 위상 국부 발진 신호를 이용하여 다운 컨버팅하여 제4 중간 주파수(IF) 신호를 생성하는 제2 믹서를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  5. 제1항에 있어서, 상기 제1 피드백 경로는
    상기 제1 IF 신호 및 상기 제2 IF 신호의 크기를 검출하는 크기 검출기를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  6. 제1항에 있어서, 상기 크기 검출기는
    상기 제1 IF 신호 및 상기 제2 IF 신호를 정류하는 정류기; 및
    상기 정류기의 출력을 로우 패스 필터링하여 상기 제1 IF 신호의 크기를 나타내는 제1 직류 전압 및 상기 제2 IF 신호의 크기를 나타내는 제2 직류 전압을 제공하는 로우 패스 필터를 포함하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  7. 제5항에 있어서, 상기 제1 피드백 경로는
    상기 제1 IF 신호의 크기 및 상기 제2 IF 신호의 크기간의 오차에 기초하여 제1 제어 신호를 제공하는 이득 컨트롤러를 더 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  8. 제7항에 있어서, 상기 제1 제어 신호는 상기 제1 IF 신호의 크기 및 상기 제2 IF 신호의 크기간의 오차에 상응하여 전압 레벨이 조절되는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  9. 제7항에 있어서, 상기 이득 컨트롤러는
    상기 제1 IF 신호의 크기 및 상기 제2 IF 신호의 크기를 증폭하는 증폭기; 및
    상기 증폭기에 의해 증폭된 제1 IF 신호의 크기 및 상기 증폭된 제2 IF 신호의 크기간의 오차에 상응하여 전압 레벨을 가변되는 상기 제1 제어 신호를 생성하는 제어 전압 발생기를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  10. 제9항에 있어서, 상기 제어 전압 발생기는 증폭된 제1 IF 신호의 크기가 상기 증폭된 제2 IF 신호의 크기보다 크면 상기 제1 제어 신호의 전압을 감소시키고, 상기 증폭된 제1 IF 신호의 크기가 상기 증폭된 제2 IF 신호의 크기보다 작으면 상 기 제1 제어 신호의 전압은 증가시키는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  11. 제7항에 있어서, 상기 제1 피드백 경로는
    상기 제1 제어 신호의 전압 레벨에 기초하여 상기 이득 값을 조절하는 자동 이득 제어기를 더 포함하는 것을 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  12. 제11항에 있어서, 상기 자동 이득 제어기는
    상기 제1 제어 신호의 전압이 감소하면 상기 이득 값을 증가시키고, 상기 제1 제어 신호의 전압이 증가하면 상기 이득 값을 감소시키는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  13. 제1항에 있어서, 상기 제2 피드백 경로는
    상기 제1 IF 신호 및 상기 제2 IF 신호를 리미팅하는 리미터를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  14. 제13항에 있어서, 상기 리미터는
    DC 오프셋(DC offset)을 줄이기 위한 직류 오프셋 제거 회로를 포함하는 것 을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  15. 제13항에 있어서, 상기 제2 피드백 경로는
    상기 리미터로부터 출력되는 제1 정위상 신호 I+, 제2 정위상 신호 I-, 제1 직교 위상 신호 Q+, 제2 직교 위상 신호 Q-을 입력받아 상기 제1 정위상 신호 I+와 제1 직교 위상 신호 Q+의 위상(phase) 오차를 검출하는 위상 검출기를 더 포함하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  16. 제13항에 있어서, 상기 제2 피드백 경로는
    상기 검출된 위상 오차로 제1 바랙터(varactor)의 커패시턴스(capacitance) 값을 조절하기 위한 제2 제어 신호를 생성하는 차지 펌프/루프 필터를 더 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 장치.
  17. 제16항에 있어서, 상기 제2 제어 신호는
    상기 제1 정위상 신호 I+와 상기 제1 직교 위상 신호 Q+의 위상 오차에 비례하여 전압 레벨이 변하고, 상기 제2 제어 신호의 전압 레벨은 상기 제1 정위상 신호 I+와 상기 제1 직교 위상 신호 Q+의 위상차가 90°이하일 경우 증가하고 90°이상일 경우 감소하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝 션을 위한 다운 컨버팅 장치.
  18. RF 신호를 정위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 이용하여 주파수 변환하는 단계;
    상기 주파수 변환된 신호를 이득 값만큼 증폭하여 제1 중간 주파수(IF) 신호 및 제2 중간 주파수(IF) 신호를 생성하여 이미지 신호 제거용 필터로 제공하는 단계;
    상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 크기와 상기 제2 IF 주파수 신호의 크기간의 크기 미스매치를 검출하는 단계;
    상기 검출된 크기 미스매치가 최소화되도록 상기 이득 값을 제어하는 단계;
    상기 이미지 신호 제거용 필터의 입력단에서 상기 제1 IF 주파수 신호의 위상과 상기 제2 IF 주파수 신호의 위상간의 위상 미스매치를 검출하는 단계; 및
    상기 위상 미스매치가 최소화되도록 상기 정위상 국부 발진 신호 또는 상기 직교 위상 국부 발진 신호의 위상을 제어하는 단계를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
  19. 제18항에 있어서, 상기 이득 값을 제어하는 단계는
    상기 제1 IF 신호의 크기 및 상기 제2 IF 신호의 크기간의 오차에 기초하여 제1 제어 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
  20. 제19항에 있어서, 상기 제1 제어 신호는 상기 제1 IF 신호의 크기 및 상기 제2 IF 신호의 크기간의 오차에 상응하여 전압 레벨이 조절되는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
  21. 제20항에 있어서, 상기 이득 값은 상기 제1 제어 신호의 전압이 감소하면 증가되고, 상기 제1 제어 신호의 전압이 증가하면 감소되는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
  22. 제18항에 있어서, 상기 위상 미스매치를 검출하는 단계는
    상기 제1 IF 신호를 리미팅하여 제1 정위상 신호 I+ 및 상기 제1 정위상 신호 I+를 반전시킨 제2 정위상 신호 I-를 생성하고, 상기 제2 IF 신호를 리미팅하여 제1 직교 위상 신호 Q+ 및 상기 제1 직교 위상 신호 Q+를 반전시킨 제2 직교 위상 신호 Q-을 생성하고, 상기 제1 정위상 신호 I+와 제1 직교 위상 신호 Q+의 위상(phase) 오차를 검출하는 단계를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
  23. 제18항에 있어서, 상기 위상을 제어하는 단계는
    상기 검출된 위상 오차에 기초하여 제2 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버 팅 방법.
  24. 제23항에 있어서, 상기 제2 제어 신호는
    상기 제1 정위상 신호 I+와 상기 제1 직교 위상 신호 Q+의 위상 오차에 비례하여 전압 레벨이 변하고, 상기 제2 제어 신호의 전압 레벨은 상기 제1 정위상 신호 I+와 상기 제1 직교 위상 신호 Q+의 위상차가 90°이하일 경우 증가하고 90°이상일 경우 감소하는 것을 특징으로 하는 중간 주파수(IF) 수신기의 이미지 리젝션을 위한 다운 컨버팅 방법.
KR1020040064063A 2004-08-13 2004-08-13 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법 KR100551478B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040064063A KR100551478B1 (ko) 2004-08-13 2004-08-13 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US11/193,713 US7477881B2 (en) 2004-08-13 2005-07-29 Intermediate frequency receiver with improved image rejection ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064063A KR100551478B1 (ko) 2004-08-13 2004-08-13 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법

Publications (1)

Publication Number Publication Date
KR100551478B1 true KR100551478B1 (ko) 2006-02-14

Family

ID=35800596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064063A KR100551478B1 (ko) 2004-08-13 2004-08-13 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법

Country Status (2)

Country Link
US (1) US7477881B2 (ko)
KR (1) KR100551478B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780192B1 (ko) 2006-09-29 2007-11-27 삼성전기주식회사 진폭 미스매칭을 개선한 주파수 변환장치
KR100788638B1 (ko) * 2006-10-20 2007-12-26 (주)에프씨아이 이미지 신호를 억제하는 로우 ｉｆ 수신기 및 이미지 신호억제 방법
CN109884602A (zh) * 2019-02-22 2019-06-14 北京遥感设备研究所 一种射频多通道全带宽相位补偿系统及补偿方法
KR20210086408A (ko) 2019-12-31 2021-07-08 충남대학교산학협력단 주파수 선택적 특성을 갖는 이중 평형 주파수 변환 믹서

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4593430B2 (ja) * 2005-10-07 2010-12-08 ルネサスエレクトロニクス株式会社 受信機
US7773965B1 (en) * 2006-09-21 2010-08-10 Rf Micro Devices, Inc. Calibrated quadrature very low intermediate frequency receiver
US20080132189A1 (en) * 2006-11-30 2008-06-05 Silicon Laboratories, Inc. Mixing dac and polyphase filter architectures for a radio frequency receiver
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8064863B1 (en) * 2008-02-14 2011-11-22 Rf Micro Devices, Inc. Image rejection calibration
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
FR2933551B1 (fr) * 2008-07-04 2011-11-25 Thales Sa Melangeur heterodyne reconfigurable et procedes de configuration
US8300728B1 (en) * 2008-09-24 2012-10-30 Rockwell Collins, Inc. Complex envelope elimination and restoration transmitter
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8265584B2 (en) * 2009-06-29 2012-09-11 Silicon Laboratories Inc. Providing image rejection calibration for a receiver
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
US8583049B2 (en) * 2009-09-08 2013-11-12 Bae Systems Information And Electronic Systems Integration Inc. Self-optimizing integrated RF converter
JP2011124831A (ja) * 2009-12-11 2011-06-23 Renesas Electronics Corp 通信装置
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
JP5249390B2 (ja) * 2011-06-23 2013-07-31 株式会社アドバンテスト 信号測定装置、信号測定方法、プログラム、記録媒体
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US8848829B2 (en) * 2012-04-24 2014-09-30 Mediatek Singapore Pte. Ltd. Circuit and transmitter for reducing transmitter gain asymmetry variation
US9819524B2 (en) 2014-11-21 2017-11-14 Silicon Laboratories Inc. Image rejection calibration with a passive network
US9319027B1 (en) 2014-12-17 2016-04-19 Silicon Laboratories Inc. Injecting a tone for image rejection calibration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068752A (ja) 1998-08-24 2000-03-03 Sharp Corp デジタル放送用受信機

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044112A (en) * 1997-07-03 2000-03-28 Hitachi America, Ltd. Methods and apparatus for correcting amplitude and phase imbalances in demodulators
US6099317A (en) * 1998-10-16 2000-08-08 Mississippi State University Device that interacts with target applications
US6137999A (en) * 1997-12-24 2000-10-24 Motorola, Inc. Image reject transceiver and method of rejecting an image
US6340883B1 (en) * 1998-09-03 2002-01-22 Sony/Tektronik Corporation Wide band IQ splitting apparatus and calibration method therefor with balanced amplitude and phase between I and Q
US6366622B1 (en) * 1998-12-18 2002-04-02 Silicon Wave, Inc. Apparatus and method for wireless communications
CA2260456A1 (en) * 1999-01-27 2000-07-27 Mark Cloutier A frequency-locked loop with gated reference and vco inputs
US6560449B1 (en) 2000-06-12 2003-05-06 Broadcom Corporation Image-rejection I/Q demodulators
US20030165203A1 (en) * 2001-08-10 2003-09-04 Rishi Mohindra Quadrature gain and phase imbalance correction in a receiver
US7158586B2 (en) * 2002-05-03 2007-01-02 Atheros Communications, Inc. Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers
US7020220B2 (en) * 2002-06-18 2006-03-28 Broadcom Corporation Digital estimation and correction of I/Q mismatch in direct conversion receivers
US6892060B2 (en) 2002-06-28 2005-05-10 Institute Of Microelectronics Fully integrated self-tuned image rejection downconversion system
US7146146B2 (en) * 2003-01-31 2006-12-05 Ditrans Ip, Inc. Systems and methods for coherent adaptive calibration in a receiver
US7142835B2 (en) * 2003-09-29 2006-11-28 Silicon Laboratories, Inc. Apparatus and method for digital image correction in a receiver
DE602005021480D1 (de) * 2004-04-13 2010-07-08 Maxlinear Inc Seitigung
US7254379B2 (en) * 2004-07-09 2007-08-07 Silicon Storage Technology, Inc. RF receiver mismatch calibration system and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068752A (ja) 1998-08-24 2000-03-03 Sharp Corp デジタル放送用受信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780192B1 (ko) 2006-09-29 2007-11-27 삼성전기주식회사 진폭 미스매칭을 개선한 주파수 변환장치
KR100788638B1 (ko) * 2006-10-20 2007-12-26 (주)에프씨아이 이미지 신호를 억제하는 로우 ｉｆ 수신기 및 이미지 신호억제 방법
CN109884602A (zh) * 2019-02-22 2019-06-14 北京遥感设备研究所 一种射频多通道全带宽相位补偿系统及补偿方法
KR20210086408A (ko) 2019-12-31 2021-07-08 충남대학교산학협력단 주파수 선택적 특성을 갖는 이중 평형 주파수 변환 믹서

Also Published As

Publication number Publication date
US7477881B2 (en) 2009-01-13
US20060035617A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
KR100551478B1 (ko) 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
US7002403B2 (en) Transconductance/C complex band-pass filter
US20030181187A1 (en) Image-rejection I/Q demodulators
US7266351B2 (en) Transconductance / C complex band-pass filter
JP2005136830A (ja) 周波数変換回路、無線周波受信機、および無線周波トランシーバ
WO2009130207A2 (en) Passive mixer and four-phase clocking method and apparatus
US20130009699A1 (en) Frequency-variable filter
US10855225B1 (en) Radio frequency low power differential frequency multiplier
US8364108B2 (en) Signal processing device and method for operating a signal processing device
USRE43160E1 (en) High speed differential signaling logic gate and applications thereof
KR100551481B1 (ko) 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
US7646256B2 (en) Controlled oscillation module
US6995619B2 (en) Quadrature voltage controlled oscillator capable of varying a phase difference between an in-phase output signal and a quadrature output signal
US6429742B1 (en) Gain-controlled tuned differential adder
US20060091944A1 (en) I/Q quadrature demodulator
Zipper et al. A Single-Chip Dual-Band CDMA2000 Transceiver in 0.13$\mu {\hbox {m}} $ CMOS
US7057466B2 (en) Varactor-based ring oscillator
JP2005260787A (ja) 移相器
US7679431B2 (en) Low flicker noise mixer and buffer
Nettles et al. Analog baseband processor for CDMA/FM portable cellular telephones
US7471074B2 (en) Re-referencing a reference voltage
Lakshmaiah et al. A Novel Feedforward Offset Cancellation Limiting Amplifier in Radio Frequencies
US11296652B1 (en) Oscillating circuit with differential varactor circuits
US7205857B2 (en) Oscillator with quadrature output in a cross-coupled configuration
KR100353839B1 (ko) 고효율의 아날로그 주파수 판별기 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040813

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20200131

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210128

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 18

End annual number: 18

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241117