KR100543655B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100543655B1 KR100543655B1 KR1020030043624A KR20030043624A KR100543655B1 KR 100543655 B1 KR100543655 B1 KR 100543655B1 KR 1020030043624 A KR1020030043624 A KR 1020030043624A KR 20030043624 A KR20030043624 A KR 20030043624A KR 100543655 B1 KR100543655 B1 KR 100543655B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- manufacturing
- grain boundary
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 229920005591 polysilicon Polymers 0.000 claims abstract description 67
- 238000010926 purge Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims description 38
- 230000008021 deposition Effects 0.000 claims description 33
- 238000005086 pumping Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 10
- 230000035515 penetration Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 37
- 239000007789 gas Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 125000004433 nitrogen atom Chemical group N* 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 층간 경계면에서 그레인 바운더리(grain boundary) 구조가 서로 다른 막들로 적층된 폴리실리콘층을 형성함으로써 후속 공정을 통해 실시되는 스트립 공정 및 세정 공정시 사용되는 용액(예컨대, HF, BOE)이 폴리실리콘층의 하부층으로 침투되는 것을 방지할 수 있는 반도체 소자의 제조방법을 개시한다.
플래시 소자, 폴리실리콘층, N2 퍼지공정, 그레인 바운더리
Description
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 7은 도 2 및 도 4에서 도시된 제1 및 제2 폴리실리콘막 상부면의 그레인 바운더리 구조를 설명하기 위하여 도시한 개념도이다.
도 8a 및 도 8b는 도 3 및 도 5에서 실시된 N2 퍼지공정에 의해 실리콘 원자(Si)가 질소 원자(N)로 치환되는 것을 설명하기 위하여 도시한 개념도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판 12 : 하부층
14a 내지 14c : 제1 내지 제2 폴리실리콘막
14 : 폴리실리콘층
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 제조공정에서 실시되는 스트립 공정(strip) 및 세정 공정(cleaning)시 사용되는 화학용액이 하부층으로 침투되는 것을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 제조공정시에는 스트립 공정(strip) 및 세정공정(cleaning)이 이루어진다. 스트립 공정 및 세정 공정은 화학용액으로 HF 및 BOE(Buffered Oxide Etchant; HF와 NH4F가 100:1 또는 300:1로 혼합된 용액) 등이 사용된다. 이러한 용액들은 식각(etch) 특성을 가지고 있어, 하부층으로 침투되는 경우 하부층을 손상시키게 된다.
일례로, 플래시 소자의 제조공정에서 소자 분리공정으로는 STI(Shallow Trench Isolation) 공정이 이용된다. 간략하게 STI 공정에 대하여 설명하면, 반도체 기판 상에 터널 산화막, 제1 폴리실리콘막(또는, 패드 산화막) 및 패드 질화막을 순차적으로 증착한 후 아이솔레이션 마스크를 이용한 식각공정을 실시하여 반도체 기판 내에는 트렌치(trench)가 형성된다. 그런 다음, 월(wall) 산화공정을 실시하여 상기 트렌치의 내부면에는 월 산화막이 형성된다. 상기 트렌치가 매립되도록 HDP(High Density Plasma) 산화막을 증착한 후 CMP(Chemical Mechanical Polishing) 공정과, 패드 질화막을 제거하기 위한 스트립 공정(strip)을 순차적으로 실시하여 소자분리막이 형성된다. 이후, 플로팅 게이트용 제2 폴리실리콘막 증착공정이 진행된다.
통상, 공정상의 단순화를 위해 제1 폴리실리콘막은 단일층(mono layer)으로 증착된다. 이에 따라, 제1 폴리실리콘막의 그레인 바운더리(grain boundary)의 구조는 일률적으로 칼럼(column) 방향으로 향하게 된다. 이러한 구조는 패드 질화막을 제거하기 위한 스트립 공정과 후속 전처리 세정공정(제2 폴리실리콘막 증착전)시 사용되는 화학용액이 제1 폴리실리콘막의 그레인 바운더리를 통해 터널 산화막과 반도체 기판으로 침투되기 쉽다. 이러한 화학용액의 침투에 의해 터널 산화막과 반도체 기판은 손상을 입게 된다. 이에 따라, F-N 터널링(Fouler Nordheim Tunneling) 방식에 의한 플래시 소자의 프로그램(program) 및 소거(erase) 동작시 터널 산화막의 손상으로 인해 채널 또는 접합층으로부터 플로팅 게이트로 누설전류(leakage current)가 쉽게 발생된다. 이에 따라, 플래시 소자의 특성이 저하되는 문제점이 발생되고 있다.
따라서, 본 발명은 반도체 소자의 제조공정에서 실시되는 스트립 공정 및 세정 공정시 사용되는 화학용액이 하부층으로 침투되는 것을 방지하는데 그 목적이 있다.
또한, 본 발명은 화학용액의 침투에 의한 하부층의 손상을 방지하는데 다른 목적이 있다.
또한, 본 발명은 플래시 소자의 제조공정에서 사용되는 화학용액의 침투에 의한 터널 산화막의 손상을 방지하는데 또 다른 목적이 있다.
궁극적으로, 본 발명은 반도체 소자의 제조공정시 사용되는 화학용액의 침투에 의해 발생하는 하부층의 손상에 기인한 반도체 소자의 특성 저하를 방지하는데 또 다른 목적이 있다.
본 발명의 일측면에 따르면, 하부층이 형성된 반도체 기판이 제공되는 단계와, 상기 하부층 상부에 제1 프리 증착 단계, 제1 증착 단계 및 제1 펌핑 단계를 실시하여 제1 폴리실리콘막을 증착한 후, 제1 N2 퍼지 공정을 실시하여 상기 제1 폴리실리콘막 내에 제1 그레인 바운더리를 형성하는 단계와, 상기 제1 폴리실리콘막 상부에 제2 프리 증착 단계, 제2 증착 단계 및 제2 펌핑 단계를 실시하여 제2 폴리실리콘막을 증착한 후, 제2 N2 퍼지 공정을 실시하여 상기 제2 폴리실리콘막 내에 상기 제1 그레인 바운더리와 상이한 제2 그레인 바운더리를 형성하는 단계와, 상기 제2 폴리실리콘막 상부에 제3 프리 증착 단계, 제3 증착 단계 및 제3 펌핑 단계를 실시하여 제3 폴리실리콘막을 증착하여 상기 제1 그레인 바운더리 및 제2 그레인 바운더리와 상이한 제3 그레인 바운더리를 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 첨부된 도면과 하기의 표1을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 이하에서 설명되는 본 발명의 바람직한 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 단계적으로 설명하기 위하여 도시한 단면도들이다. 표 1은 도 1 내지 도 6에서 실시되는 공정에서 사용되는 공정조건(recipe)이다.
| 단계 | 시간(분) | 가스 | 압력 (Torr) | 온도 (℃) | ||
| SiH4 | N2 | |||||
| 제1 공정 | 프리증착 단계 | 1 | 125cc | 비사용 | 0.2 | 620 |
| 증착단계 | X(변동) | 250cc | 비사용 | 0.2 | 620 | |
| 펌핑단계 | 1 | 닫힘(차단) | 비사용 | 비인가 | 620 | |
| 퍼지공정 | N2 퍼지단계 | 1 | 사용안함 | 열림 | 0.2 | 620 |
| 제2 공정 | 프리증착 단계 | 1 | 열림(공급) | 닫힘 | 0.2 | 620 |
| 증착단계 | X | 열림 | 비사용 | 0.2 | 620 | |
| 펌핑단계 | 1 | 닫힘 | 비사용 | 비인가 | 620 | |
| 퍼지공정 | N2 퍼지단계 | 1 | 사용안함 | 열림 | 0.2 | 620 |
| 제3 공정 | 프리증착 단계 | 1 | 열림 | 닫힘 | 0.2 | 620 |
| 증착단계 | X | 열림 | 비사용 | 0.2 | 620 | |
도 1을 참조하면, 반도체 기판(10) 상에 하부층(12)이 형성된다. 상기 하부층(12)은 산화막, 질화막, 절연막 및 도전막이거나, 이 들이 적어도 2개 이상 적층된 막일 수 있다.
도 2를 참조하면, 표 1에 기재된 제1 공정을 단계별로 실시하여 하부층(12) 상에는 제1 폴리실리콘막(14a)이 증착된다. 이때, 제1 폴리실리콘막(14a)의 두께는 최종 목표치 폴리실리콘층(14; 도 6참조)의 두께의 1/3이 되도록 증착하는 것이 바람직하다.
상기 제1 공정의 프리 증착단계는 증착공정을 실시하기에 앞서 증착챔버(도시되지 않음)의 분위기를 조성하기 위하여 실시된다. 프리 증착단계는 압력이 0.1Torr 내지 0.5Torr, 바람직하게는 0.2Torr이고, 온도가 580℃ 내지 650℃, 바람직하게는 620℃에서 실시된다. 이런 조건에서 증착챔버 내로 SiH4 가스가 125cc로 공급된다. 여기서, SiH4 가스의 유입량은 125cc에 한정되는 것이 아니며, 공정에 따 라 변동될 수 있다. 프리 증착단계는 SiH4 가스가 공급된 후 1분 이내로 실시되는 것이 바람직하다.
상기 제1 공정의 증착단계는 프리 증착단계의 공정조건에서 압력 및 온도를 동일하게 유지시킨 상태에서 SiH4 가스의 유입량을 250cc로 증가시켜 실시하는 것이 바람직하다. 여기서, SiH4 가스의 유입량이 250cc로 한정되는 것은 아니며, 목표치 두께에 따라 변동될 수 있다. 또한, 증착단계의 공정시간 또한 목표치 두께에 따라 변동될 수 있다.
상기 제1 공정의 펌핑단계는 하부층(12) 상에 제1 폴리실리콘막(14a)이 증착된 후 반응되지 않고 증착챔버 내에 존재하는 미반응 가스를 외부로 배출시키기 위하여 실시된다. 펌핑단계는 증착챔버 내에 존재하는 미반응 가스가 모두 배출될때까지 실시한다. 여기서는 공정의 진행을 고려하여 1분 정도 실시하는 것이 바람직하다.
상기에서 설명한 프리 증착단계, 증착단계 및 펌핑단계를 실시하여 제1 공정이 완료된다. 이로써, 하부층(12) 상에는 제1 폴리실리콘막(14a)이 증착된다. 이렇게 증착된 제1 폴리실리콘막(14a)의 상부에는 도 7에 도시된 바와 같이 다수의 실리콘 원자(Si)가 존재하게 된다.
도 3을 참조하면, 제1 폴리실리콘막(14a)에 대하여 N2 가스를 이용한 퍼지공정(purge)이 실시된다. 상기 퍼지공정은 도 2에서 설명한 제1 공정과 지연시간없이 인-시튜(in-situ)로 실시된다. 상기 퍼지공정의 증착조건은 상기 제1 공정에서 사 용된 압력 및 온도 조건과 동일한 조건에서 N2 가스를 공급하여 1분 동안 실시되는 것이 바람직하다.
상기 퍼지공정에 의해 도 8a에 도시된 바와 같이 제1 폴리실리콘막(14a)의 상부면에서 실리콘 원자(Si)와 질소 원자(N)가 서로 치환반응을 일으킨다. 이에 따라, 도 8b에 도시된 바와 같이 제1 폴리실리콘막(14a)의 상부면에는 실리콘 원자(Si)보다 질소 원자(N)가 더 많이 존재하게 된다. 따라서, 제1 폴리실리콘막(14a)의 상부면에서 그레인 바운더리의 구조가 변화게 된다.
도 4를 참조하면, 상기 제1 공정과 동일한 공정조건으로 제2 공정을 실시하여 제1 폴리실리콘막(14a) 상에는 제2 폴리실리콘막(14b)이 증착된다. 상기 제2 공정은 상기 제1 공정과 마찬가지로 프리 증착단계, 증착단계 및 펌핑단계로 이루어진다.
이때, 제1 폴리실리콘막(14a)의 상부표면에서는 제2 폴리실리콘막(14b)이 상기 제1 폴리실리콘막(14a) 상부면의 그레인 바운더리 구조와 동일한 구조로 증착되지 않는다. 일반적으로, 실리콘막은 동일한 그레인 바운더리로 성장되면서 증착된다. 그러나, 제1 폴리실리콘막(14a)의 상부면에는 질소 원자(N)가 더 많이 포함됨에 따라, 제2 폴리실리콘막(14b)이 제1 폴리실리콘막(14a) 상부면과 결합되어 성장되지 않게 된다. 이는, 제2 폴리실리콘막(14b)의 실리콘 원자(Si)가 제1 폴리실리콘막(14a)의 상부면을 이루는 질소 원자(N)와 결합되지 않기 때문이다. 이에 따라, 제2 폴리실리콘막(14b)의 하부면과 제1 폴리실리콘막(14a) 상부면은 완전결합되지 않고, 부분결합된다.
도 5를 참조하면, 도 3에서 실시된 N2 퍼지공정과 동일한 공정조건으로 제2 폴리실리콘막(14b)에 대하여 퍼지공정이 실시된다. 이에 따라, 도 8a에 도시된 바와 같이 제1 폴리실리콘막(14a)의 상부면에서 실리콘 원자(Si)와 질소 원자(N)가 서로 치환반응을 일으킨다. 이에 따라, 도 8b에 도시된 바와 같이 제2 폴리실리콘막(14b)의 상부면에는 실리콘 원자(Si)보다 질소 원자(N)가 더 많이 존재하게 된다. 따라서, 제1 폴리실리콘막(14a)의 상부면과 마찬가지로 제2 폴리실리콘막(14b)의 상부면에서 그레인 바운더리의 구조가 변화게 된다.
도 6을 참조하면, 상기 제1 공정 및 상기 제2 공정과 동일한 공정조건으로 제3 공정을 실시하여 제2 폴리실리콘막(14b) 상에는 제3 폴리실리콘막(14c)이 증착된다. 이로써, 그레인 바운더리 구조가 서로 다른 막(14a 내지 14c)으로 이루어진 폴리실리콘층(14)이 형성된다.
상기 공정들을 통해 폴리실리콘층(14)은 그레인 바운더리 구조가 서로 다른 막으로 구성된다. 이에 따라, 후속 공정을 통해 실시되는 스트립 공정 및 세정 공정시 사용되는 용액(예컨대, HF, BOE)이 하부층(12)으로 침투되는 것을 방지할 수 있다. 즉 각 막들(14a 내지 14c)이 서로 접촉되는 부위에서 서로 다른 그레인 바운더리 구조로 이루어져 있어 용액이 침투하기가 동일한 그레인 바운더리 구조를 갖는 막보다 어렵다.
지금까지 설명한 폴리실리콘층(14)은 3층막 구조로 이루어져 있으나, 이는 본 발명의 기술적 사상을 바람직한 실시예를 통해 구체적으로 설명하기 위함이지 이에 본 발명이 한정되는 것은 아니다. 즉, 본 발명의 바람직한 실시예에 따른 폴리실리콘층(14)은 2층막으로 이루어질 수 있으며, 고집적화 및 공정상의 어려움을 고려하지 않는 다면, 4층막 이상으로도 가능하다. 또한, 각 막의 증착공정후 N2 퍼지공정을 실시하여 각 막의 경계면에서 그레인 바운더리의 구조가 서로 달라지도록 한다. 또한, 본 발명의 바람직한 실시예는 폴리실리콘층에만 한정되는 것은 아니며, N2 퍼지공정을 통해 그레인 바운더리 구조가 변화될 수 있는 막은 모두 가능하다.
이러한 본 발명의 바람직한 실시예에 따른 폴리실리콘층의 제조방법을 일례로 플래시 소자의 제조공정에 적용하는 경우에 설명한다. 터널 산화막(도시되지 않음)이 증착된 반도체 기판이 제공되고, 상기 터널 산화막 상부에 도 1 내지 도 6에서 설명한 본 발명의 바람직한 실시예에 따른 폴리실리콘층을 형성한다. 그런 다음, 그 상부에 패드 질화막(도시되지 않음)을 증착한 후 STI 공정을 진행하여 소자 분리막(도시되지 않음)을 형성하고, 패드 질화막 스트립 공정과 세정 공정(플로팅 게이트용 폴리실리콘막 증착전)을 실시한다. 이 경우 스트립 공정과 세정 공정시 사용되는 HF 및 BOE 등의 용액이 터널 산화막으로 침투되는 것을 적층막을 갖는 폴리실리콘층을 통해 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 의하면, 경계면에서 그레인 바운더리 구조가 서로 다른 막들로 적층된 폴리실리콘층을 형성함으로써 후속 공정을 통해 실시되는 스트립 공정 및 세정 공정시 사용되는 용액(예컨대, HF, BOE)이 폴리실리콘층의 하부층으로 침투되는 것을 방지할 수 있다.
따라서, 본 발명은 반도체 소자의 제조공정시 사용되는 화학용액의 침투에 의해 발생되는 하부층의 손상에 기인한 반도체 소자의 특성 저하를 방지할 수 있다.
Claims (8)
- 하부층이 형성된 반도체 기판이 제공되는 단계; 및상기 하부층 상부에 제1 프리 증착 단계, 제1 증착 단계 및 제1 펌핑 단계를 실시하여 제1 폴리실리콘막을 증착한 후, 제1 N2 퍼지 공정을 실시하여 상기 제1 폴리실리콘막 내에 제1 그레인 바운더리를 형성하는 단계;상기 제1 폴리실리콘막 상부에 제2 프리 증착 단계, 제2 증착 단계 및 제2 펌핑 단계를 실시하여 제2 폴리실리콘막을 증착한 후, 제2 N2 퍼지 공정을 실시하여 상기 제2 폴리실리콘막 내에 상기 제1 그레인 바운더리와 상이한 제2 그레인 바운더리를 형성하는 단계; 및상기 제2 폴리실리콘막 상부에 제3 프리 증착 단계, 제3 증착 단계 및 제3 펌핑 단계를 실시하여 제3 폴리실리콘막을 증착하여 상기 제1 그레인 바운더리 및 제2 그레인 바운더리와 상이한 제3 그레인 바운더리를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 제1 또는 제2 N2 퍼지 공정은 상기 하층막 증착공정과 인시튜로 실시되는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제1 또는 제2 N2 퍼지 공정은 N2 가스로 0.1Torr 내지 0.5Torr의 압력과 580℃ 내지 650℃의 온도에서 실시되는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제1 또는 제2 또는 제3 프리 증착 단계는,SiH4 가스로 0.1Torr 내지 0.5Torr의 압력과 580℃ 내지 650℃의 온도에서 실시되는 증착공정을 통해 형성되는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 하부층은산화막, 질화막, 절연막 또는 도전막으로 형성하거나, 또는 이들이 적어도 2개 이상 적층된 막으로 형성하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제1 또는 제2 또는 제3 증착 단계는상기 프리 증착 단계의 압력 및 온도를 동일하게 유지시킨 상태에서 250cc의 SiH4 가스로 실시하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제1 또는 제2 펌핑 단계는증착 챔버 내에 존재하는 미반응 가스를 모두 배출하는 반도체 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043624A KR100543655B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 제조방법 |
| JP2003414932A JP5093971B2 (ja) | 2003-06-30 | 2003-12-12 | 半導体素子の製造方法 |
| US10/739,746 US7199028B2 (en) | 2003-06-30 | 2003-12-18 | Method for manufacturing semiconductor device |
| TW092137655A TWI237318B (en) | 2003-06-30 | 2003-12-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043624A KR100543655B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002255A KR20050002255A (ko) | 2005-01-07 |
| KR100543655B1 true KR100543655B1 (ko) | 2006-01-20 |
Family
ID=36821403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043624A Expired - Fee Related KR100543655B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7199028B2 (ko) |
| JP (1) | JP5093971B2 (ko) |
| KR (1) | KR100543655B1 (ko) |
| TW (1) | TWI237318B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090032196A (ko) * | 2007-09-27 | 2009-04-01 | 주성엔지니어링(주) | 폴리실리콘막 및 그 형성 방법, 이를 이용한 플래쉬 메모리소자 및 그 제조 방법 |
| US20130035390A1 (en) | 2010-01-13 | 2013-02-07 | Ramot At Tel-Aviv University Ltd. | Treatment of multiple sclerosis |
| EP2597674B1 (en) * | 2010-11-08 | 2017-03-29 | Imec | Method for producing a floating gate memory structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897360A (en) * | 1987-12-09 | 1990-01-30 | Wisconsin Alumni Research Foundation | Polysilicon thin film process |
| US4990997A (en) * | 1988-04-20 | 1991-02-05 | Fujitsu Limited | Crystal grain diffusion barrier structure for a semiconductor device |
| US5347161A (en) * | 1992-09-02 | 1994-09-13 | National Science Council | Stacked-layer structure polysilicon emitter contacted p-n junction diode |
| US5349325A (en) * | 1993-05-18 | 1994-09-20 | Integrated Device Technology, Inc. | Multi-layer low modulation polycrystalline semiconductor resistor |
| US5441904A (en) * | 1993-11-16 | 1995-08-15 | Hyundai Electronics Industries, Co., Ltd. | Method for forming a two-layered polysilicon gate electrode in a semiconductor device using grain boundaries |
| JPH0922999A (ja) * | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| KR100214840B1 (ko) | 1995-12-22 | 1999-08-02 | 김주용 | 반도체 소자의 폴리실리콘막 형성 방법 |
| US5767004A (en) * | 1996-04-22 | 1998-06-16 | Chartered Semiconductor Manufacturing, Ltd. | Method for forming a low impurity diffusion polysilicon layer |
| JP3598197B2 (ja) * | 1997-03-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH1140501A (ja) * | 1997-05-20 | 1999-02-12 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6228701B1 (en) * | 1997-12-19 | 2001-05-08 | Seimens Aktiengesellschaft | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs |
| JPH11307765A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| JP3658213B2 (ja) * | 1998-11-19 | 2005-06-08 | 富士通株式会社 | 半導体装置の製造方法 |
| US6114196A (en) * | 1999-01-11 | 2000-09-05 | United Microelectronics Corp. | Method of fabricating metal-oxide semiconductor transistor |
| US6162716A (en) * | 1999-03-26 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Amorphous silicon gate with mismatched grain-boundary microstructure |
| JP2001210593A (ja) * | 2000-01-24 | 2001-08-03 | Fuji Film Microdevices Co Ltd | 多結晶シリコン膜の形成方法及び半導体装置 |
| TW455999B (en) * | 2000-08-16 | 2001-09-21 | Nat Science Council | Method of raising the anti-penetration effects of boron for dual gate complementary metal oxide semiconductor transistors |
| DE10222083B4 (de) * | 2001-05-18 | 2010-09-23 | Samsung Electronics Co., Ltd., Suwon | Isolationsverfahren für eine Halbleitervorrichtung |
| JP3781666B2 (ja) * | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
-
2003
- 2003-06-30 KR KR1020030043624A patent/KR100543655B1/ko not_active Expired - Fee Related
- 2003-12-12 JP JP2003414932A patent/JP5093971B2/ja not_active Expired - Fee Related
- 2003-12-18 US US10/739,746 patent/US7199028B2/en not_active Expired - Fee Related
- 2003-12-31 TW TW092137655A patent/TWI237318B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005026657A (ja) | 2005-01-27 |
| US7199028B2 (en) | 2007-04-03 |
| KR20050002255A (ko) | 2005-01-07 |
| TW200501248A (en) | 2005-01-01 |
| US20040266212A1 (en) | 2004-12-30 |
| JP5093971B2 (ja) | 2012-12-12 |
| TWI237318B (en) | 2005-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI235484B (en) | Flash memory cell and method of manufacturing the same | |
| US8148267B2 (en) | Method of forming isolation layer of semiconductor memory device | |
| US6949447B2 (en) | Method for fabricating isolation layer in semiconductor device | |
| KR20110120661A (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 | |
| KR20030053314A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
| KR20030053311A (ko) | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 | |
| US7892919B2 (en) | Method of forming isolation layer in semiconductor device | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TW202240661A (zh) | 基板處理方法 | |
| KR100543655B1 (ko) | 반도체 소자의 제조방법 | |
| KR100745954B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100880307B1 (ko) | 플래시 메모리 셀의 제조방법 | |
| KR100586006B1 (ko) | 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치 | |
| KR100945999B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| KR100665397B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080012056A (ko) | 반도체 메모리 소자의 유전체막 형성방법 | |
| US6605517B1 (en) | Method for minimizing nitride residue on a silicon wafer | |
| KR101025730B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100609047B1 (ko) | 반도체 소자의 제조방법 | |
| KR100831682B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100898399B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20050064670A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20020061062A (ko) | 반도체장치의 트렌치 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030630 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050531 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20051230 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060109 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060106 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091222 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101224 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111221 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121224 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |