[go: up one dir, main page]

KR100540334B1 - 반도체 소자의 게이트 형성 방법 - Google Patents

반도체 소자의 게이트 형성 방법 Download PDF

Info

Publication number
KR100540334B1
KR100540334B1 KR1020030101522A KR20030101522A KR100540334B1 KR 100540334 B1 KR100540334 B1 KR 100540334B1 KR 1020030101522 A KR1020030101522 A KR 1020030101522A KR 20030101522 A KR20030101522 A KR 20030101522A KR 100540334 B1 KR100540334 B1 KR 100540334B1
Authority
KR
South Korea
Prior art keywords
gate
forming
substrate
polysilicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030101522A
Other languages
English (en)
Other versions
KR20050069429A (ko
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101522A priority Critical patent/KR100540334B1/ko
Priority to DE102004063454A priority patent/DE102004063454B4/de
Priority to JP2004380313A priority patent/JP2005197723A/ja
Priority to US11/026,925 priority patent/US7091076B2/en
Publication of KR20050069429A publication Critical patent/KR20050069429A/ko
Application granted granted Critical
Publication of KR100540334B1 publication Critical patent/KR100540334B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 게이트를 중첩시켜 필요에 따라 채널의 형상을 바꿀 수 있도록 하여 소자 디자인을 보다 다양하게 할 수 있는 게이트 형성 방법에 관한 것이다.
본 발명의 반도체 소자의 게이트 형성 방법은 소정의 소자가 형성된 기판상에 제1절연막 및 제1폴리 실리콘을 형성하는 단계; 상기 제1절연막 및 제1폴리 실리콘을 식각하여 제1게이트를 형성하는 단계; 상기 기판상에 제2절연막을 형성하는 단계; 상기 기판상에 제2폴리 실리콘을 형성하는 단계; 상기 제2폴리 실리콘을 식각하여 상기 제1게이트의 장축과 제2게이트의 장축이 소정의 각으로 교차하도록 제2게이트를 형성하는 단계; 상기 기판에 제3절연막을 형성하는 단계; 및 상기 기판상에 이온주입으로 소오스/드레인을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 게이트 형성 방법은 각각 독립적인 소오스 및 드레인을 이용하여 필요에 따라 다른 방향으로 채널을 향상할 수 있어, 소자 디자인시 보다 자유로운 디자인이 가능하며, 소오스 및 드레인이 독립적으로 이용되므로 공간의 활용도를 높일 수 있어 소자의 집적도를 높일 수 있는 장점이 있다.
게이트, 드레인, 소오스

Description

반도체 소자의 게이트 형성 방법{Method for fabricating gate of semiconductor device}
도 1a 내지 도 1b는 종래기술에 의한 반도체 반도체 소자의 게이트 형성 방법의 공정 단면도.
도 2a 내지 도 2g는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 사시도.
도 2h는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 평면도.
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 보다 자세하게는 제1게이트 및 제2게이트를 중첩시켜 소오스 및 드레인의 영역이 독립적으로 형성되는 게이트 형성 방법에 관한 것이다.
도 1a 내지 도 1b는 종래 기술에 의한 게이트 형성 방법의 공정 단면도이다.
먼저, 도 1a는 게이트 절연막, 제1도전체, 제1절연막 및 제2절연막을 증착하는 단계에 관한 것이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(10)상에 게이트 절연막(11)을 형성하고, 부유 게이트를 형성하기 위한 제1도전체(12)를 증착한 후, 이후 형성될 제어 게이트와 부유 게이트의 절연을 위해 제1절연막(13) 및 제2절연막(14)을 형성한다. 이 때 상기 게이트 절연막은 산화막 또는 질화막을 단독으로도 형성할 수 있으나, 상부산화막/질화막/하부산화막으로 형성되는 ONO(Oxide-Nitride-Oxide, 이하 ONO) 구조로 형성하는 것이 바람직하다. 또한 상기 제1도전체는 실리콘을 증착하고, 폴리 실리콘이나 단결정 실리콘으로 결정화하여 이후 공정에서 식각하여 부유 게이트로 형성된다. 상기 제1절연막 및 제2절연막은 각각 산화막 및 질화막으로 형성하는 것이 바람직하다.
다음, 도 1b는 상기 제2절연막, 제1절연막 및 제1도전체를 순차적으로 식각하여 게이트를 형성하는 단계이다. 포토레지스트(Photoresist)를 제2절연막 상부에 도포하고 노광 및 현상 공정으로 패턴(도시 안함)한 후, 상기 패턴을 이용하여 제2절연막, 제1절연막 및 제1도전체를 순차적으로 식각하여 부유 게이트(15)를 형성한다. 이 때 상기 식각은 게이트 절연막의 산화막을 식각 정지층으로 이용하여 식각할 수 있다.
그러나, 상기와 같은 종래의 게이트 형성 방법는 게이트 절연막 및 게이트를 식각하는 패턴의 모양과 위치에 따라 소오스, 드레인 및 채널의 위치가 고정되어 소자 형성을 위한 다양한 디자인을 할 수 없다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 제1게이트 및 제2게이트를 중첩하여 형성함으로써 각각 독립적인 소오스/드레인을 이용하여 필요에 따라 다른 방향으로 채널을 향상할 수 있어, 소자 디자인시 보다 자유로운 디자인이 가능하며, 소오스/드레인이 독립적으로 이용되므로 공간의 활용도를 높일 수 있어 소자의 집적도를 높일 수 있는 게이트 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 제1절연막 및 제1폴리 실리콘을 형성하는 단계; 상기 제1절연막 및 제1폴리 실리콘을 식각하여 제1게이트를 형성하는 단계; 상기 기판상에 제2절연막을 형성하는 단계; 상기 기판상에 제2폴리 실리콘을 형성하는 단계; 상기 제2폴리 실리콘을 식각하여 상기 제1게이트의 장축과 제2게이트의 장축이 소정의 각으로 교차하도록 제2게이트를 형성하는 단계; 상기 기판에 제3절연막을 형성하는 단계; 및 상기 기판상에 이온주입으로 소오스/드레인을 형성하는 단계를 포함하여 이루어진 반도체 소자의 게이트 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2h는 본 발명에 의한 게이트 형성 방법에 대한 사시도 및 평면도이다.
먼저, 도 2a는 소정의 소자가 형성된 기판상에 제1절연막 및 제1폴리 실리콘을 형성하고 식각하여 제1게이트를 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(21)상에 제1절연막 및 제1폴리 실리콘을 순차적으로 형성한다. 이때 상기 제1절연막은 열산화 공정으로 실리콘 열산화막으로 형성한다. 이어서, 상기 제1폴리 실리콘 상부에 포토레지스트를 코팅하고, 노광 및 현상 공정으로 패턴을 형성하고, 상기 패턴을 이용하여 제1폴리 실리콘 및 제1절연막을 식각하여 제1게이트(22)를 형성한다.
다음, 도 2b는 상기 기판상에 제2절연막을 형성하는 단계이다. 도에서 보는 바와 같이 상기 제1게이트를 형성한 후 노출된 게이트 측면의 실리콘이나 표면의 실리콘을 후속 공정에서 보호하거나 절연하기 위해 제2절연막(23)을 형성한다. 이때 상기 제2절연막은 열산화 공정을 이용하여 실리콘 열산화막으로 형성한다. 또한 상기 제2절연막은 후속 공정에서 형성되는 제2게이트의 게이트 절연막으로 이용되므로 절연막의 특성에 유의하여 형성한다.
다음, 도 2c는 상기 기판상에 제2폴리 실리콘을 형성하는 단계이다. 도에서 보는 바와 같이 제1게이트 및 제2절연막이 형성된 기판상에 제2폴리 실리콘(24)을 증착한다. 상기 제2폴리 실리콘은 이후 공정에서 식각되어 제2게이트를 형성하므로 제1폴리 실리콘과의 관계를 계산하여 형성한다.
다음, 도 2d는 상기 제2폴리 실리콘을 식각하여 상기 제1게이트의 장축과 제2게이트의 장축이 소정의 각으로 교차하도록 제2게이트를 형성하는 단계이다. 도에서 보는 바와 같이 상기 제2폴리 실리콘을 식각하여 제2게이트(25)를 형성한다. 이때 상기 제1게이트 및 제2게이트의 장축(평면도에서 너비가 넓은 방향)이 이루는 각을 원하는 각으로 형성할 수 있다. 그러나 제1게이트 및 제2게이트의 장축이 이루는 각은 직각을 이루는 것이 바람직하다.
다음, 도 2e는 상기 기판에 제3절연막을 형성하는 단계이다. 도에서 보는 바와 같이 제2게이트를 형성할 때 노출된 실리콘 표면을 이후 공정인 이온 주입 공정과 같이 표면에 손상을 입히는 공정에서 보호하기 위해 제3절연막(26)을 형성한다. 이때 상기 제3절연막은 산화공정으로 실리콘 열산화막으로 형성된다.
다음, 도 2f는 상기 기판상에 이온주입으로 소오스/드레인을 형성하는 단계이다. 상기 형성된 제1게이트 및 제2게이트를 마스크로 하여 불순물을 이온 주입한다. 이때 상기 이온 주입으로 4개(A, B, C 및 D)의 소오스/드레인 영역(27)이 형성된다.
다음, 도 2g는 상기 4개의 소오스/드레인 영역에 콘택홀을 형성하는 단계이다. 도에서 보는 바와 같이 콘택홀이 형성될 상기 4개의 소오스/드레인 영역에 각각의 콘택홀(28)을 형성한다.
다음, 도 2h는 도 2g의 평면도이다. 도에서 보는 바와 같이 제1게이트에 채널이 형성되어 소오스-드레인이 A-B 또는 C-D로 형성되거나 제2게이트에 채널이 형성되어 소오스-드레인이 A-C 또는 B-D로 형성되거나, 제1게이트 및 제2게이트를 적절히 제어하여 소오스-드레인이 A-D 또는 B-C로 형성할 수 있다. 따라서 제1게이트 및 제2게이트가 교차됨으로써 6가지의 소오스-드레인의 형성 방법이 생성된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 게이트 형성 방법은 제1게이트 및 제2게이트를 중첩하여 형성함으로써 각각 독립적인 소오스/드레인을 이용하여 필요에 따라 다른 방향으로 채널을 향상할 수 있어, 소자 디자인시 보다 자유로운 디자인이 가능하며, 소오스/드레인이 독립적으로 이용되므로 공간의 활용도를 높일 수 있어 소자의 집적도를 높일 수 있는 효과가 있다.

Claims (5)

  1. 반도체 소자의 게이트 형성 방법에 있어서,
    소정의 소자가 형성된 기판상에 제1절연막 및 제1폴리 실리콘을 형성하는 단계;
    상기 제1절연막 및 제1폴리 실리콘을 식각하여 제1게이트를 형성하는 단계;
    상기 기판상에 제2절연막을 형성하는 단계;
    상기 기판상에 제2폴리 실리콘을 형성하는 단계;
    상기 제2폴리 실리콘을 식각하여 상기 제1게이트의 장축과 제2게이트의 장축이 소정의 각으로 교차하도록 제2게이트를 형성하는 단계;
    상기 기판에 제3절연막을 형성하는 단계; 및
    상기 기판상에 이온주입으로 소오스/드레인을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 게이트 형성 방법.
  2. 제 1항에 있어서,
    상기 제1절연막, 제2절연막 및 제3절연막은 열산화공정에 의해 형성된 열산화막임을 특징으로 하는 반도체 소자의 게이트 형성 방법.
  3. 제 1항에 있어서,
    상기 제1게이트 및 제2게이트의 장축이 교차하는 각이 90도임을 특징으로 하는 반도체 소자의 게이트 형성 방법.
  4. 제 1항에 있어서,
    상기 제1게이트 및 제2게이트에 의해 소오스 및 드레인의 영역이 4개가 형성됨을 특징으로 하는 반도체 소자의 게이트 형성 방법.
  5. 제 1항에 있어서,
    상기 제1게이트 및 제2게이트의 교차에 의해 6가지의 소오스-드레인 형성 방법이 형성됨을 특징으로 하는 반도체 소자의 게이트 형성 방법.
KR1020030101522A 2003-12-31 2003-12-31 반도체 소자의 게이트 형성 방법 Expired - Fee Related KR100540334B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030101522A KR100540334B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 게이트 형성 방법
DE102004063454A DE102004063454B4 (de) 2003-12-31 2004-12-23 Verfahren zur Herstellung einer Halbleitervorrichtung
JP2004380313A JP2005197723A (ja) 2003-12-31 2004-12-28 半導体素子のゲート形成方法
US11/026,925 US7091076B2 (en) 2003-12-31 2004-12-30 Method for fabricating semiconductor device having first and second gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101522A KR100540334B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 게이트 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069429A KR20050069429A (ko) 2005-07-05
KR100540334B1 true KR100540334B1 (ko) 2006-01-11

Family

ID=34698882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101522A Expired - Fee Related KR100540334B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 게이트 형성 방법

Country Status (4)

Country Link
US (1) US7091076B2 (ko)
JP (1) JP2005197723A (ko)
KR (1) KR100540334B1 (ko)
DE (1) DE102004063454B4 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235339A (ja) * 1992-02-24 1993-09-10 Matsushita Electron Corp Ｍｉｓトランジスタ
US5665203A (en) * 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
KR100215883B1 (ko) * 1996-09-02 1999-08-16 구본준 플래쉬 메모리 소자 및 그 제조방법
US6060741A (en) * 1998-09-16 2000-05-09 Advanced Micro Devices, Inc. Stacked gate structure for flash memory application
KR100456315B1 (ko) * 1998-12-22 2005-01-15 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
JP4216676B2 (ja) * 2003-09-08 2009-01-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102004063454B4 (de) 2010-07-08
DE102004063454A1 (de) 2005-11-24
JP2005197723A (ja) 2005-07-21
US20050142722A1 (en) 2005-06-30
KR20050069429A (ko) 2005-07-05
US7091076B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
KR101132803B1 (ko) 미세 패턴 형성 방법
US7687403B2 (en) Method of manufacturing flash memory device
US7235442B2 (en) Method for fabricating conductive line
KR100540334B1 (ko) 반도체 소자의 게이트 형성 방법
KR100571773B1 (ko) 메모리 소자 제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100452634B1 (ko) 플래쉬이이피롬셀제조방법
KR100334963B1 (ko) 콘택 플러그를 갖는 반도체소자의 제조 방법
KR20080074481A (ko) 플래시 메모리 소자 및 그의 제조 방법
JP2007318065A (ja) フラッシュメモリ素子の製造方法
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
KR100478495B1 (ko) 반도체 장치 및 그의 제조 방법
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100302616B1 (ko) 모스 트랜지스터 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR20000042292A (ko) 플래쉬 메모리 셀 제조방법
KR19980058381A (ko) 반도체 소자 및 그외 제조방법
KR20050080705A (ko) 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법
KR20030002726A (ko) 반도체 소자의 제조 방법
CN1357909A (zh) 金属氧化物半导体元件的制造方法
KR20000003953A (ko) 플래시 메모리 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031231

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101124

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20111121

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee