[go: up one dir, main page]

KR100534576B1 - 다중 게이트를 갖는 박막 트랜지스터 - Google Patents

다중 게이트를 갖는 박막 트랜지스터 Download PDF

Info

Publication number
KR100534576B1
KR100534576B1 KR10-2002-0066564A KR20020066564A KR100534576B1 KR 100534576 B1 KR100534576 B1 KR 100534576B1 KR 20020066564 A KR20020066564 A KR 20020066564A KR 100534576 B1 KR100534576 B1 KR 100534576B1
Authority
KR
South Korea
Prior art keywords
tft
active channel
gate
grain boundary
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0066564A
Other languages
English (en)
Other versions
KR20040037886A (ko
Inventor
박지용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0066564A priority Critical patent/KR100534576B1/ko
Publication of KR20040037886A publication Critical patent/KR20040037886A/ko
Application granted granted Critical
Publication of KR100534576B1 publication Critical patent/KR100534576B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 균일성이 우수한 TFT 및 그의 제조 방법에 관한 것으로, 채널 방향이 서로 수직인 2개 이상의 채널로 구성된 것을 특징으로 박막 트랜지스터를 제공함으로써 구동회로부 및 화소 영역의 특성 모두 적합한 TFT를 제공할 수 있다.

Description

다중 게이트를 갖는 박막 트랜지스터{THIN FILM TRANSISTOR HAVING MULTI-GATE}
[산업상 이용분야]
본 발명은 다중 게이트를 갖는 박막 트랜지스터(TFT)에 관한 것으로서, 더욱 상세하게는 구동 회로부 및 화소부의 특성에 적합한 다중 게이트를 갖는 박막 트랜지스터에 관한 것이다.
[종래 기술]
다결정 실리콘을 이용한 TFT(Thin Film Transistor) 제작시, 액티브 채널(active channel) 영역 내에 포함되는 다결정 실리콘의 결정립 경계에 존재하는 원자 가표(dangling bonds) 등의 결합 결함은 전하 캐리어(electric charge carrier)에 대하여 트랩(trap)으로 작용하는 것으로 알려져 있다.
따라서, 결정립의 크기, 크기 균일성, 수와 위치, 방향 등은 문턱 전압(Vth), 문턱치 경사(subthreshold slope), 전하 수송 이동도(charge carrier mobility), 누설 전류(leakage current), 및 디바이스 안정성(device stability) 등과 같은 TFT 특성에 직접 또는 간접적으로 치명적인 영향을 줄 수 있음은 물론, TFT를 이용한 액티브 매트릭스 디스플레이(active matrix display) 기판 제작시 결정립의 위치에 따라서도 TFT의 균일성에도 치명적인 영향을 줄 수 있다.
이때, 디스플레이 디바이스의 전체 기판 위에 TFT의 액티브 채널 영역 내에 포함되는 치명적인 결정립 경계(이하, "프라이머리(primary)" 결정립 경계라 칭함)의 수는 결정립의 크기, 기울어짐 각도 θ, 액티브 채널의 차원(dimension)(길이(L), 폭(W))과 기판 상의 각 TFT의 위치에 따라 같거나 달라질 수 있다(도 1a 및 도 1b).
도 1a 및 도 1b에서와 같이, 결정립 크기 Gs, 액티브 채널 차원(dimension) L ×W, 기울어짐 각도 θ에 대하여 액티브 채널 영역에 포함될 수 있는 "프라이머리" 결정립 경계의 수는, 최대 결정립 경계의 수를 Nmax라 할 때, 즉 TFT 기판 또는 디스플레이 디바이스 상의 위치에 따라 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 Nmax(도 1a의 경우 3개) 또는 Nmax -1(도 1b의 경우 2개)개가 될 것이며, 모든 TFT에 대하여 Nmax의 "프라이머리" 결정립 경계의 수가 액티브 채널 영역 내에 포함될 때 가장 우수한 TFT 특성의 균일성이 확보될 수 있다. 즉, 각각의 TFT가 동일한 수의 결정립 경계를 갖는 것이 많을수록 균일성이 우수한 디바이스를 얻을 수 있다.
반면, Nmax 개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수와 Nmax -1개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수가 동일하다면, TFT 기판 또는 디스플레이 디바이스 상에 있는 TFT 특성 중 균일성 면에서 가장 나쁘리라 쉽게 예상할 수 있다.
이에 대하여, SLS(Sequential Lateral Solidification) 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며(도 2a 및 도 2b), 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
그러나, 액티브 매트릭스 디스플레이를 제작하기 위해서는 드라이버(driver)와 화소 배치(pixel array)를 위한 수많은 TFT가 제작되어야 한다.
예를 들어, SVGA급 해상도를 갖는 액티브 매트릭스 디스플레이의 제작에는 대략 100만개의 화소가 만들어지며, 액정 표시 소자(Liquid Crystal Display; LCD)의 경우 각 화소에는 1개의 TFT가 필요하며, 유기 발광 물질을 이용한 디스플레이(예를 들어, 유기 전계 발광 소자)에는 적어도 2개 이상의 TFT가 필요하게 된다.
따라서, 100만개 또는 200만개 이상의 TFT 각각의 액티브 채널 영역에만 일정한 숫자의 결정립을 일정한 방향으로 성장시켜 제작하는 것은 불가능하다.
이를 구현하는 방법으로는 미국 특허 제6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 PECVD, LPCVD 또는 스퍼터링법에 의하여 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘을 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다(도 2a 및 도 2b 참조).
선택 영역 역시 수 ㎛ ×수 ㎛의 차
원을 갖는 액티브 채널 영역에 비하면 상당히 넓은 영역이다. 또한, SLS 기술에서 사용하는 레이저 빔 크기(laser beam size)는 대략 수 mm ×수십 mm로서 기판 상의 전체 영역 또는 선택 영역의 비정질 실리콘을 결정화하기 위해서는 필연적으로 레이저 빔 또는 스테이지(stage)의 스텝핑(stepping) 및 쉬프팅(shifting)이 필요하며, 이 때 레이저빔이 조사되는 영역간의 미스얼라인(misalign)이 존재하게 되고, 따라서, 수많은 TFT의 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 달라지게 되며, 전체 기판 상 또는 드라이버 영역, 화소 셀 영역 내의 TFT는 예측할 수 없는 불균일성을 갖게 된다. 이러한 불균일성은 액티브 매트릭스 디스플레이 디바이스를 구현하는데 있어서 치명적인 악영향을 미칠 수 있다.
또한, 미국 특허 제6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인(large silicon grain)을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어(electric charge carrier) 방향에 대한 결정립 경계의 배리어(barrier) 효과가 최소가 되며(도 3a), 따라서, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90 °인 경우 TFT 특성이 전하 캐리어(electric charge carrier)의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다(도 3b).
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로(driver circuit) 내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90 °의 각도를 갖는 경우가 있으며, 이 때, 각 TFT의 특성을 크게 저하시키지 않으면서, TFT 간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30 °내지 60 °의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다(도 3c).
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써, 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 방법을 이용하여 결정화한 다결정 실리콘층을 이용하여 액티브 매트릭스 디스플레이를 제작할 때 멀티 게이트를 이용하여 TFT의 균일성을 향상시킨 멀티 게이트를 갖는 TFT를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은
기판, 상기 기판 상에 형성되는 폴리 실리콘으로 이루어진 소스/드레인 영역 및 채널 영역을 구비하는 반도체층, 상기 반도체층 상부에 형성되는 게이트 절연막 및 상기 게이트 절연막 상부에 상기 채널 영역에 대응하도록 형성되는 게이트 전극을 포함하는 박막트랜지스터에 있어서, 액티브 채널 방향이 서로 수직인 2개 이상의 채널로 구성되고, 상기 채널 중 하나 이상의 채널들은 다결정 실리콘 기판의 프라이머리 결정립 경계와 평행하고 나머지 채널들은 상기 프라이머리 결정립 경계와 수직한 다중 게이트를 갖는 박막 트랜지스터를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
액티브 매트릭스 디스플레이용 TFT 제작시 TFT 특성에 직접, 간접적으로 중대한 영향을 미치는 다결정 실리콘의 결정립이 TFT 특성 향상을 위하여 크고 규칙화되는 경우, 결정립의 유한한 크기로 인하여, 인접한 결정립 사이에는 결정립 경계가 발생한다.
본 발명에서 "결정립 크기"라 함은 확인될 수 있는 결정립 경계 사이의 거리를 말하며, 통상 오차 범위에 속하는 결정립 경계의 거리라고 정의한다.
특히, 결정립 경계가 액티브 채널(active channel) 영역 내에 존재할 때 TFT 특성에 치명적인 영향을 주는 결정립 경계, 즉, 액티브 채널 방향의 수직 방향에 대한 결정립 경계의 기울어짐 각도가 -45 °≤θ≤45 °인 "프라이머리" 결정립 경계의 경우, 다결정 실리콘 박막의 형성시 공정 정밀성의 한계로 인하여 피할 수 없는 결함이 된다.
또한, 구동 회로 기판 또는 디스플레이 기판 상에 제작되는 TFT 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 결정립의 크기, 방향, 액티브 채널의 차원 등에 따라 달라질 수 있고(도 4), 따라서, 제작되는 TFT 및 디스플레이의 특성이 불균일하게 되거나, 심지어 구동이 되지 않게 된다.
따라서, 본 발명에서는 TFT의 구동 회로 기판 또는 디스플레이 기판 상에서 위치에 관계없이 "프라이머리" 결정립 경계의 수 및 결정립 경계의 방향이 동일하도록 되는 멀티 게이트를 갖는 TFT를 제공한다.
도 5는 본 발명의 일실시예에 따른 멀티 게이트를 갖는 TFT의 구조를 나타내는 평면도이다.
도 5를 참조하면, 본 발명에서는 다결정 실리콘을 제작할 때, SLS(Sequential Lateral Solidification) 방법을 이용하여, 일정한 방향으로 성장되어 규칙적으로 "프라이머리" 결정립 경계가 존재하도록 다결정 실리콘 기판을 제조한다.
그리고 나서, 다결정 실리콘 기판의 위치에 관계없이 TFT의 액티브 채널 영역 내에 "프라이머리" 결정립 경계가 수직이 되고, 또한, 그 결정립 경계의 수가 일정하도록 TFT의 게이트의 모양을 제작한다.
도 5에서처럼, 이중 게이트를 갖는 TFT의 경우, TFT의 액티브 채널의 한쪽은 액티브 채널 방향과 "프라이머리" 결정립 경계가 평행하고, 다른 쪽의 액티브 채널 방향이 "프라이머리" 결정립 경계와 수직이 되도록 TFT를 제작한다.
이렇게 제작된 TFT는 도 5에서 볼 수 있는 바와 같이, 액티브 채널의 한쪽 방향은 "프라이머리" 결정립 경계와 소스에서 드레인으로 흐르는 전류의 방향이 서로 수직이 되나, 다른 쪽은 "프라이머리" 결정립 경계와 소스에서 드레인으로 흐르는 전류의 방향이 서로 평행하게 된다.
"프라이머리" 결정립 경계와 전류의 방향이 서로 수직인 경우에는 전류의 이동도 등 전류 특성이 우수하므로 구동 회로부에 적합하나, "프라이머리" 결정립 경계와 전류의 방향이 서로 평행한 경우에는 TFT의 균일성을 확보할 수 있으므로 화소 영역에 적합함을 알 수 있다.
따라서, 구동 회로부의 특성과 화소 영역의 특성을 고루 만족할 수 있으므로 종래 기술에 따르면 2개의 TFT가 필요하던 것이 단지 하나의 이중 또는 멀티 게이트를 갖는 TFT만으로도 이러한 특성을 성취할 수 있다.
본 발명에서는 TFT를 이중 게이트만을 갖는 TFT를 언급하였으나 게이트의 수는 이러한 목적을 달성할 수 있다면 2 이상의 게이트를 가질 수 있다.
위에서 설명한 바와 같이, TFT의 채널 방향과 원주형 형태의 다결정 실리콘 그레인 바운더리가 각각 평행한 방향과 수직한 방향이 채널을 동시에 형성한 다중 게이트-채널 TFT를 제작함으로써 균일한 특성의 TFT를 제조할 수 있다.
도 1a는 동일한 결정립 크기 Gs 및 액티브 채널 차원 L ×W에 대하여 치명적인 결정립 경계의 수가 2인 TFT의 개략적인 단면을 도시한 도면이고, 도 1b는 치명적인 결정립 경계의 수가 3인 TFT의 개략적인 단면을 도시한 도면이다.
도 2a 및 도 2b는 종래 기술에 따라 SLS 결정화법에 의하여 형성된 입자 크기가 큰 실리콘 그레인을 포함한 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 3a 내지 도 3c는 또 다른 종래 기술에 따라 제조된 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 4는 구동 회로 기판 또는 디스플레이 상에 제작되는 TFT의 특성에 치명적인 영향을 줄 수 있는 치명적인 결정립 경계의 수가 TFT의 위치에 따라 달라질 수 있음을 나타내는 개략도이다.
도 5는 본 발명의 일실시예에 따른 멀티 게이트를 갖는 TFT의 구조를 나타내는 평면도이다.

Claims (4)

  1. 기판, 상기 기판 상에 형성되는 폴리 실리콘으로 이루어진 소스/드레인 영역 및 채널 영역을 구비하는 반도체층, 상기 반도체층 상부에 형성되는 게이트 절연막 및 상기 게이트 절연막 상부에 상기 채널 영역에 대응하도록 형성되는 게이트 전극을 포함하는 박막트랜지스터에 있어서, 액티브 채널 방향이 서로 수직인 2개 이상의 채널로 구성되고 상기 채널 중 하나 이상의 채널들은 폴리 실리콘 기판의 프라이머리 결정립 경계와 평행하고 나머지 채널들은 상기 프라이머리 결정립 경계와 수직한 다중 게이트를 갖는 박막 트랜지스터.
  2. 삭제
  3. 제 1항에 있어서,
    상기 채널 영역 내에 포함되는 프라이머리 결정립 경계의 수가 일정한 다중 게이트를 갖는 박막 트랜지스터.
  4. 제 1항의 박막 트랜지스터를 사용하여 구동 회로부에서는 액티브 채널 방향과 프라이머리 결정립 경계가 서로 평행하도록 배치하고, 화소 영역에서는 액티브 채널 방향과 프라이머리 결정립 경계가 서로 수직이 되도록 배치된 것을 특징으로 하는 디스플레이 디바이스.
KR10-2002-0066564A 2002-10-30 2002-10-30 다중 게이트를 갖는 박막 트랜지스터 Expired - Lifetime KR100534576B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066564A KR100534576B1 (ko) 2002-10-30 2002-10-30 다중 게이트를 갖는 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066564A KR100534576B1 (ko) 2002-10-30 2002-10-30 다중 게이트를 갖는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20040037886A KR20040037886A (ko) 2004-05-08
KR100534576B1 true KR100534576B1 (ko) 2005-12-07

Family

ID=37336156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066564A Expired - Lifetime KR100534576B1 (ko) 2002-10-30 2002-10-30 다중 게이트를 갖는 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR100534576B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483629B1 (ko) 2008-11-17 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001117115A (ja) * 1999-10-21 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2001119032A (ja) * 1999-10-20 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001119032A (ja) * 1999-10-20 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2001117115A (ja) * 1999-10-21 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483629B1 (ko) 2008-11-17 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20040037886A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
KR100462862B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
US7791076B2 (en) Thin film transistor having a three-portion gate electrode and liquid crystal display using the same
KR100483987B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
KR100501700B1 (ko) 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
KR100454751B1 (ko) 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR100534577B1 (ko) 특성이 우수한 디스플레이 디바이스
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR100514179B1 (ko) 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
US20070272928A1 (en) Thin film transistor, array substrate having the thin film transistor and method of manufacturing the array substrate
KR100542992B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
US20040163585A1 (en) Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
KR100507345B1 (ko) 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자
US20060284182A1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021030

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041217

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091127

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20141128

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20171129

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20181126

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20191202

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20201201

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20230429

Termination category: Expiration of duration