JP2001117115A

JP2001117115A - アクティブマトリクス型表示装置

Info

Publication number: JP2001117115A
Application number: JP29990999A
Authority: JP
Inventors: Koji Miyajima; 康志宮島; Yoji Matsuda; 洋史松田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-10-21
Filing date: 1999-10-21
Publication date: 2001-04-27

Abstract

(57)【要約】【課題】ダブルゲート構造を採用したＴＦＴを用いて
画素のスイッチングを行うアクティブマトリクス型表示
装置において、ＴＦＴの回路面積を縮小して微細化、も
しくは開口率を向上する。【解決手段】ＴＦＴ３の半導体膜１２はゲート線２の
一部と２回交差するダブルゲート構造であり、データ線
１に遠いゲート１５だけがゲート線２およびゲート電極
１７に半導体膜１２が挟まれたデュアルゲート構造を有
し、ゲート１４は単一のゲート構造である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置（Liqu
id Crystal Display；ＬＣＤ）や有機ＥＬディスプレイ
などの表示装置の構造に関し、特に、薄膜トランジスタ
（Thin Film Transistor；ＴＦＴ）を用いたアクティブ
マトリクス型で、微細化に適したＴＦＴ構造を有する表
示装置に関する。

【０００２】

【従来の技術】図４は従来アクティブマトリクス型表示
装置の例として、従来のＬＣＤを示す平面図である。垂
直方向に延在するデータ線５１が複数平行に配置され、
これに交差する方向に延在するゲート線５２が複数平行
に配置される。データ線５１とゲート線５２の各交点に
は、ＴＦＴ５３および画素電極５４が配置されている。

【０００３】ＴＦＴ５３はコンタクト６１を介してデー
タ線５１に接続された半導体膜６２を有し、更にコンタ
クト６３を介して画素電極５４に接続されている。半導
体膜６２はゲート線５２と２箇所で交差し、それぞれゲ
ート６４、６５となっている。

【０００４】ゲート線５２に電圧が印加されると、ＴＦ
Ｔ５３の半導体膜６２にチャネルが形成されて導通とな
り、データ線５１に印加されたデータ電圧が画素電極５
４に印加され、液晶が駆動されてデータ電圧に応じた表
示を行う。

【０００５】本明細書では、上述したような、複数のゲ
ートを有するものを多ゲート、特に、二つのゲートを有
するＴＦＴ構造をダブルゲートと称する。ＴＦＴ５３を
ダブルゲートとすることによって、ＴＦＴを非導通とし
たとき、高抵抗なＴＦＴが直列に接続されているので、
非導通時に意図せずに漏れて流れる不正な電流、いわゆ
るオフリーク電流を低減できる効果がある。

【０００６】ＴＦＴ５３は、更にゲート電極６６を有す
る。ゲート電極６６は、コンタクト６７を介してゲート
線５２に接続され、ゲート６４、６５に重畳している。

【０００７】図４におけるＡ−Ａ’線断面図を図５に示
す。ガラス基板７１上にゲート線５２が配置され、第１
のゲート絶縁膜７２を介してＴＦＴ５３の半導体膜６２
が配置されている。半導体膜６２上に、第２のゲート絶
縁膜７３を介してデータ線５１及びゲート電極６６が同
層で配置されている。更に平坦化膜７４等が形成され、
その上に図示しない液晶、対向基板が配置される。

【０００８】本明細書では、このようにＴＦＴ５３の半
導体膜６２がゲート線５２及びゲート電極６６に挟まれ
ている構造をデュアルゲートと称する。ゲート電極６６
は、ゲート線５２に接続されているので、ゲート線５２
と同電位である。デュアルゲートとすることによって、
上下のゲートそれぞれの電界によって半導体膜６２にチ
ャネルが形成するため、ゲート電極６６を有さない構造
のＴＦＴに比較して、導通時の抵抗が小さく、また、バ
ックチャネルの形成を抑止できるためオフリーク電流が
低減できる効果がある。

【０００９】さて、近年、デジタルスチルカメラやデジ
タルビデオカメラのファインダなどのように、携帯電子
機器の表示装置としてアクティブマトリクス型表示装置
が採用されているが、携帯機器に搭載するために、画素
数を維持したまま画面サイズを縮小して微細化する要求
がある。

【００１０】

【発明が解決しようとする課題】画素数を維持したまま
画面サイズを縮小すると、下記の問題が生じる。

【００１１】まず、加工できる最小の線幅、いわゆるデ
ザインルールが一定であるため、それ以上微細化できな
い。即ち、同層に形成されるそれぞれの構造は、デザイ
ンルールに基づいた最小の線幅ｄを有すると共に、デザ
インルールに基づいた最小の間隔を設ける必要がある。
また、配線５１、５２の線幅やＴＦＴ５３、各コンタク
ト６１、６３、６７等の面積は、縮小すると電気抵抗が
上昇するため、一定以上の線幅、大きさを確保する必要
がある。

【００１２】従って、画面サイズを縮小し、画素電極５
４を小さく設計しても、配線やＴＦＴは縮小に限界があ
り、相対的にＴＦＴの画素に占める面積が増大し、特
に、従来のダブルゲート及びデュアルゲートを併用した
構造のＴＦＴでは、微細化が困難であった。ＴＦＴ等の
スイッチング素子は光があたると誤動作する恐れがある
ため、遮光膜を配置する必要があり、微細化した表示装
置では、その開口率の向上が課題であった。

【００１３】また、微細化しない表示装置でも、遮光膜
を形成した領域を縮小し、開口率を上げる要求もある。

【００１４】そこで本発明は、一定のＴＦＴ特性を維持
しつつ、より回路面積の縮小されたダブルゲートのＴＦ
Ｔ構造を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、上記の課題を
解決するためになされ、行方向に複数配置されるゲート
線と、列方向に複数配置されるデータ線と、ゲート線及
びデータ線の交点それぞれにマトリクス状に配置された
画素電極と、データ線に第１のコンタクトを介して接続
され、ゲート線の一部と交差し、画素電極に第２のコン
タクトを介して接続された半導体膜とを有する薄膜トラ
ンジスタとを有し、薄膜トランジスタを用いて画素をス
イッチングするアクティブマトリクス型表示装置におい
て、第１のコンタクトは、ゲート線を挟んで画素電極と
反対側に設けられ、ゲート線は、このゲート線が制御す
る画素電極とは反対の方向に分岐する突出部を有し、薄
膜トランジスタの半導体膜は、ゲートの突出部とも交差
し、薄膜トランジスタは、ゲートを少なくとも２つ有す
る多ゲート構造の薄膜トランジスタである。

【００１６】また、突出部は、この薄膜トランジスタが
制御する画素電極にこの薄膜トランジスタが交差するゲ
ート線を挟んで隣接する隣接画素電極に重畳して形成さ
れ、半導体膜と突出部との交差は、隣接画素電極に重畳
して配置されている。

【００１７】さらに、薄膜トランジスタは、ゲート線に
電気的に接続され、ゲート線もしくは突出部とは、半導
体膜を挟んで反対側に配置されるゲート電極を更に有
し、ゲート電極は、少なくとも薄膜トランジスタの隣接
画素電極に重畳して配置されたゲートに重畳している。

【００１８】

【発明の実施の形態】図１は本発明の第１の第１の実施
形態を示す平面図である。垂直方向に延在するデータ線
１が複数平行に配置され、これに交差する方向に延在す
るゲート線２が複数平行に配置される。データ線１とゲ
ート線２の各交点に対応して、ＴＦＴ３および画素電極
４が配置されている。

【００１９】ＴＦＴ３は、コンタクト１１を介してデー
タ線１に接続された半導体膜１２を有し、さらにコンタ
クト１３を介して半導体膜１２は画素電極４に接続され
ている。半導体膜１２はゲート線２と２箇所で交差し、
それぞれがゲート１４、ゲート１５となっているダブル
ゲート構造である。

【００２０】本実施形態においては、ゲート線２は、突
出部２’を有する。突出部２’は画素電極４にこのゲー
ト線２を介して隣接する画素電極４’上に重畳してい
る。そして、半導体膜１２はこの突出部２’と隣接画素
４’上で交差してゲート１４となっている。

【００２１】ＴＦＴ３は更にコンタクト１６を介してゲ
ート線２に接続されたゲート電極１７を有する。ゲート
電極１７は、ゲート１４、１５に重畳し、デュアルゲー
ト構造を形成している。従って、半導体膜１２と画素電
極４’との間にゲート電極１７が存在するため、画素電
極４’が形成する電界の影響がゲート電極１７によって
遮蔽され、ＴＦＴ３の誤作動を防止することができる。

【００２２】図１におけるＡ−Ａ’線断面図を図２に示
す。ガラス基板３１上にゲート線２が配置され、第１の
ゲート絶縁膜３２を介してＴＦＴ３の半導体膜１２が配
置されている。半導体膜１２上に、第２のゲート絶縁膜
３３を介してデータ線１及びゲート電極１７が同層で配
置されている。更に平坦化膜３４等が形成され、その上
に図示しない液晶、対向基板が配置される。ここで、ゲ
ート１４は、隣接画素上に重畳して配置されているた
め、同層に形成されたデータ線１とゲート電極１７と
は、デザインルールにのっとった間隔が確保されてい
る。

【００２３】データ線１とゲート電極１７とは、上述し
たように、同一の層で形成されているため、絶縁する必
要があり、デザインルール上所定の間隔を確保する必要
がある。図４に示す従来のゲート電極６６の形状と比較
すれば明らかであるが、本実施形態において、ゲート１
４が隣接画素に重畳しているため、ゲート電極１７の行
方向の長さは、ゲート１４をゲート線２上に配置した場
合に比較しておよそ２／３に短縮されている。これによ
って、ＴＦＴ３は、ダブルゲート構造とデュアルゲート
構造を併用した上で、デザインルールにのっとった間隔
を確保することができるようになった。

【００２４】本実施形態において、ゲート１４を画素電
極４に重畳させることのメリットについて説明する。画
素電極４とゲート線２の突出部２’は重畳して形成され
ており、ゲート線は金属であるため遮光領域となる。ま
た、半導体膜１２はポリシリコン膜のような透過性の膜
であるので、画素電極４と半導体膜１２との重畳領域は
光を透過する。画素電極４に突出部２’を重畳して形成
することによって、突出部２’ぎりぎりの領域まで光を
透過する領域として用いることができるので、開口率が
向上する。

【００２５】更に、ゲート１４を隣接する画素電極４に
重畳するメリットについて説明する。一般的に、対向す
る二つの電極には、寄生容量が生じる。ここで、ゲート
１４を自身の画素電極４に重畳して配置した場合、突出
部２と画素電極４との間で寄生容量が生じ、即ち、ゲー
ト線２と画素電極４との間の寄生容量が増大する。ゲー
ト線２と画素電極４との寄生容量が増大すると、ゲート
電圧の印加によって画素電極の電圧が変動するなど、動
作に不具合を生じる恐れがあり、この寄生容量は極力小
さくする必要がある。これに対し、隣接する画素電極４
にゲート１４を重畳して形成した場合、隣接画素電極４
に電圧印加されるときはゲート１４自身はオフであり、
動作の不具合が生じる恐れがないばかりか、むしろ補助
容量電極として働くという効果がある。

【００２６】また、半導体膜１２とデータ線１とのコン
タクト１１は、画素電極４とは、ゲート線２を隔てて反
対側に配置されている。これによって、半導体膜１２
は、従来のＴＦＴ５３の半導体膜６２のように、ゲート
線２を往復して形成する必要が無く、ゲート線２と一度
交差すれば良いので、半導体膜１２の長さを短く形成で
きる。従って、本実施形態の半導体膜１２は突出部２’
との重畳部分と合わせて一度の屈曲（Ｌ字型の形状）で
ダブルゲート構造を実現できる。これによって、半導体
膜１２に要する面積は大幅に縮小される。これは、特に
画面サイズを縮小する上で重要である。

【００２７】次に図３に本発明の第２の実施形態にかか
るＬＣＤの平面図を示す。本実施形態は、列方向に隣接
する画素電極同士を行方向に１／２画素分だけずらして
配置した、いわゆるデルタ配列である。垂直方向に屈曲
したデータ線１’が複数配置され、これに交差する方向
にゲート線２が複数配置される。データ線１とゲート線
２の各交点には、ＴＦＴ３を介して画素電極４が配置さ
れている。第１の実施形態と同様の構成については説明
を省略する。

【００２８】デルタ配列は画素電極４をずらすためにデ
ータ線１’が屈曲している。そして、本実施形態におい
ても第１の実施形態と同様、ゲート１４は隣接する画素
電極４’に重畳して形成されており、これによって、デ
ザインルールにのっとった上でダブルゲート構造とデュ
アルゲート構造とを採用することができた。

【００２９】なお、上記実施形態はＬＣＤを例示して説
明したが、ダブルゲートのＴＦＴを用いてスイッチング
を行うアクティブマトリクス型の表示装置であれば、例
えば、有機ＥＬディスプレイ、蛍光表示管を用いた蛍光
表示装置など、どのような方式の表示装置にでも適用で
きる。

【００３０】

【発明の効果】以上に述べたように、本発明によれば、
まず、薄膜トランジスタの第１のコンタクトは、ゲート
線を挟んで画素電極と反対側に設けられているので、薄
膜トランジスタの半導体膜は、ゲート線と１度交差すれ
ばよいので、半導体膜の面積を縮小でき、よって、薄膜
トランジスタを微細化できる。

【００３１】次に、ゲート線は、このゲート線が制御す
る画素電極とは反対の方向に分岐する突出部を有し、薄
膜トランジスタの半導体膜は、ゲートの突出部と交差し
ているので、薄膜トランジスタを微細化した上で多ゲー
ト構造の薄膜トランジスタとすることができる。

【００３２】次に、突出部は、この薄膜トランジスタが
制御する画素電極にこの薄膜トランジスタが交差するゲ
ート線を挟んで隣接する隣接画素電極に重畳して形成さ
れ、半導体膜と突出部との交差は、隣接画素電極に重畳
して配置されているので、画素電極を縮小することなく
上記の薄膜トランジスタを配置でき、また、ゲート線の
突出部ぎりぎりまで光を透過する領域とすることができ
るので、より開口率を向上させることができる。

【００３３】次に、薄膜トランジスタは、ゲート線に電
気的に接続され、ゲート線もしくは突出部とは、半導体
膜を挟んで反対側に配置されるゲート電極を更に有し、
ゲート電極は、少なくとも薄膜トランジスタの隣接画素
電極に重畳して配置されたゲートに重畳しているので、
隣接画素によって生じる電界によって薄膜トランジスタ
が誤作動することがない。

【００３４】ところで、一つの画素が大きい大型の表示
装置では、一つの画素に対するＴＦＴの占める面積の割
合は、小型の表示装置に比較して低い。従って、本発明
は、４インチ型以下、例えば、２インチ型や１．５イン
チ型などの小型の表示装置や、４インチ型や６インチ型
でＸＧＡなどの高精細を表示する表示装置に適用して最
も効果的である。

【図面の簡単な説明】

【図１】第１の実施形態にかかる表示装置の平面図であ
る。

【図２】第１の実施形態にかかる表示装置の断面図であ
る。

【図３】第２の実施形態にかかる表示装置の平面図であ
る。

【図４】従来の表示装置の平面図である。

【図５】従来の表示装置の断面図である。

【符号の説明】

１データ線、２ゲート線、
３ＴＦＴ、４画素電極、
１１、１３、１６コンタクト１２半導体膜、
１４単一の構造のゲート、１５デュアルゲ
ート構造のゲート、１７ゲート電極

Claims

【特許請求の範囲】

【請求項１】行方向に複数配置されるゲート線と、列
方向に複数配置されるデータ線と、前記ゲート線及び前
記データ線の交点それぞれにマトリクス状に配置された
画素電極と、前記データ線に第１のコンタクトを介して
接続され、前記ゲート線の一部と交差し、前記画素電極
に第２のコンタクトを介して接続された半導体膜を有す
る薄膜トランジスタとを有し、前記薄膜トランジスタを
用いて前記画素電極をスイッチングするアクティブマト
リクス型表示装置において、前記第１のコンタクトは、
前記ゲート線を挟んで前記画素電極と反対側に設けら
れ、前記ゲート線は、該ゲート線が制御する画素電極と
は反対の方向に分岐する突出部を有し、前記薄膜トラン
ジスタの半導体膜は、前記ゲートの突出部と交差し、前
記薄膜トランジスタは、ゲートを少なくとも２つ有する
ことを特徴とするアクティブマトリクス型表示装置。
【請求項２】前記突出部は、当該薄膜トランジスタが
制御する画素電極に当該薄膜トランジスタが交差するゲ
ート線を挟んで隣接する隣接画素電極に重畳して形成さ
れ、前記半導体膜と突出部との交差は、前記隣接画素電
極に重畳して配置されていることを特徴とする請求項１
に記載のアクティブマトリクス型表示装置。
【請求項３】前記薄膜トランジスタは、前記ゲート線
に電気的に接続され、前記ゲート線もしくは突出部と
は、前記半導体膜を挟んで反対側に配置されるゲート電
極を更に有し、前記ゲート電極は、少なくとも前記薄膜
トランジスタの前記隣接画素電極に重畳して配置された
ゲートに重畳していることを特徴とする請求項２に記載
のアクティブマトリクス型表示装置。