KR100533687B1

KR100533687B1 - 이중 게이트 트랜지스터

Info

Publication number: KR100533687B1
Application number: KR10-2004-0011835A
Authority: KR
Inventors: 한민구; 하민우; 최연익; 전병철; 이승철
Original assignee: 재단법인서울대학교산학협력재단
Priority date: 2004-02-23
Filing date: 2004-02-23
Publication date: 2005-12-05
Anticipated expiration: 2024-02-23
Also published as: KR20050083340A

Abstract

본 발명은 반도체 스위칭 소자에 관한 것으로, 특히 트렌치 IGBT(Insulated Gate Bipolar Transistor) 구조에 플로팅 PN 접합영역을 구비하여 사이리스트 래치-업 특성을 지닌 이중 게이트 트랜지스터에 관한 것이다.

본 발명의 이중 게이트 트랜지스터는 제1 도전형의 캐소드 영역과 제1 도전형의 플로팅 베이스 영역을 구비하며, 이들 사이의 병목 현상으로 인해 발생하는 JFET 저항(R_JFET)에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 한다. 또한, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절되는 JFET 저항(R_JFET)의 크기를 조절하여 상기 이중 게이트 트랜지스터의 특성을 제어한다. 본 발명에 의하면, 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 갖는 이중 게이트 트랜지스터의 구현이 가능하다.

Description

이중 게이트 트랜지스터{Dual Gate Transistor}

본 발명은 사이리스트 래치-업 특성을 가지는 이중게이트 트랜지스터에 관한 것이다.

일반적으로, IGBT(Insulated Gate Bipolar Transistor), MCT(MOS Controlled Thyristor) 등의 전력 소자는 전력 BJT(Bipolar Junction Transistor)에 비해 전압 제어 특성과 높은 입력 임피던스 때문에 많은 관심을 받고 있다.

낮은 순방향 전압 강하 특성을 가지는 IGBT는 모터 제어와 같은 고전압 응용 분야의 소자에 널리 쓰여 왔다. 사이리스터 래치-업을 이용하여 IGBT보다 순방향 전압 강하 특성을 개선시킨 MCT는 낮은 전류 포화 특성을 가지는 단점을 가지고 있다. MCT 소자 중 하나인 EST(Emitter Switched Thyristor)는 애노드 전위가 상승함에 따라 플로팅 N+ 이미터의 전위가 상승하여 series LMOS(Lateral MOS) 채널에 애벌런치 항복이 발생하여 낮은 애노드 전압에서 전류 포화 특성을 잃어버린다. 또한 EST는 순방향 동작 시 트랜지스터가 구동 된 뒤 사이리스터가 래치-업(thyristor latch-up)되므로 스냅백 (snapback) 현상이 발생한다. 높은 전류 포화 특성을 가지는 트렌치 게이트 EST나 SIMOX (Separation by IMplanted OXygen)를 이용한 EST는 구현이 어려운 삼중 확산 공정이나 특별한 SIMOX 공정 등이 요구된다.

따라서 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 제작공정상의 어려움 없이 스냅-백 현상을 제거하며 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 가지는 이중 게이트 트랜지스터 (Dual Gate Transistor)를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명의 이중 게이트 트랜지스터는 평탄한 제1 주면 및 단차를 갖는 제2 주면을 구비하는 반도체 기판과; 상기 반도체 기판의 제1 주면 측에 배치된 애노드 전극과; 상기 제2 주면 측의 높은 단에 배치된 캐소드 전극, 낮은 단에 배치된 제1 게이트 전극 및 상기 높은 단과 낮은 단의 사이에 트렌치 구조로 배치된 제2 게이트 전극을 포함하며, 상기 반도체 기판은

상기 제1 주면에 노출되어 상기 애노드 전극에 접속된 제1 도전형의 애노드층과, 상기 애노드층 위에 형성되며 상기 제1 주면에 노출되지 않는 제2 도전형의 드리프트층과, 상기 제1 게이트 전극과 제2 게이트 전극 사이의 상기 드리프트층에 웰 구조로 형성된 제1 도전형의 플로팅 베이스 영역과, 상기 플로팅 베이스 영역 내에 선택적으로 형성되며 그 표면이 상기 반도체 기판의 제2 주면에 노출되도록 형성된 제2 도전형의 플로팅 이미터 영역과, 상기 제1 도전형의 베이스 영역과 이격되도록 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 드리프트층에 웰 구조로 형성된 제1 도전형의 캐소드 영역과, 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 제1 도전형의 캐소드 영역 내에 선택적으로 형성된 제1 도전형의 베이스 영역과, 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 베이스 영역 내에 선택적으로 형성되며 그 표면이 상기 반도체 기판의 제2 주면에 노출되도록 형성된 제2 도전형의 캐소드 영역을 포함함을 특징으로 한다.

상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 병목 현상으로 인해 발생하는 JFET 저항(R_JFET)에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 함을 특징으로 한다.

상기 JFET 저항(R_JFET)의 크기를 조절하여 상기 이중게이트 트랜지스터의 특성을 제어하며, 상기 JFET 저항(R_JFET)의 크기는 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절함을 특징으로 한다.

상기 제2 도전형의 플로팅 이미터 영역의 길이를 조절하여 상기 이중게이트 트랜지스터의 특성을 제어함을 특징으로 한다.

상기 제1 도전형의 애노드층과 상기 제2 도전형의 드리프트층 사이에 배치된 제2 도전형의 버퍼층을 더 포함함을 특징으로 한다.

상기 제1 도전형의 캐소드 영역은 상기 이중 게이트 트랜지스터의 기생 사이리스터 래치-업을 억제하기 위해 1x10¹⁹cm^-3정도의 고농도로 불순물이 도핑됨을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 발명의 이중 게이트 트랜지스터는 트렌치 IGBT 구조에 플로팅 PN 접합(플로팅 P- 베이스 및 플로팅 N+ 이미터)을 설계함으로써 사이리스터 래치-업이 일어나도록 한다. 또한, 플로팅 N+ 이미터 접합을 캐소드로부터 분리시켜 높은 전류 포화 특성을 얻을 수 있도록 한다.

도 1은 본 발명의 일실시예에 따른 이중 게이트 트랜지스터의 구조를 나타낸 단면도이다.

도 1을 참조하면, 본 발명의 이중 게이트 트랜지스터(100)는 제1 및 제2 주면을 포함하는 반도체 기판(1)을 구비한다. 상기 반도체 기판(1)은 실리콘 기판으로서, 그 제1 주면에 노출되는 P⁺애노드층(11)과, 상기 P⁺애노드층(11) 위에 형성된 N 버퍼층(12)과, 상기 N 버퍼층(12) 위에 형성되며 N 버퍼층(12)보다 불순물 농도가 낮은 N^-드리프트층(13)과, 상기 N^-드리프트층(13)이 노출되는 제2 주면에 P형 불순물을 확산함으로써 형성된 플로팅 P^- 베이스 영역(14)과, 상기 플로팅 P^- 베이스 영역(14) 내에 N형 불순물을 고농도로 선택적으로 확산함으로써 플로팅 P^- 베이스 영역(14)보다 얕게 형성된 플로팅 N⁺ 이미터 영역(15)을 구비한다. 또한, 상기 반도체 기판(1)의 제2 주면에 P형 불순물을 선택적으로 확산함으로써 형성된 P⁺ 캐소드 영역(16)과, 상기 P⁺ 캐소드 영역(16) 내에 형성되며 P⁺ 캐소드 영역(16)보다 불순물 농도가 낮은 P^- 베이스 영역(17)과, 상기 P^- 베이스 영역(17) 내에 N형 불순물을 고농도로 선택적으로 확산함으로써 P^- 베이스 영역(17)보다 얕게 형성된 N⁺ 캐소드 영역(18)을 구비한다. 이때, 반도체 기판(1)의 제2 주면은 단차를 갖도록 형성되며, P⁺ 캐소드 영역(16)이 형성된 제2 주면 부분이 플로팅 P^- 베이스 영역(14)이 형성된 제2 주면 부분에 비해 높게 형성된다. 또한, 플로팅 N⁺ 이미터 영역(15)과 N⁺ 캐소드 영역(18)은 서로 이격되어 분리되도록 한다.

상기 반도체 기판(1)의 제2 주면 위에는, 플로팅 P- 베이스 영역(14)과 P^- 베이스 영역(17)의 일부 표면과 N^-드리프트층(13)의 표면을 덮도록, 실리콘 산화물을 재료로 하는 제1 및 제2 게이트 절연막(19-1, 19-2)이 형성된다. 이때, 제2 게이트 절연막(19-2)은 P^- 베이스 영역(17) 및 N⁺ 캐소드 영역(18)의 일부 표면을 덮도록 형성되며, 반도체 기판(1)의 제2 주면의 구조에 따라 마찬가지로 단차를 갖는다. 제1 및 제2 게이트 절연막(19-1, 19-2) 위에는 제1 및 제2 게이트 전극(20-1, 20-2)이 형성된다. 또한, 반도체 기판(1)의 제2 주면 위에는 N⁺ 캐소드 영역(18)의 일부와 P^- 베이스 영역(17) 및 P⁺ 캐소드 영역(16) 표면에 형성된 캐소드 전극(21)을 더 구비한다. 상기 제2 게이트 전극(19-2)과 캐소드 전극(21)은 서로 이격되도록 한다.

따라서, 반도체 기판(1)의 제2 주면 측에 형성된 N^-드리프트층(13)과 플로팅 P^- 베이스 영역(14)과 플로팅 N⁺ 이미터 영역(15)은 MOS 트랜지스터의 반도체 부분에 상당한다. P^- 베이스 영역(14)과 플로팅 N⁺ 이미터 영역(15)은 이중 확산영역으로 되어 있기 때문에 DMOS(double-diffused MOS: 이하 DMOS라 약칭함)라 하며, 도면에서 CH는 채널을 나타낸다. 반도체 기판(1)의 제1 주면 위에는 P⁺애노드층(11)에 접속되는 애노드 전극(22)이 형성된다.

상기 구성을 갖는 본 발명의 이중 게이트 트랜지스터(100)의 동작은 다음과 같다.

도 1을 참조하면, 본 발명의 이중 게이트 트랜지스터(100)의 순방향 동작은 트렌치 IGBT 동작과 사이리스터 래치-업으로 이루어진다. 순방향 동작 시 JFET 저항(R_JFET)에 의한 빠른 사이리스터 래치-업으로 낮은 순방향 전압 강하 특성을 가지며 스냅백 현상도 제거된다. 또한, 트렌치 게이트로 N⁺캐소드(18)와 플로팅 N⁺이미터(15)를 분리시켜 높은 애노드 전압에서도 전류 포화 특성이 유지된다. 본 발명의 이중 게이트 트랜지스터의 전류 포화 특성은 P^- 베이스 영역(17)의 애벌런치 항복에 의한 기생 사이리스터(P⁺애노드(11), N^- 드리프트(13), P^- 베이스(17), N⁺ 캐소드(18)) 래치-업에 의해 결정된다.

도 2는 본 발명의 이중 게이트 트랜지스터의 순방향 동작시의 전자 전류의 흐름과 설계 변수 즉, JFET 저항(R_JFET)과 플로팅 N⁺ 이미터 길이(L_N+emitter)를 나타낸 도면이다. JFET 저항(R_JFET)은 트렌치에서 플로팅 P^- 베이스(14) 수평 확산층까지의 거리(L_JFET)로 설계될 수 있으며, 플로팅 N⁺ 이미터 길이(L_N+emitter)는 플로팅 N⁺ 이미터의 이온주입 시 의 윈도우 폭으로 설계될 수 있다. 상기 JFET 저항은 P⁺ 캐소드와 플로팅 P^- 베이스 접합 사이의 병목 현상에 의해 형성된다.

상기 이중 게이트 트랜지스터의 애노드(22)에 양의 전압이 걸린 상태에서, DMOS의 제1 게이트 전극(20-1)과 제2 게이트 전극(20-2)에 문턱전압 이상으로 양의 전압이 걸리면 전자는 N⁺캐소드(18)에서 N^- 드리프트(13)로 2가지 경로로 주입된다. 2가지 전자 주입 경로는 수직형 N 채널을 통하여 JFET 저항의 N- 드리프트로 주입되는 경로(경로 1)와 수직형 N 채널을 통하여 플로팅 N⁺ 이미터, 수평형 N 채널을 거쳐 N^- 드리프트로 주입되는 경로(경로 2)이다. 상기 두 경로를 따라 N^- 드리프트(13)로 주입된 전자들은 P⁺ 애노드(11)로 빠져 나가며, 이는 상기 이중 게이트 트랜지스터 내의 PNP 바이폴라 트랜지스터의 베이스 전류가 된다. 상기 P⁺ 캐소드(16)와 플로팅 P^- 베이스(14) 사이의 JFET 저항(R_JFET)으로 인하여 경로 1보다 경로 2를 통하여 N^- 드리프트(13)로 주입되는 전자의 양이 많다. P⁺ 애노드(11)에서 주입된 정공은 N^- 드리프트(13)를 거쳐 플로팅 P^- 베이스(14)나 P^- 베이스(17)에 쌓이면서 P⁺ 캐소드(16)로 빠져나간다. 정공은 JFET 저항(R_JFET)으로 인하여 P^- 베이스(17)보다 플로팅 P^- 베이스(14)에 더 많이 쌓이게 된다. 플로팅 P^- 베이스 영역(14)의 저항에 흐르는 정공 전류에 의하여 플로팅 P^- 베이스(14)와 플로팅 N⁺ 이미터(15)가 순방향 바이어스 되어 사이리스터가 래치-업된다.

본 발명에 따른 이중 게이트 트랜지스터의 전기적 특성은 수치해석 시뮬레이터 ISE-TCAD를 이용하여 검증하였다. 표 I은 본 발명의 설계 변수를 예로써 나타낸 것이다.

표 1.

설계 변수		값
N^-드리프트	농도	1.4x10¹⁴cm^-3
N^-드리프트	접합 깊이	50㎛
N⁺캐소드플로팅 N⁺ 이미터	농도	10²⁰cm^-3
N⁺캐소드플로팅 N⁺ 이미터	접합 깊이	1㎛
P^-베이스플로팅 P^- 베이스	농도	5x10¹⁷cm^-3
P^-베이스플로팅 P^- 베이스	접합 깊이	3㎛
P⁺ 캐소드	농도	1x10¹⁹cm^-3
P⁺ 캐소드	접합 깊이	5㎛
트렌치 깊이		3㎛

표 1. 에서 알 수 있는 바와 같이 본 발명은 700 V 이상의 순방향 저지 능력을 얻기 위하여 N^- 드리프트 영역의 농도와 두께는 각각 1.4ㅧ10¹⁴ cm^-3, 50 ㎛로 설계된다. 또한, 기생 사이리스터 래치-업을 억제하기 위하여 P⁺ 캐소드 접합을 포함한다.

본 발명의 제안된 소자의 제작 공정은 통상의 트렌치 IGBT 공정과 호환이 되며 복잡한 공정이 요구되지 않는다. 본 발명의 플로팅 N⁺ 이미터와 N⁺ 캐소드는 동시에 제작되며, 플로팅 P^- 베이스와 P^- 베이스는 전면 P^- 이온 주입 공정(P ^- blank ion implantation)에 의해 제작된다. 또한, 본 발명은 빠른 스위칭 특성을 얻기 위하여 시뮬레이션의 캐리어 수명시간 (carrier lifetime)을 250 ㎱로 설정하며, 이는 소자 제작 후 간단한 전자 조사 (electron irradiation)로 구현할 수 있다.

P+ 캐소드 접합과 플로팅 P- 베이스 접합 사이의 병목 현상(bottleneck effect)에 의해 생기는 JFET 저항(R_JFET)은 본 발명에 따른 이중 게이트 트랜지스터의 순방향 전압 강하 특성 및 전류 포화 특성에 영향을 미친다.

도 3a, 도 3b는 각각 도 2의 구조에서 DMOS에 15 V로 바이어스 전압이 인가되어 있을 경우 L_JFET에 따른 순방향 전압 강하 및 전류 포화 특성을 나타낸 도면이다.

도 3a에서, 본 발명의 이중 게이트 트랜지스터의 전류-전압 특성은 L_JFET에 따라 애노드 전류 밀도 100 A/cm²에 교차되는 것을 알 수 있다. 애노드 전류 밀도 100 A/cm² 아래의 동작 영역에서는 L_JFET가 큰 것이 병목 현상을 완화시켜 L_JFET가 작게 설계된 것보다 개선된 순방향 전압 강하 특성을 가진다. 반대로 애노드 전류 밀도 100 A/cm² 이상의 동작 영역에서는 L_JFET를 작게 설계한 경우의 순방향 전압 강하 특성이 L_JFET를 크게 설계한 경우보다 개선된다. 그 이유는 L_JFET가 크게 설계될수록 채널 밀도가 감소되기 때문이다.

도 3b에서, L_JFET이 작을수록 병목 현상이 심화되어 P- 베이스 영역에 애벌런치 항복이 발생하여 낮은 애노드 전압에서 기생 사이리스터가 래치-업 되어 전류 포화 특성을 잃게 된다. L_JFET이 1 ㎛인 경우의 전류 포화 특성이 유지되는 애노드 전압은 71 V로써 L_JFET이 3 ㎛인 경우의 563 V에 비해 열화 된다. L_JFET 설계는 순방향 전압 강하 특성 및 전류 포화 특성 사이에서 트레이드-오프(trade-off) 관계에 있다. 본 실시예에서는 L_JFET를 3 ㎛로 설계하여 100 A/cm²에서 1.43 V의 순방향 전압 강하를 얻었으며 애노드 전압, 563 V까지 전류 포화 특성이 유지된다.

또한, 플로팅 N+ 이미터의 길이(L_{N+ emitter})는 사이리스터 전류와 채널 밀도에 영향을 미쳐 순방향 전압 강하와 전류 포화 특성을 결정한다.

도 4a, 도 4b는 각각 본 발명에 따른 이중 게이트 트랜지스터의 플로팅 N+ 이미터 길이에 따른 순방향 전압 강하 및 전류 포화 특성을 나타낸 도면이다.

도 4a에서, L_N+emitter에 따른 소자의 전류-전압 특성은 애노드 전류 밀도 100 A/cm²에서 교차한다. 애노드 전류 밀도 100 A/cm² 아래의 동작 영역에서는 L_N+emitter가 크게 설계되면 사이리스터가 동작하는 면적이 커져 사이리스터 전류가 증가되어 순방향 전압 강하 특성이 개선된다. 그러나 애노드 전류 밀도 100 A/cm² 이상의 동작 영역에서는 L_N+emitter가 적게 설계된 제안된 소자가 L_N+emitter가 크게 설계된 것보다 개선된 순방향 전압 강하 특성을 보인다. 그 이유는 L_N+emitter가 크게 설계될수록 채널 밀도가 감소하기 때문이다.

한편, 기생 사이리스터가 래치-업 되는 전류 레벨은 트렌치 및 캐소드 (P- 베이스, N+ 캐소드, P+ 캐소드)구조에 의해 결정된다. 즉, 플로팅 N+ 이미터의 길이가 변해도 트렌치 구조 및 캐소드 구조는 같으므로 기생 사이리스터가 래치-업 되는 전류 값은 동일하다. L_N+emitter가 크게 설계되면 P- 베이스에 흐르는 전류가 커져 기생 사이리스터 래치-업이 더 낮은 애노드 전압에서 일어나게 된다. 도 4b에서, L_N+emitter가 3 ㎛, 5 ㎛, 7 ㎛일 때 전류 포화가 유지되는 애노드 전압은 각각 587 V, 563 V, 543 V이지만, L_N+emitter가 9 ㎛로 커지면 전류 포화가 유지되는 애노드 전압이 108 V로 급격히 열화된다.

따라서, 플로팅 N+ 이미터 길이 설계도 JFET 저항과 마찬가지로 순방향 전압 강하 특성 및 전류 포화 특성 사이에서 트레이드-오프(trade-off) 관계에 있다. L_{N+ emitter}를 5 ㎛로 설계하여 100 A/cm²에서의 1.43 V의 순방향 전압 강하를 얻었으며 애노드 전압, 563 V까지 전류 포화 특성이 유지되었다.

도 5는 본 발명에 따른 이중 게이트 트랜지스터의 P+ 접합 깊이에 따른 100 A/cm²에서의 순방향 전압 강하 및 전류 포화가 유지되는 애노드 전압을 나타낸 것이다. P+ 접합 깊이가 6 ㎛이면 100 A/cm²에서의 순방향 전압 강하가 1.85 V로 급격히 열화되며, P+ 접합 깊이가 4 ㎛이면 전류 포화가 유지되는 애노드 전압이 361 V로 급격히 열화된다. P+ 접합 깊이에 따라 순방향 전압 강하 특성과 전류 포화 특성이 trade-off 관계에 있다. 본 실시예에서는 최적값인 5 ㎛로 P+ 접합 깊이를 갖는다.

도 6a, 도 6b는 각각 본 발명에 따른 이중 게이트 트랜지스터가 전류 포화 동작을 할 때의 전자 전류 분포 및 정공 전류 분포를 나타낸 것으로, 애노드 전압 100V, 게이트 전압 15V 일 때, 2차원 수치해석 시뮬레이터 ISE-TCAD 8.0을 이용하여 시뮬레이션한 결과를 나타낸 것이다. 오른 쪽 바는 농도에 따른 전자전류밀도 및 정공전류밀도 값을 나타낸다. 도면에서 플로팅 N+ 이미터에서 플로팅 P- 베이스로 전자가 주입되며 플로팅 P- 베이스에서 플로팅 N+ 이미터로 정공이 주입되므로 본 발명의 사이리스터는 정상적으로 래치-업 되는 것을 확인할 수 있다.

도 7a, 도 7b는 각각 본 발명에 따른 이중 게이트 트랜지스터의 순방향 전압 강하 특성 및 전류 포화 특성을 종래 일반적인 트렌치 IGBT 및 EST와 비교하여 나타낸 도면이다.

게이트 전압이 15 V일 때, 종래의 EST는 사이리스터 래치-업에 의해 100 A/cm²에서 1.47 V에서 순방향 전압강하가 일어나며, 이는 종래의 트렌치 IGBT의 순방향 전압 강하 1.52V 보다 낮은 값이다. 그러나 종래의 EST는 순방향 동작 시 트랜지스터가 구동된 뒤 사이리스터가 래치-업되므로 스냅백 (snapback) 현상이 발생하며, 스냅백으로 인한 부성 저항 (negative resistance) 영역을 가지고 있다. 부성 저항 영역은 회로적으로 불안한 동작을 일으킬 수 있으므로 억제되어야 한다. 반면, 본 발명에 따른 이중 게이트 트랜지스터는 JFET 저항과 플로팅 N+ 이미터 길이 설계에 의한 빠른 사이리스터 래치-업으로 100 A/cm²에서의 순방향 전압 강하는 1.43 V로 종래의 트렌치 IGBT 및 EST에 비해 개선되며, 스냅백 현상도 제거된다.

또한, 종래의 EST는 애노드 전압이 상승함에 따라 플로팅 N+ 이미터의 전위가 상승하여 series LMOS 채널에 애벌런치 항복이 발생하여 낮은 애노드 전압에서 전류 포화 특성을 잃는다. 반면, 본 발명에 따른 이중 게이트 트랜지스터는 트렌치 게이트로 플로팅 N+ 이미터를 N+ 캐소드로부터 분리시켜 높은 전류 포화 특성을 얻을 수 있다. 본 발명에 따른 이중 게이트 트랜지스터의 전류 포화가 유지되는 애노드 전압은 563 V로 종래의 EST의 13 V보다 개선됨을 알 수 있다. 또한 본 발명에 따른 소자의 전류 포화 전류 밀도는 1800 A/cm²로써 종래의 트렌치 IGBT의 전류 포화 전류 밀도 2800 A/cm²에 비해 낮아 short-circuit ruggedness가 개선된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 트렌치 IGBT 동작과 사이리스터 래치-업이 일어나도록 함으로써 종래의 트렌치 IGBT 및 EST 보다 순방향 전압강하 특성이 개선된다. 또한 빠른 사이리스터 래치-업에 의해 EST의 문제점인 동작 초기의 스냅백 현상을 제거할 수 있다.

또한, 본 발명에 의하면 트렌치 게이트에 의해 N+ 캐소드와 N+ 이미터가 분리됨에 따라 높은 전류포화특성을 얻을 수 있다.

더욱이, 본 발명에 따른 이중 게이트 트랜지스터의 제작공정은 종래 일반적인 트렌치 IGBT 공정과 호환이 되며 복잡한 공정이 요구되지 않는다.

따라서, 본 발명은 고전압 응용 분야의 스위칭 소자에 응용될 수 있을 것이다.

도 1은 본 발명의 일실시예에 따른 이중 게이트 트랜지스터의 구조를 나타낸 단면도,

도 2는 본 발명의 이중 게이트 트랜지스터의 순방향 동작시의 전자 전류의 흐름과 설계 변수를 나타낸 도면,

도 3a, 도 3b는 각각 도 2의 구조에서 L_JFET에 따른 순방향 전압 강하 및 전류 포화 특성을 나타낸 도면,

도 4a, 도 4b는 각각 본 발명에 따른 이중 게이트 트랜지스터의 플로팅 N+ 이미터 길이에 따른 순방향 전압 강하 및 전류 포화 특성을 나타낸 도면,

도 5는 본 발명에 따른 이중 게이트 트랜지스터의 P+ 접합 깊이에 따른 순방향 전압 강하 및 전류 포화가 유지되는 애노드 전압을 나타낸 도면,

도 6a, 도 6b는 각각 본 발명에 따른 이중 게이트 트랜지스터가 전류 포화 동작을 할 때의 전자 전류 분포 및 정공 전류 분포를 나타낸 도면,

도 7a, 도 7b는 각각 본 발명에 따른 이중 게이트 트랜지스터의 순방향 전압 강하 특성 및 전류 포화 특성을 종래 일반적인 트렌치 IGBT 및 EST와 비교하여 나타낸 도면.

Claims

평탄한 제1 주면 및 단차를 갖는 제2 주면을 구비하는 반도체 기판과;

상기 반도체 기판의 제1 주면 측에 배치된 애노드 전극과;

상기 제2 주면 측의 높은 단에 배치된 캐소드 전극, 낮은 단에 배치된 제1 게이트 전극 및 상기 높은 단과 낮은 단의 사이에 트렌치 구조로 배치된 제2 게이트 전극을 포함하며, 상기 반도체 기판은

상기 제1 주면에 노출되어 상기 애노드 전극에 접속된 제1 도전형의 애노드층과, 상기 애노드층 위에 형성되며 상기 제1 주면에 노출되지 않는 제2 도전형의 드리프트층과, 상기 제1 게이트 전극과 제2 게이트 전극 사이의 상기 드리프트층에 웰 구조로 형성된 제1 도전형의 플로팅 베이스 영역과, 상기 플로팅 베이스 영역 내에 선택적으로 형성되며 그 표면이 상기 반도체 기판의 제2 주면에 노출되도록 형성된 제2 도전형의 플로팅 이미터 영역과, 상기 제1 도전형의 베이스 영역과 이격되도록 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 드리프트층에 웰 구조로 형성된 제1 도전형의 캐소드 영역과, 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 제1 도전형의 캐소드 영역 내에 선택적으로 형성된 제1 도전형의 베이스 영역과, 상기 제2 게이트 전극과 상기 캐소드 전극 사이의 상기 베이스 영역 내에 선택적으로 형성되며 그 표면이 상기 반도체 기판의 제2 주면에 노출되도록 형성된 제2 도전형의 캐소드 영역을 포함함을 특징으로 하는 이중 게이트 트랜지스터.
제 1 항에 있어서, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 병목 현상으로 인해 발생하는 JFET 저항(R_JFET)에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 함을 특징으로 하는 이중 게이트 트랜지스터.
제 2 항에 있어서, 상기 JFET 저항(R_JFET)의 크기를 조절하여 상기 이중게이트 트랜지스터의 특성을 제어하며, 상기 JFET 저항(R_JFET)의 크기는 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절함을 특징으로 하는 이중 게이트 트랜지스터.
제 1 항에 있어서, 상기 제2 도전형의 플로팅 이미터 영역의 길이를 조절하여 상기 이중게이트 트랜지스터의 특성을 제어함을 특징으로 하는 이중 게이트 트랜지스터.
제 1 항에 있어서, 상기 제1 도전형의 애노드층과 상기 제2 도전형의 드리프트층 사이에 배치된 제2 도전형의 버퍼층을 더 포함함을 특징으로 하는 이중 게이트 트랜지스터.
제 1 항 또는 제 5 항에 있어서, 상기 제1 도전형의 캐소드 영역은 상기 이중 게이트 트랜지스터의 기생 사이리스터 래치-업을 억제하기 위해 1x10¹⁹cm^-3정도의 고농도로 불순물이 도핑됨을 특징으로 하는 이중 게이트 트랜지스터.