KR100529563B1 - Panel for liquid crystal display - Google Patents
Panel for liquid crystal display Download PDFInfo
- Publication number
- KR100529563B1 KR100529563B1 KR1019980027461A KR19980027461A KR100529563B1 KR 100529563 B1 KR100529563 B1 KR 100529563B1 KR 1019980027461 A KR1019980027461 A KR 1019980027461A KR 19980027461 A KR19980027461 A KR 19980027461A KR 100529563 B1 KR100529563 B1 KR 100529563B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- inspection
- wiring
- gate
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 COG 방식의 액정 표시 장치용 패널은 컬러 필터 기판과 박막 트랜지스터 기판이 마주하고 있으며, 표시 영역에는 다수의 게이트선과 다수의 데이터선이 가로 방향과 세로 방향으로 각각 형성되어 있다. 이때, 각각의 게이트선 및 데이터선의 끝단은 표시 영역의 둘레에 형성되어 있는 봉인재의 안에 형성되어 있다. 그러므로 절단선을 통하여 박막 트랜지스터 기판의 일부를 절단하더라도 게이트선 및 데이터선의 끝단은 외부로 노출되지 않는다.In the COG-type liquid crystal display panel according to the present invention, the color filter substrate and the thin film transistor substrate face each other, and a plurality of gate lines and a plurality of data lines are formed in the display area in the horizontal direction and the vertical direction, respectively. At this time, the ends of each gate line and data line are formed in a sealing material formed around the display area. Therefore, even if a part of the thin film transistor substrate is cut through the cutting line, the ends of the gate line and the data line are not exposed to the outside.
Description
본 발명은 액정 표시 장치용 패널에 관한 것으로서, 더욱 상세하게는, 기판 위에 직접 구동 집적 회로를 실장하는 COG(chip on glass) 방식의 액정 표시 장치용 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a panel for a liquid crystal display device, and more particularly, to a panel for a liquid crystal display device of a chip on glass (COG) system in which a direct drive integrated circuit is mounted on a substrate.
일반적으로 실장이라 함은 인쇄 회로 기판(PCB: printed circuit board) 위에 전자 부품을 납땜(soldering)하는 것을 말하며, 액정 표시 장치의 제조 방법에서 실장이라 함은 두 기판 사이에 액정 물질이 주입되어 있는 액정 셀, TAB-IC(tape automated bonding-integrated circuit) 또는 구동 집적 회로 및 인쇄 회로 기판을 전기적으로 접속시키는 것을 의미한다.In general, mounting refers to soldering an electronic component onto a printed circuit board (PCB). In the manufacturing method of a liquid crystal display, mounting refers to a liquid crystal in which a liquid crystal material is injected between two substrates. Electrical connection between a cell, tape automated bonding-integrated circuit (TAB-IC) or drive integrated circuit and a printed circuit board.
현재 액정 표시 장치의 제조 방법에서 이용되고 있는 실장 방식은 TAB 실장과 COG 실장 방식으로 나눠진다. 이러한 방식들은 액정 패널의 용도에 확대에 따라 급속히 변화하고 있으며, 종래에는 TAB 실장 방식이 널리 사용되고 있으며, 실장 면적의 축소와 저비용화의 추세에 따라 COG 실장 방식으로의 활성화가 이루어지고 있다.Currently, the mounting method used in the manufacturing method of the liquid crystal display device is divided into a TAB mounting method and a COG mounting method. These methods are rapidly changing in accordance with the expansion of the use of the liquid crystal panel, the TAB mounting method is widely used in the prior art, the activation of the COG mounting method is made in accordance with the trend of reducing the mounting area and cost reduction.
COG 실장 방식은 구동 집적 회로를 패널의 상부에 집적 탑재시켜 전기적 도통을 시키는 방식이다.The COG mounting method is a method of integrating and mounting a driving integrated circuit on an upper portion of a panel for electrical conduction.
그러면, 첨부한 도면을 참고로 하여 종래의 COG 방식의 액정 표시 장치용 패널의 구조에 대하여 더욱 상세하게 설명한다.Next, the structure of a panel for a liquid crystal display of a conventional COG method will be described in more detail with reference to the accompanying drawings.
도1 및 도 2는 종래의 기술에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이다.1 and 2 are plan views showing the structure of a panel for a liquid crystal display device of the COG method according to the prior art.
도 1은 박막 트랜지스터 기판(1)과 컬러 필터 기판(2)을 정렬한 상태를 도시한 도면이고, 도 2는 표시 장치에 적합하도록 도 1의 절단선(17)을 통하여 일부를 절단한 상태이다.FIG. 1 is a view showing a state in which the thin film transistor substrate 1 and the color filter substrate 2 are aligned, and FIG. 2 is a state in which a portion is cut through the cutting line 17 of FIG. 1 to be suitable for a display device. .
도 1 및 도 2에서 보는 바와 같이, 종래의 액정 표시 장치용 패널은 컬러 필터 기판(2)과 박막 트랜지스터 기판(1)이 포개져 있다. 여기서, 박막 트랜지스터 기판(1)은 컬러 필터 기판(2)보다 크기 때문에 박막 트랜지스터 기판(1)의 일부가 노출되어 있다. 표시 영역(A)에는 다수의 게이트선(3)과 다수의 데이터선(4)이 가로 방향과 세로 방향으로 각각 형성되어 있으며, 이들이 서로 교차하면서 행렬 형태로 화소의 행렬을 정의하고 있다.As shown in Fig. 1 and Fig. 2, in the conventional liquid crystal display panel, the color filter substrate 2 and the thin film transistor substrate 1 are stacked. Here, since the thin film transistor substrate 1 is larger than the color filter substrate 2, a part of the thin film transistor substrate 1 is exposed. In the display area A, a plurality of gate lines 3 and a plurality of data lines 4 are formed in a horizontal direction and a vertical direction, respectively, and they cross each other to define a matrix of pixels in a matrix form.
노출된 박막 트랜지스터 기판(1)의 우측 및 하부에는 각각 게이트 구동 집적 회로 및 데이터 구동 집적 회로가 실장되는 게이트 실장부(5) 및 데이터 실장부(6)가 형성되어 있다. 노출된 박막 트랜지스터 기판(1)의 둘레에는 검사용 금속 배선(18)이 형성되어 있으며, 게이트 실장부(5) 및 데이터 실장부(6)와 검사용 금속 배선(18)은 다수의 게이트 입력 패드(12) 및 데이터 입력 패드(13)를 통하여 연결되어 있다. 또한, 각각의 게이트선(3) 및 데이터선(4)의 타측 단자는 연장되어 검사용 금속 배선(18)과 연결되어 있으며, 각각의 게이트선(3) 및 데이터선(4)의 일측 단자는 게이트 실장부(5) 및 데이터 실장부(6)까지 연장되어 있다.Gate mounting portions 5 and data mounting portions 6 on which the gate driving integrated circuits and the data driving integrated circuits are mounted are formed on the right and lower portions of the exposed thin film transistor substrate 1, respectively. An inspection metal wiring 18 is formed around the exposed thin film transistor substrate 1, and the gate mounting portion 5, the data mounting portion 6, and the inspection metal wiring 18 have a plurality of gate input pads. And a data input pad 13. In addition, the other terminal of each of the gate line 3 and the data line 4 is extended and connected to the inspection metal wiring 18, and one terminal of each of the gate line 3 and the data line 4 is connected. It extends to the gate mounting part 5 and the data mounting part 6, too.
표시 영역(A)의 둘레에는 다수의 게이트선(3) 및 데이터선(4)과 전기적으로 연결되어 있는 두 개의 정전 방지용 링(7, 8)이 형성되어 있으며, 정전 방지용 링(7) 밖의 둘레에는 봉인재(9)가 형성되어 있다. 또한, 두 개의 정전 방지용 링(7, 8)은 노출된 박막 트랜지스터 기판(1)의 하부 모서리에 형성되어 있는 두 개의 검사용 단자(10, 11)와 각각 연결되어 있으며, 컬러 필터 기판(2)의 하부 모서리 부분에는 일단이 컬러 필터 기판(2)에 형성되어 있는 공통 전극(도시하지 않음)과 연결되어 있으며, 타단이 공통 검사용 단자(14)와 연결되어 있는 공통 검사용 배선(15)이 형성되어 있다.Two antistatic rings 7 and 8 electrically connected to the plurality of gate lines 3 and the data lines 4 are formed around the display area A, and the outer periphery of the antistatic ring 7 is formed. In the sealant 9 is formed. In addition, the two antistatic rings 7 and 8 are respectively connected to two inspection terminals 10 and 11 formed at the lower edges of the exposed thin film transistor substrate 1, and the color filter substrate 2 is provided. The lower edge portion of the common test wiring 15 having one end connected to a common electrode (not shown) formed on the color filter substrate 2 and the other end connected to the common test terminal 14 is provided. Formed.
그러나 이러한 패널에서는 절단선(17)을 통하여 박막 트랜지스터 기판(1)의 일부를 절단하게 되면, 게이트선(3) 및 데이터선(4)의 끝부분이 노출된다. 이렇게 노출된 게이트선(3) 및 데이터선(4)의 끝부분은 후속 공정에서는 부식이 발생되는 문제점이 있다.However, in such a panel, when a part of the thin film transistor substrate 1 is cut through the cutting line 17, the ends of the gate line 3 and the data line 4 are exposed. The exposed ends of the gate line 3 and the data line 4 have a problem that corrosion occurs in a subsequent process.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선이 부식되는 것을 방지하는 것이다.The present invention has been made to solve this problem, and to prevent corrosion of the wiring.
이러한 본 발명에 따른 액정 표시 장치용 패널에서는 다수의 게이트선 및 데이터선의 끝부분이 노출된 박막 트랜지스터 기판의 둘레에 형성되어 있는 검사용 금속 배선과 연결되어 있지 않으며, 바람직하게는 봉인재의 안쪽까지만 연장되어 있다.In the liquid crystal display panel according to the present invention, a plurality of gate lines and data line ends are not connected to the inspection metal wiring formed around the exposed thin film transistor substrate, and preferably only to the inside of the sealing material. It is extended.
또한 본 발명에 따른 액정 표시 장치용 패널에서는 공통 검사용 단자 및 정전 방지용 링과 연결되어 있는 검사용 단자가 검사용 금속 배선과 연결되어 있다.In addition, in the liquid crystal display panel according to the present invention, a test terminal connected to a common test terminal and an antistatic ring is connected to a test metal wire.
따라서, 이러한 본 발명에 따른 액정 표시 장치용 패널에서는 절단선을 통하여 기판의 가장자리 부분을 절단한다고 하더라도 배선의 끝부분이 외부에 노출되지 않는다.Therefore, in the liquid crystal display panel according to the present invention, even if the edge portion of the substrate is cut through the cutting line, the end portion of the wiring is not exposed to the outside.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치용 패널의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION OF THE EMBODIMENTS Hereinafter, exemplary embodiments of a panel for a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.
도 3 및 도 4는 본 발명의 한 실시예에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이다.3 and 4 are plan views illustrating the structure of a panel for a liquid crystal display (COG) system according to an exemplary embodiment of the present invention.
도 3은 박막 트랜지스터 기판(10)과 컬러 필터 기판(20)을 정렬한 상태를 도시한 도면이고, 도 4는 액정 표시 장치에 적합하도록 도 1의 절단선(170)을 통하여 박막 트랜지스터 기판(10)의 일부를 절단한 상태이다.3 illustrates a state in which the thin film transistor substrate 10 and the color filter substrate 20 are aligned, and FIG. 4 illustrates the thin film transistor substrate 10 through the cutting line 170 of FIG. 1 to be suitable for the liquid crystal display. A part of) is cut off.
도 3 및 도 4에서 보는 바와 같이, 본 발명에 따른 COG 방식의 액정 표시 장치용 패널은 종래의 구조와 동일하게 컬러 필터(도시하지 않음)가 형성되어 있는 컬러 필터 기판(20)과 스위칭 소자인 박막 트랜지스터(도시하지 않음)가 형성되어 있는 박막 트랜지스터 기판(10)이 포개져 있다. 표시 영역(A)에는 다수의 게이트선(30)과 다수의 데이터선(40)이 가로 방향과 세로 방향으로 각각 형성되어 있으며, 이들이 서로 교차하면서 행렬 형태의 화소를 정의하고 있으며, 이들은 각각의 화소에 형성되어 있는 화소 전극(도시하지 않음)과 박막 트랜지스터를 통하여 연결되어 있다.As shown in FIG. 3 and FIG. 4, the panel for a COG type liquid crystal display device according to the present invention is a color filter substrate 20 and a switching element in which a color filter (not shown) is formed in the same way as a conventional structure. A thin film transistor substrate 10 on which a thin film transistor (not shown) is formed is stacked. In the display area A, a plurality of gate lines 30 and a plurality of data lines 40 are formed in a horizontal direction and a vertical direction, respectively, and they cross each other to define pixels in a matrix form. It is connected to a pixel electrode (not shown) formed in the semiconductor film through a thin film transistor.
표시 영역(A)의 둘레에는 다수의 게이트선(30) 및 데이터선(30)과 다이오드 또는 트랜지스터를 통하여 전기적으로 연결되어 있는 정전기 방지용 배선(70, 80)이 링의 모양으로 형성되어 있다. 정전기 방지용 배선(70)과 컬러 필터 기판(20) 의 경계선 사이 둘레에는 두 기판(10, 20) 사이에 주입되어 있는 액정 물질을 봉인하는 봉인재(90)가 링의 모양으로 형성되어 있다. 봉인재(90)의 하부의 모서리밖에는 두 기판(10, 20)을 전기적으로 연결하며, 배선(150)을 통하여 서로 연결되어 있는 상하판 접촉점(160)이 형성되어 있다.The antistatic wirings 70 and 80 electrically connected to the plurality of gate lines 30 and the data lines 30 through a diode or a transistor are formed around the display area A in a ring shape. A sealing material 90 sealing the liquid crystal material injected between the two substrates 10 and 20 is formed in the shape of a ring around the boundary between the antistatic wiring 70 and the color filter substrate 20. Outside the lower edge of the sealing material 90, the two substrates 10 and 20 are electrically connected to each other, and upper and lower contact points 160 are connected to each other through the wiring 150.
여기서, 게이트선(30) 및 데이터선(40)의 끝부분은 봉인재(90)의 안쪽까지만 형성되어 있다.Here, the ends of the gate line 30 and the data line 40 are formed only to the inside of the sealing material 90.
노출된 박막 트랜지스터 기판(10)의 우측 및 하부에는 각각 게이트 구동 집적 회로 및 데이터 구동 집적 회로가 실장되는 게이트 실장부(50) 및 데이터 실장부(60)가 각각 형성되어 있다. 노출된 박막 트랜지스터 기판(10)의 둘레에는 검사용 금속 배선(180)이 링 모양으로 형성되어 있으며, 게이트 실장부(50) 및 데이터 실장부(60)와 검사용 금속 배선(180) 사이에는 다수의 게이트 입력 패드(120) 및 데이터 입력 패드(130)가 형성되어 있다. 또한, 각각의 게이트선(30) 및 데이터선(40)의 일측 단자는 게이트 실장부(50) 및 데이터 실장부(60)까지 연장되어 있으며, 연장된 부분은 게이트 및 데이터 출력 패드라고 한다.Gate mounting portions 50 and data mounting portions 60 on which the gate driving integrated circuits and the data driving integrated circuits are mounted are formed on the right and lower portions of the exposed thin film transistor substrate 10, respectively. The inspection metal wiring 180 is formed in a ring shape around the exposed thin film transistor substrate 10, and a plurality of inspection metal wirings 180 are formed between the gate mounting portion 50 and the data mounting portion 60 and the inspection metal wiring 180. The gate input pad 120 and the data input pad 130 are formed. One terminal of each gate line 30 and data line 40 extends to the gate mount unit 50 and the data mount unit 60, and the extended portion is referred to as a gate and data output pad.
또한, 각각의 정전 방지용 배선(70, 80)은 노출된 박막 트랜지스터 기판 (10)의 하부 모서리에 형성되어 있는 두 개의 검사용 단자(100, 110)와 각각 연결되어 있으며, 두 개의 검사용 단자(100, 110)는 검사용 금속 배선(180)과 연결되어 있다. 따라서, 검사용 금속 배선(180)은 검사용 단자(100, 110) 및 정전기 방지용 배선(70, 80)을 통하여 게이트선(30) 및 데이터선(40)과 연결되어 있다. 검사용 단자(100, 110)의 하부에 형성되어 있는 공통 검사용 단자(140)는 상하판 접촉점(160) 및 검사용 금속 배선(180)이 연결되어 있다.In addition, each of the antistatic wires 70 and 80 is connected to two inspection terminals 100 and 110 formed at the lower edge of the exposed thin film transistor substrate 10, respectively. 100 and 110 are connected to the inspection metal wire 180. Therefore, the test metal wire 180 is connected to the gate line 30 and the data line 40 through the test terminals 100 and 110 and the anti-static wires 70 and 80. The upper and lower contact points 160 and the inspection metal wire 180 are connected to the common inspection terminal 140 formed under the inspection terminals 100 and 110.
앞에서 설명한 바와 같이, 각각의 게이트선(30) 및 데이터선(40)은 정전기 방지용 배선(70, 80) 및 검사용 금속 배선(180)과 전기적으로 연결되어 있으므로 FAB 공정 진행시 발생하는 정전기는 모든 배선을 통하여 방전되므로 박막 트랜지스터의 손상시키지 못한다.As described above, each of the gate line 30 and the data line 40 is electrically connected to the anti-static wires 70 and 80 and the inspection metal wire 180, so that the static electricity generated during the FAB process Since it is discharged through the wiring does not damage the thin film transistor.
도 4에서 보는 바와 같이, 절단선(170)을 통하여 박막 트랜지스터 기판(10)의 일부를 절단하면, 검사용 금속 배선(180)만 제거되며, 검사용 단자(100, 110) 및 공통 검사용 단자(140)는 남게 된다. 따라서, 검사용 단자(100, 110) 및 공통 검사용 단자(140)를 이용하여 게이트선(30) 및 데이터선(40)의 단선 및 단락을 검사할 수 있다.As shown in FIG. 4, when a part of the thin film transistor substrate 10 is cut through the cutting line 170, only the inspection metal wire 180 is removed, and the inspection terminals 100 and 110 and the common inspection terminal are removed. 140 remains. Therefore, the disconnection and the short circuit of the gate line 30 and the data line 40 can be inspected using the inspection terminals 100 and 110 and the common inspection terminal 140.
이러한 본 발명에 따른 COG용 액정 표시 장치용 패널에서는 도 3 및 도 4에서 보는 바와 같이 절단선(170)을 통하여 박막 트랜지스터 기판(10)을 절단하더라도 게이트선(30) 및 데이터선(40)의 끝부분은 봉인재(90)의 안쪽에 형성되어 있기 때문에 외부로 노출되지 않는다.In the COG liquid crystal display panel according to the present invention, even when the thin film transistor substrate 10 is cut through the cutting line 170, as shown in FIGS. 3 and 4, the gate line 30 and the data line 40 are separated. The tip is formed inside the sealing material 90 so that it is not exposed to the outside.
다음은, 본 발명에 따른 COG용 액정 표시 장치용 패널에서 정전기가 방전되는 경로에 대하여 상세하게 설명하기로 한다.Next, a path for discharging static electricity in the COG liquid crystal display panel according to the present invention will be described in detail.
도 5는 본 발명에 따른 COG용 액정 표시 장치용 패널에서 정전기가 방전되는 경로를 세부적으로 도시한 상세도로서, 대부분의 구성은 도 3 및 도 4와 동일하다.FIG. 5 is a detailed view showing a path in which static electricity is discharged in a panel for a COG liquid crystal display according to an exemplary embodiment of the present invention. Most configurations are the same as those of FIGS. 3 and 4.
도 5에 도시한 바와 같이, 앞에서 설명한 바대로 봉인재(90)와 표시 영역(A) 사이에는 정전기 방지용 배선(70, 80)이 형성되어 있으며, 정전기 방지용 배선(70, 80)은 정전기 보호용 다이오드(D1, D2)를 통하여 게이트선(20)과 데이터선(30)에 각각 연결되어 있다.As shown in FIG. 5, as described above, the antistatic wires 70 and 80 are formed between the sealing material 90 and the display area A, and the antistatic wires 70 and 80 are formed of an antistatic diode. It is connected to the gate line 20 and the data line 30 via D1 and D2, respectively.
이때, 각각의 게이트선(30) 및 데이터선(40)과 연결되어 있는 정전기 보호용 다이오드(D1, D2)는 정전기 방지용 배선(70, 80)과 순방향 및 역방향으로 각각 연결되어 있으며, 각각의 게이트선(30) 및 데이터선(40)과 각각의 정전기 방지용 배선(70, 80) 사이에는 각각 두 개씩의 다이오드(D1, D2)가 연결되어 있는데 이들 또한 서로 다른 방향으로 연결되어 있다.At this time, the static electricity protection diodes D1 and D2 connected to the respective gate lines 30 and the data lines 40 are connected to the antistatic lines 70 and 80 in the forward and reverse directions, respectively. Two diodes D1 and D2 are respectively connected between the 30 and the data lines 40 and the antistatic wirings 70 and 80, which are also connected in different directions.
이러한 본 발명에 따른 액정 표시 장치용 패널에서 임의의 한 데이터선(40)에 정전기가 발생하면, 데이터선(40)에 순방향으로 묶여 있는 순방향 다이오드(D1)를 거쳐 정전기 방지용 배선(70, 80)을 통하여 전하가 이동한 다음, 정전기 방지용 배선(70, 80)과 연결되어 있는 다이오드 중 순방향으로 묶여진 다이오드(D1, D2)를 통하여 모든 게이트선(30) 및 데이터선(40)으로 퍼지다가 소멸된다.When static electricity is generated in any one of the data lines 40 in the liquid crystal display panel according to the present invention, the antistatic wirings 70 and 80 pass through the forward diode D1, which is bundled in the forward direction to the data lines 40. After the charge is transferred through the diodes D1 and D2, which are bundled in the forward direction, among the diodes connected to the antistatic wirings 70 and 80, they spread to all the gate lines 30 and the data lines 40 and disappear. .
또한, 이러한 액정 표시 장치용 패널에서는 게이트 실장부(50) 및 데이터 실장부(60)에 구동 집적 회로를 실장하기 전에 배선의 단선, 단락을 검사할 수 있다. 우선, 데이터선(30)의 단선 결함을 검사하기 위해 공통 검사용 패드(140)를 통하여 공통 전극(도시하지 않음)에 공통 신호를 1∼5V로 인가하는 동시에, 하나의 검사용 단자(110)에는 -5∼10V의 전압을 인가하고 나머지 검사용 단자(100)에는 0V(기준 전압)의 전압을 인가한다. 그러면, 표시 영역(A) 하부에 형성되어 있으며, 데이터선(40)에 대하여 역방향과 순방향으로 연결되어 있는 다이오드(D2, D1)는 검사용 패드(110)와 연결되어 있는 정전기 방지용 배선(80)을 통하여 전압이 인가되어 턴온되며 다이오드(D2, D1) 사이에는 항상 5V의 전위차가 발생한다. 따라서, 데이터선(40)에는 5V에 의한 전류가 각각의 데이터선(40)의 한쪽 끝으로부터 인가된다. 그러나, 상부의 다이오드(D1, D2)는 하부의 다이오드(D2, D1)가 정전기 방지용 배선(110, 100)에 연결된 방향과 다른 방향으로 연결되어 있어 턴온 되지 않기 때문에 표시 영역(A) 상부의 데이터선(40)으로부터는 전압이 인가되지 않는다.In the liquid crystal display panel, disconnection and short circuit of the wiring can be inspected before the driver integrated circuit is mounted in the gate mounting unit 50 and the data mounting unit 60. First, a common signal is applied to a common electrode (not shown) at 1 to 5 V through a common test pad 140 to inspect a disconnection defect of the data line 30, and one test terminal 110 is used. Is applied to a voltage of -5 to 10V and a voltage of 0V (reference voltage) is applied to the remaining inspection terminals 100. Then, the diodes D2 and D1 formed under the display area A and connected in the reverse direction and the forward direction with respect to the data line 40 are connected to the test pad 110. Through the voltage is applied through the turn on and the potential difference of 5V always occurs between the diode (D2, D1). Therefore, a current of 5V is applied to the data line 40 from one end of each data line 40. However, since the upper diodes D1 and D2 are connected in a direction different from the direction in which the lower diodes D2 and D1 are connected to the antistatic wirings 110 and 100, the data of the upper portion of the display area A is not turned on. No voltage is applied from line 40.
즉, 검사를 위한 신호 전압이 데이터선(40)의 한쪽 방향에서만 인가되므로, 단선지점(P) 건너편으로는 신호가 전달되지 않아 용이하게 데이터선(40) 단선 결함을 검출할 수 있다.That is, since the signal voltage for inspection is applied only in one direction of the data line 40, the signal is not transmitted across the disconnection point P, so that the disconnection defect of the data line 40 can be easily detected.
앞서 설명한 실시예에서의 정전기 보호 회로 및 정전기 방지용 배선(100, 110)은 다른 배선들과 마찬가지로 따로 제거되지 않으므로 어느 단계에서라도 액정 기판의 불량 검사를 실시할 수 있다.Since the static electricity protection circuit and the antistatic wirings 100 and 110 in the above-described embodiment are not removed separately like other wirings, a defect inspection of the liquid crystal substrate may be performed at any stage.
이상에서와 같이, 본 발명에 따른 COG용 액정 표시 장치용 패널에서 게이트선 및 데이터선의 끝부분은 봉인재의 안쪽에 형성되어 외부로 노출되지 않아 부식되지 않는다. 또한 게이트선 및 데이터선의 정전기 보호 효과가 뛰어나고, 기판의 제조 공정의 어느 단계에서라도 배선의 단선/단락을 검사할 수 있다.As described above, in the COG liquid crystal display panel according to the present invention, the end portions of the gate lines and the data lines are formed inside the sealing material and are not exposed to the outside and are not corroded. In addition, the electrostatic protection effect of the gate line and the data line is excellent, and disconnection / short circuit of the wiring can be inspected at any stage of the manufacturing process of the substrate.
도1 및 도 2는 종래의 기술에 따른 COG(chip on glass) 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이고,1 and 2 are plan views showing the structure of a panel for a liquid crystal display (COG) of a conventional COG (chip on glass) method,
도 3 내지 도 5는 본 발명의 실시예에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이고,3 to 5 are plan views showing the structure of a panel for a liquid crystal display device of the COG method according to an embodiment of the present invention,
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027461A KR100529563B1 (en) | 1998-07-08 | 1998-07-08 | Panel for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980027461A KR100529563B1 (en) | 1998-07-08 | 1998-07-08 | Panel for liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007892A KR20000007892A (en) | 2000-02-07 |
| KR100529563B1 true KR100529563B1 (en) | 2006-04-10 |
Family
ID=19543461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980027461A Expired - Fee Related KR100529563B1 (en) | 1998-07-08 | 1998-07-08 | Panel for liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529563B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101192792B1 (en) | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Gatg in panel GIP type liquid crystal display device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4051190B2 (en) * | 2000-10-31 | 2008-02-20 | シャープ株式会社 | Display device manufacturing method, display device substrate, and measurement system |
| KR100806885B1 (en) * | 2001-06-12 | 2008-02-22 | 삼성전자주식회사 | Manufacturing Method Of Liquid Crystal Display |
| KR100441157B1 (en) * | 2001-12-31 | 2004-07-21 | 엘지.필립스 엘시디 주식회사 | An array substrate for Liquid crystal display device |
| KR100845149B1 (en) * | 2002-04-29 | 2008-07-09 | 엘지디스플레이 주식회사 | LCD panel for LCD |
| KR100864498B1 (en) * | 2002-08-07 | 2008-10-20 | 삼성전자주식회사 | Printed Circuit Boards for Liquid Crystal Display Devices |
| KR100463871B1 (en) * | 2002-11-27 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display and fabrication method of thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358027A (en) * | 1989-07-27 | 1991-03-13 | Hitachi Ltd | liquid crystal display device |
| JPH05134264A (en) * | 1991-11-15 | 1993-05-28 | Toshiba Corp | Active matrix type liquid crystal display element |
| JPH06289417A (en) * | 1993-03-31 | 1994-10-18 | Casio Comput Co Ltd | Thin film transistor panel |
-
1998
- 1998-07-08 KR KR1019980027461A patent/KR100529563B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0358027A (en) * | 1989-07-27 | 1991-03-13 | Hitachi Ltd | liquid crystal display device |
| JPH05134264A (en) * | 1991-11-15 | 1993-05-28 | Toshiba Corp | Active matrix type liquid crystal display element |
| JPH06289417A (en) * | 1993-03-31 | 1994-10-18 | Casio Comput Co Ltd | Thin film transistor panel |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101192792B1 (en) | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Gatg in panel GIP type liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007892A (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244182B1 (en) | Liquid crystal display device | |
| US5760855A (en) | Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode | |
| KR100242437B1 (en) | Liquid crystal module and its manufacturing method | |
| KR101571768B1 (en) | DISPLAY SUBSTRATE, MISUSE REPAIR METHOD OF THE SAME, AND MOTHER PLATE WITH THE DISPLAY SUBSTRATE | |
| CN108681116B (en) | Display panel, detection jig and detection control method | |
| KR20030051923A (en) | Liquid crystal panel for testing signal line of line on glass type | |
| KR100324283B1 (en) | Tape Carrier Package and Method of Fabricating the same | |
| JP2753549B2 (en) | Liquid crystal display device | |
| KR100529563B1 (en) | Panel for liquid crystal display | |
| JP3326327B2 (en) | LCD panel | |
| KR20040010387A (en) | Substrate for liquid crystal display device, liquid crystal display device having the same and method of manufacturing the same | |
| KR20010030494A (en) | Liquid crystal display device and method for repairing breakage of circuit lines thereof | |
| KR100637858B1 (en) | Method of manufacturing semiconductor device, flexible substrate, and semiconductor device | |
| KR20070106151A (en) | Display device | |
| KR19990081110A (en) | Antistatic device of liquid crystal display for COG mounting | |
| US20010022570A1 (en) | Liquid crystal display device | |
| KR100646777B1 (en) | Liquid crystal display device having static electricity protection circuit and display inspection method using static electricity protection circuit | |
| JP2002287662A (en) | Active matrix substrate and method of manufacturing for the same | |
| WO2022051929A1 (en) | Method of fabricating array substrate, array substrate, display apparatus, and probe unit | |
| KR100516067B1 (en) | Panel for liquid crystal display | |
| KR100441846B1 (en) | Structure of bending type tape carrier package for preventing external deformation of metal conductive lines | |
| KR100529567B1 (en) | Drive integrated circuits and display devices including them | |
| JP2002009407A (en) | Wiring board | |
| KR100816335B1 (en) | Thin film transistor substrate and method for attaching driving integrated circuit using same | |
| KR20060037635A (en) | Liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980708 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030707 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19980708 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050618 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20051013 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20051111 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20051114 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20081027 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091014 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101014 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111017 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121015 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131031 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141030 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151030 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20180822 |