KR100524815B1 - Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) - Google Patents
Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) Download PDFInfo
- Publication number
- KR100524815B1 KR100524815B1 KR10-2002-0073298A KR20020073298A KR100524815B1 KR 100524815 B1 KR100524815 B1 KR 100524815B1 KR 20020073298 A KR20020073298 A KR 20020073298A KR 100524815 B1 KR100524815 B1 KR 100524815B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- crystallization
- heat treatment
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 21
- 238000000137 annealing Methods 0.000 title abstract description 4
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000002425 crystallisation Methods 0.000 claims abstract description 40
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 230000008025 crystallization Effects 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000010949 copper Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000011572 manganese Substances 0.000 claims description 4
- 239000010948 rhodium Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052748 manganese Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052706 scandium Inorganic materials 0.000 claims description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 1
- 230000007261 regionalization Effects 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 20
- 238000005516 engineering process Methods 0.000 abstract description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 5
- 230000005685 electric field effect Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000007713 directional crystallization Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001237 Raman spectrum Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007715 excimer laser crystallization Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 (V) Substances 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910021654 trace metal Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘 박막 제조방법에 관한 것으로, 더욱 상세하게는 나노두께의 금속층이 선택적으로 증착된 비정질 실리콘 박막의 표면 양단에 전기장을 형성시키면서 동시에 고온에서 단시간에 주기적 급속 열적 어닐링을 수행하여 결정화하는 일명 전계 유도 급속 열적 어닐링(FARTA) 방법으로 수행하므로써, 종래의 다결정 실리콘 박막 제조방법에 비해 저온에서 나노 제어 기술을 통해 원하는 형태와 크기의 결정질 실리콘을 형성할 수 있고, 또한 공정 시간을 단축하며 박막 트랜지스터 소자에 응용 시 기존의 비정질 실리콘 및 금속을 이용한 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능하도록 하는 다결정 실리콘 박막의 개선된 제조방법에 관한 것이다. The present invention relates to a method for producing a polycrystalline silicon thin film by rapid heat treatment under an electric field effect, and more particularly, to form an electric field at both ends of a surface of an amorphous silicon thin film on which a nano-thick metal layer is selectively deposited, and at the same time, at a high temperature and at a rapid time. By performing thermal annealing and crystallization by using a so-called field induced rapid thermal annealing (FARTA) method, it is possible to form crystalline silicon of desired shape and size through nano-control technology at low temperature, compared to the conventional polycrystalline silicon thin film manufacturing method, In addition, the shorter process time and higher field effect and mobility than other crystallization methods using amorphous silicon and metal when applied to thin film transistor devices enable improved response speed and high resolution. Pipe to manufacturing method Will.
Description
본 발명은 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘 박막 제조방법에 관한 것으로, 더욱 상세하게는 나노두께의 금속층이 선택적으로 증착된 비정질 실리콘 박막의 표면 양단에 전기장을 형성시키면서 동시에 고온에서 단시간에 부가된 급속 열적 어닐링을 수행하여 결정화하는 일명 전계 유도 급속 열적 어닐링(FARTA) 방법으로 수행하므로써, 종래의 다결정 실리콘 박막 제조방법에 비해 저온에서 나노 제어 기술을 통해 원하는 형태와 크기의 결정질 실리콘을 형성할 수 있고, 또한 공정 시간을 단축하며 박막 트랜지스터 소자에 응용시 기존의 비정질 실리콘 및 금속을 이용한 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능하도록 하는 다결정 실리콘 박막의 개선된 제조방법에 관한 것이다. The present invention relates to a method for producing a polycrystalline silicon thin film by rapid heat treatment under an electric field effect, and more particularly, a nano-thick metal layer is added to a short time at a high temperature while forming an electric field at both ends of the surface of the amorphous silicon thin film selectively deposited. By conducting the rapid thermal annealing and crystallization by the so-called field induced rapid thermal annealing (FARTA) method, it is possible to form crystalline silicon of desired shape and size through nano-control technology at low temperature, compared to the conventional polycrystalline silicon thin film manufacturing method. In addition, it shortens the process time and has higher field effect and mobility than other crystallization methods using amorphous silicon and metal when applied to thin film transistor devices, so that the response time and high resolution can be realized. To manufactured methods Will.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 비정질 실리콘 박막 트랜지스터(a-Si TFT)에 비해 매우 우수한 전계 효과 이동도를 가지고 있어 구동 회로 및 화소 스위칭 소자를 동일한 유리 기판상에 구현할 수 있기 때문에, 최근 들어 이에 대한 많은 연구가 진행되고 있다. poly-Si TFT가 상기한 장점을 가지고 있음에도 불구하고 상용화 될 수 없었던 것은, 상용 유리기판을 적용할 수 없도록 결정화 온도가 높게 유지되기 때문이다. 따라서 비정질 실리콘의 저온 결정화 기술개발은 고성능의 저가 박막 트랜지스터 소자 제작을 위한 핵심 기술로 인식되고 있다.Poly-Si TFTs have very good field-effect mobility compared to amorphous silicon thin-film transistors (a-Si TFTs), so that driving circuits and pixel switching elements can be implemented on the same glass substrate. For example, much research is being conducted on this. The poly-Si TFT could not be commercialized despite the above advantages, because the crystallization temperature is kept high so that commercial glass substrates cannot be applied. Therefore, the development of low temperature crystallization technology of amorphous silicon is recognized as a core technology for manufacturing high performance low cost thin film transistor device.
비정질 실리콘 박막을 저온에서 다결정 실리콘 박막으로 결정화시키는 방법으로서 널리 이용되고 있는 기술로는, 고상 결정화법(Solid Phase Crystallization, SPC)과 엑시머 레이저 결정화법(Eximer Laser Crystallization, ELC)이 있다. 고상결정화(SPC)법은 상용 유리 기판에 적용할 수 없을 만큼 고온의 결정화 온도가 요구되고 장시간의 열처리가 필요하다는 단점이 있으며, 엑시머 레이저 결정화(ELC)법은 사용장비가 고가일 뿐만 아니라 대면적의 다결정 실리콘 박막을 얻는데 문제가 있다. 이 외에도 미량의 금속 불순물과 비정질 실리콘의 반응을 이용한 금속 유도 결정화(Metal Induced Crystallization, MILC)방법 등이 알려져 있으나, 이들 역시 박막 트랜지스터(TFT)의 채널 내에 잔존하는 금속 불순물로 인해 디스플레이 소자로 응용시 많은 문제점을 가지고 있다. As a technique widely used as a method for crystallizing an amorphous silicon thin film into a polycrystalline silicon thin film at low temperature, there are a solid phase crystallization method (SPC) and an excimer laser crystallization method (ELC). The solid state crystallization (SPC) method has a disadvantage of requiring a high temperature crystallization temperature and a long time heat treatment that can not be applied to commercial glass substrates, and the excimer laser crystallization (ELC) method is not only expensive equipment, but also large area There is a problem in obtaining a polycrystalline silicon thin film. In addition, metal induced crystallization (MILC) method using a reaction of trace metal impurities with amorphous silicon is known, but these are also applied to display devices due to the metal impurities remaining in the channel of the thin film transistor (TFT). There are many problems.
상기한 실리콘 박막 제조방법의 문제점들을 해결할 수 있는 새로운 결정화 방법으로서, 전계 유도 방향성 결정화(Field Aided Lateral Crystallization, FALC)법이 제안되었다. 전계 유도 방향성 결정화(FALC)법은 극 박막의 금속을 증착한 후 전계를 인가한 상태에서 열처리를 하는 공정으로서, 전계의 영향으로 결정화 속도가 증가함으로 인해 결정화 시간도 줄일 수 있으며 소자로서 적용시 채널 내 금속불순물을 최소화 할 수 있는 장점이 있다. As a new crystallization method that can solve the problems of the silicon thin film manufacturing method, a Field Aided Lateral Crystallization (FALC) method has been proposed. Field Induced Directional Crystallization (FALC) is a process in which a thin film of metal is deposited and subjected to an annealing process with an electric field applied, which reduces the crystallization time due to an increase in the crystallization rate due to the influence of an electric field. There is an advantage to minimize the metal impurities.
또 다른 결정화 방법은 본 발명자들에 의해 제안된 방법으로서, 상기 전계 유도 방향성 결정화(FALC)법을 수행하는데 있어 비정질 실리콘 박막에 전계를 인가한 상태에서 관상로를 이용한 열처리법을 적용하여 빠른 결정화 속도와 소자의 동작 특성에 적합하게 그레인(grain)의 크기 및 성장 방향을 조절하는 결정화 방법이다[한국특허 제232,100호].Another crystallization method is a method proposed by the present inventors, the fast crystallization rate by applying a heat treatment method using a tubular furnace in the state in which an electric field is applied to an amorphous silicon thin film in performing the field induced directional crystallization (FALC) method It is a crystallization method for controlling the size of the grain (grain) and the growth direction to suit the operating characteristics of the device (Korean Patent No. 232,100).
본 발명은 한국특허 제232,100호의 개량 발명으로서, 한국특허 제232,100호가 일정시간 온도 유지를 위해 관상로(tube furnace)를 이용한 열처리법을 적용함으로서, 기존의 TFT에 사용하는 상용 유리기판의 경우 고온에서 장시간 노출 시 유리의 변형이 초래되는 바, 본 발명에서는 급속 열적 어닐링(RTA) 시스템을 이용하여 고온에서 단시간 열처리하는 주기적 급속 열적 어닐링(Plused Rapide Thermal Annealing, PRTA) 시스템을 도입함으로써, 짧은 시간, 주기적으로 열을 공급하여 빠른 결정화 속도를 가져 보다 효과적으로 다결정 실리콘 박막을 제조함으로써 본 발명을 완성하게 되었다. 따라서 본 발명은 종래 방법에 비해 보다 저온에서 나노 제어 기술을 통해 원하는 형태와 크기의 결정질 실리콘을 형성하고 공정 시간을 단축하는 효과뿐만 아니라 형성된 다결정 박막을 박막 트랜지스터 소자에 응용시 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능한 다결정 실리콘 박막형성에 적합한 개선된 결정화 방법을 제공하는데 그 목적이 있다. The present invention is an improved invention of Korean Patent No. 232,100, and Korean Patent No. 232,100 applies a heat treatment method using a tube furnace to maintain a constant temperature, so that a commercial glass substrate used for a conventional TFT at high temperature In the present invention, the glass is deformed when exposed to a long time. In the present invention, a rapid rapid annealing (PRTA) system, which is a short-term heat treatment at a high temperature using a rapid thermal annealing (RTA) system, is introduced, thereby providing a short time and periodicity. The present invention has been completed by more efficiently producing a polycrystalline silicon thin film by supplying heat with a fast crystallization rate. Accordingly, the present invention provides a higher electric field than other crystallization methods when the formed polycrystalline thin film is applied to a thin film transistor device as well as the effect of forming crystalline silicon having a desired shape and size and reducing the process time through nano-control technology at a lower temperature than the conventional method. The purpose of the present invention is to provide an improved crystallization method suitable for forming polycrystalline silicon thin film, which has an effect and mobility and enables high response speed and high resolution.
본 발명은 비정질 실리콘 박막에 전계 인가와 동시에 열처리하여 결정화하는 방법에 있어서, 5 ∼ 1,000 V/㎝ 전계의 인가와 150 ∼ 500 ℃ 온도에서 하되, 상기 열처리 과정 중에 50 ∼ 200초 주기로 500 ∼ 800 ℃ 온도에서 1 ∼ 30초 동안 급속 열처리하여 결정화하는 다결정 실리콘 박막 제조방법에 그 특징이 있다.The present invention provides a method for crystallizing an amorphous silicon thin film by simultaneously applying an electric field and heat treatment, and applying a 5 to 1,000 V / cm electric field at a temperature of 150 to 500 ° C., and performing 500 to 800 ° C. at a 50 to 200 second cycle during the heat treatment process. It is characterized by a method for producing a polycrystalline silicon thin film which is crystallized by rapid heat treatment at a temperature of 1 to 30 seconds.
이와 같은 본 발명을 더욱 상세히 설명하면 다음과 같다.Referring to the present invention in more detail as follows.
본 발명은 나노 두께의 금속층이 선택적으로 증착된 비정질 실리콘 박막의 표면 양단에 5 ∼ 1000 V/㎝ 전기장을 형성하는 전계 유도 방향성 결정화(FALC)공정에 일정 온도 유지를 위한 열처리 공정으로 150 ∼ 500 ℃ 온도로 열처리를 하면서 주기적 급속 열적 어닐링(Plused Rapide Thermal Annealing, PRTA)의 방법, 즉 일정 온도 유지를 위한 열처리 공정에 50 ∼ 200초 주기로 고온 열처리 500 ∼ 800 ℃ 온도로 1 ∼ 30초 동안 시행하는 것으로, 기존의 공정보다 고온에서 주기적인 짧은 열처리 시간으로 결정화 속도가 빠른 양질의 결정화된 다결정 실리콘 박막 제조방법에 관한 것이다. The present invention is a heat treatment process for maintaining a constant temperature in the field induced directional crystallization (FALC) process to form an electric field of 5 ~ 1000 V / ㎝ at both ends of the surface of the amorphous silicon thin film on which the nano-thick metal layer is selectively deposited 150 ~ 500 ℃ The method of cyclic rapid thermal annealing (PRTA) while performing heat treatment at a temperature, that is, to perform a heat treatment process for maintaining a constant temperature for 1 to 30 seconds at a high temperature heat treatment 500 to 800 ℃ temperature in a 50 to 200 second cycle. In addition, the present invention relates to a method for producing a high-quality crystallized polycrystalline silicon thin film having a rapid crystallization rate at a short heat treatment time at high temperature than a conventional process.
본 발명의 결정화 공정은 전계 유도 급속 열적 어닐링(FARTA)법으로 수행되는 바, FARTA법은 전계 유도 방향성 결정화(FALC) 공정에 주기적 급속 열적 어닐링(PRTA)법을 적용시킨 새로운 결정화 방법이다.The crystallization process of the present invention is carried out by the field induced rapid thermal annealing (FARTA) method, FARTA method is a new crystallization method applying the periodic rapid thermal annealing (PRTA) method to the field induced directional crystallization (FALC) process.
본 출원인의 선등록 기술인 한국특허 제232100호에서 전계 유도 방향성 결정화(FALC) 공정을 관상로(tube furnace)에서 열처리법을 적용시킨 바 있으나, 상기 관상로는 온도 변화가 느려 열처리 시간이 긴 것이 단점이었다. 그러나 본 발명에서는 RTA 시스템에 온도 변화가 빠른 PRTA를 이용하여 다결정 실리콘 박막 형성의 열처리 조건이 150 ∼ 500 ℃ 온도에서 열처리를 50 ∼ 200초 주기로 고온 열처리 500 ∼ 800 ℃ 온도로 1 ∼ 30초 동안 시행하여 상용 유리기판의 변형은 주지 않으면서 주기적으로 고온에서 열처리 효과를 이용하여 더욱 효과적으로 원하는 형태와 크기의 다결정 실리콘 형성을 가능하게 하였고 결정화 속도를 향상시키는 효과를 가져왔다. 또한 상기 제조된 다결정 실리콘 박막을 박막 트랜지스터 소자에 응용시 기존의 비정질 실리콘 및 금속을 이용한 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현을 보였다.In Korean Patent No. 232100, the applicant's pre-registered technology, the field induced directional crystallization (FALC) process was applied to a heat treatment method in a tube furnace, but the heat treatment time is long because the temperature change is slow. It was. However, in the present invention, the heat treatment condition of polycrystalline silicon thin film formation using PRTA with rapid temperature change in the RTA system is performed at a temperature of 150 to 500 ° C. for 50 to 200 seconds at a high temperature heat treatment of 500 to 800 ° C. for 1 to 30 seconds. Therefore, it is possible to form polycrystalline silicon of a desired shape and size more effectively by using a heat treatment effect at a high temperature periodically without giving a deformation of the commercial glass substrate and has an effect of improving the crystallization rate. In addition, when the prepared polycrystalline silicon thin film is applied to a thin film transistor device, it has a higher field effect and mobility than other crystallization methods using conventional amorphous silicon and metal, and thus shows fast response speed and high resolution.
본 발명은 FALC의 공정에 급속 열처리하는 방법의 한 예로 RTA 시스템을 도입하였으며, 상기 RTA 시스템에 국한되지는 않는다. 다음 도 2는 FALC의 공정에 RTA 시스템을 도입된 것을 나타낸 것으로 단면도를 설명하면 다음과 같다. The present invention introduces an RTA system as an example of a method of rapid heat treatment in the process of FALC, but is not limited to the RTA system. Next, FIG. 2 illustrates the introduction of the RTA system to the FALC process.
도 2는 RTA 시스템 안에서 FALC 공정이 이루어지는 것을 나타낸 것으로, 일반적으로 FALC 공정은 형성된 비정질 실리콘 막을 반응로 내로 로드한 후 내부의 온도를 상승시키고 그레인이 성장되도록 상기 실리콘 박막에 전기장을 형성시키는 단계로 구성된다. 본 발명에서는 상기 FALC 공정에 일정 온도 유지를 위한 RTA 시스템에 PRTA를 도입한 것으로 PRTA은 열처리시 상용 유리기판 위에서 다결정 박막 트랜지스터 개발시 상용유리기판의 변형온도보다 높은 온도에서 열처리하기 위한 기술이다. 상기 열처리 온도는 150 ∼ 800 ℃이다. 또한 전계를 인가 할 수 있도록 하기 위하여 먼저 비정질 실리콘 막 시편을 금속 도선을 이용하여 외부의 직류 전원 공급장치에 연결하였으며 열처리시 석영관 내부는 N2 분위기를 유지하였다. 상기와 같은 조건으로 비정질 실리콘 막을 결정화시키는 과정은 다음과 같다.FIG. 2 illustrates a FALC process performed in an RTA system. In general, a FALC process is performed by loading an amorphous silicon film formed into a reactor to raise an internal temperature and forming an electric field in the silicon thin film so that grain is grown. do. In the present invention, PRTA is introduced to the RTA system for maintaining a constant temperature in the FALC process. PRTA is a technique for heat treatment at a temperature higher than the deformation temperature of a commercial glass substrate when developing a polycrystalline thin film transistor on a commercial glass substrate during heat treatment. The said heat processing temperature is 150-800 degreeC. In order to apply an electric field, first, an amorphous silicon film specimen was connected to an external DC power supply using a metal conductor, and the inside of the quartz tube maintained N 2 atmosphere during the heat treatment. The process of crystallizing the amorphous silicon film under the above conditions is as follows.
먼저 열산화법으로 산화막이 형성된 실리콘 기판상에 플라즈마 유도된 화학 증기 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)법을 통해 소오스 가스로 Si2H6를 이용하여 250 ∼ 300 ℃에서 비정질 실리콘을 증착한다. 특정 형태의 금속 패턴을 선택적으로 형성하기 위해 증착된 비정질 실리콘 위에 포토레지스터(photoresist, PR)를 이용하여 비정질 실리콘상에 사진 식각 공정을 통해 원하는 여러 가지 PR 패턴을 형성한 후 니켈(Ni), 철(Fe), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 스칸듐(Sc), 티탄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 구리(Cu), 아연(Zn), 금(Au), 은(Ag), 게르마늄(Ge) 등의 금속물질 혹은 이들의 합금으로 이루어진 금속물질을 증착한다. 다음으로 FARTA를 실시한 후 금속을 lift-off 공정을 통해 PR을 제거하여 패턴영역을 제외한 나머지 부분에만 금속 패턴이 형성되도록 한 후 라만 스펙트럼으로 결정화 분석을 한다. 상기의 방법으로 패턴을 형성한 부분은 다결정 실리콘 박막이 형성된다.First, amorphous silicon is deposited at 250 to 300 ° C. using Si 2 H 6 as a source gas through plasma enhanced chemical vapor deposition (PECVD) on a silicon substrate on which an oxide film is formed by thermal oxidation. In order to selectively form a specific metal pattern, various PR patterns are formed on the amorphous silicon through photolithography using a photoresist (PR) on the deposited amorphous silicon, followed by nickel (Ni) and iron. (Fe), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), scandium (Sc), titanium (Ti), vanadium Metallic materials consisting of metal materials such as (V), chromium (Cr), manganese (Mn), copper (Cu), zinc (Zn), gold (Au), silver (Ag), germanium (Ge), or alloys thereof Deposit. Next, after the FARTA, the metal is removed through the lift-off process so that the metal pattern is formed only in the remaining portions except for the pattern region, and then the crystallization is analyzed by Raman spectrum. The polycrystalline silicon thin film is formed in the portion where the pattern is formed by the above method.
또한 상기의 다결정 실리콘 박막의 결정화 속도를 알아보기 위하여 복수개의 비정질 실리콘이 증착 된 기판에 구리(Cu)를 증착 후 FARTA를 실시하였다. In addition, in order to determine the crystallization rate of the polycrystalline silicon thin film, FARTA was performed after the deposition of copper (Cu) on a substrate on which a plurality of amorphous silicon was deposited.
이하, 본 발명을 실시예에 의거하여 더욱 상세하게 설명하겠는바, 본 발명이 실시예에 의하여 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited by Examples.
실시예Example
열산화법으로 산화막이 형성된 실리콘 기판상에 플라즈마 유도된 화학 증기 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 통해 소오스 가스로 Si2H6를 이용하여 280 ℃에서 비정질 실리콘을 증착하였다. 특정 형태의 금속 패턴을 선택적으로 형성하기 위해 포토레지스터(photoresist, PR)을 이용하여 비정질 실리콘상에 사진 식각 공정을 통해 원하는 여러 가지 PR 패턴을 형성한 후 금속을 증착하였다. 상기 금속은 스퍼터링(sputtering) 공정을 통해 상온에서 공정압력 5 ×10-3 Torr하에서 증착하였다. 상기 금속 증착후 석영관 내부가 N2 분위기를 유지된 RTA 시스템 안에서 비정질 실리콘 막이 형성된 기판을 반응로 내에 장착시키고 RTA 시스템 안의 온도를 450 ℃로 유지하면서 고온열처리(650 ℃ ∼ 700 ℃)를 80초 주기로 하여 12분 ∼ 13분 동안 열처리 및 동시에 30 V/㎝ 전원을 공급하는 FARTA를 실시한다. 상기 FARTA 실시 후 금속을 lift-off 공정을 통해 PR을 제거하여 패턴영역을 제외한 나머지 부분에만 금속 패턴이 형성되도록 한 후 라만 스펙트럼으로 결정화 분석을 하였다. 상기의 라만 스펙트럼은 도 3에 나타내었다. 보통 결정질 실리콘의 경우에는 약 521 cm-1 부근에서 강한 피크가 관찰되는데, 본 발명의 FARTA에 의해 결정화가 진행된 경우 분석한 결과 도 3에서 보는 것과 같이 결정화되었음을 알 수 있다.Amorphous silicon was deposited at 280 ° C. using Si 2 H 6 as a source gas through plasma enhanced chemical vapor deposition (PECVD) on a silicon substrate on which an oxide film was formed by thermal oxidation. In order to selectively form a specific metal pattern, photoresist (PR) was used to form various PR patterns on a silicon by using a photolithography process, and then metal was deposited. The metal was deposited under a process pressure of 5 × 10 −3 Torr at room temperature through a sputtering process. After deposition of the metal, the substrate in which the amorphous silicon film was formed in the RTA system in which the inside of the quartz tube maintained the N 2 atmosphere was mounted in the reactor, and the high temperature heat treatment (650 ° C. to 700 ° C.) was performed for 80 seconds while maintaining the temperature in the RTA system at 450 ° C. FARTA is performed for heat treatment for 12 to 13 minutes and supplying 30 V / cm power at the same time. After the FARTA was carried out to remove the metal PR through the lift-off process so that only the metal pattern is formed except for the pattern region was analyzed by Raman spectrum crystallization. The Raman spectrum is shown in FIG. 3. Usually, in the case of crystalline silicon, a strong peak is observed around 521 cm −1 . When crystallization is performed by the FARTA of the present invention, it can be seen that the crystallization is shown in FIG. 3.
비교예Comparative example
석영관 내부가 N2 분위기를 유지된 관상로(tube furnace) 안에서 비정질 실리콘 막이 형성된 기판을 반응로 내에 장착시키고 관상로 안의 온도를 500 ℃ 상승시킨 후 30 V/㎝ 전원을 공급한다. 이때 흐르는 전류에 의해 전기장이 형성되면서 다결정 실리콘 박막을 제조하였다.In the tube furnace in which the inside of the quartz tube maintains an N 2 atmosphere, a substrate on which an amorphous silicon film is formed is mounted in the reactor, and the temperature in the tubular furnace is increased by 500 ° C., and then 30 V / cm power is supplied. At this time, the electric field is formed by the flowing current to produce a polycrystalline silicon thin film.
시험예 1. FARTA를 실행 후 결정화 속도 측정 Test Example 1. Measurement of Crystallization Rate after Running FARTA
복수개의 비정질 실리콘이 증착된 기판에 구리(Cu)를 증착 후 FARTA를 실시하였다. 전계의 세기는 30 V/Cm이고, 열처리 온도는 450 ℃를 최저온도로 하면서 복수개의 기판에 각각 650 ℃, 700 ℃의 온도에서 1초간 열처리 후 다시 최저온도 450 ℃로 유지하였다. 상기 고온에서 짧은시간(1초) 열처리를 10회 반복한 실시예와 관상로에서 열처리한 비교예의 결정화 속도를 측정한 결과는 표 1에 나타내었다. 상기 결정화 속도는 라만분석기와 Nomarski 현미경을 이용하여 측정하였다. FARTA was performed after copper (Cu) was deposited on a substrate on which a plurality of amorphous silicon was deposited. The intensity of the electric field was 30 V / Cm, and the heat treatment temperature was maintained at the minimum temperature of 450 ° C. after heat treatment for 1 second at a temperature of 650 ° C. and 700 ° C. on the plurality of substrates with 450 ° C. as the minimum temperature. Table 1 shows the results of measuring the crystallization rate of the example in which the heat treatment was repeated ten times for a short time (1 second) at a high temperature and the comparative example, which was heat-treated in a tubular furnace. The crystallization rate was measured using a Raman analyzer and Nomarski microscope.
상기 표 1에서 보여지는 바와 같이, FARTA를 이용한 실시예가 기존의 관상로(furnace)를 이용한 비교예에 비해 짧은 열처리 시간에 빠른 결정화 속도를 얻을 수 있다. 또한 도 4는 nomarski 현미경을 사용하여 시편이 700 ℃에서 각각 결정화가 진행된 모습을 관찰한 것인데 여기에서 결정화가 전계 (-)에서 (+)로 한쪽 방향으로 진행됨을 볼 수 있다. 이는 다결정 박막 트랜지스터 제작시 FARTA는 채널지역 불순물 오염을 줄일 수 있는 방법임을 증명해 준다. As shown in Table 1, the embodiment using FARTA can obtain a faster crystallization rate in a short heat treatment time than the comparative example using a conventional furnace (furnace). In addition, FIG. 4 shows that the specimens were crystallized at 700 ° C. using a nomarski microscope, where the crystallization proceeds in one direction from the electric field (−) to (+). This proves that FARTA can reduce channel region impurity contamination in polycrystalline thin film transistor fabrication.
본 발명은 비정질 실리콘막에 전계를 가하는 전계유도 방향성 결정화(FALC)공정에 고온에서 단시간 열처리 공정인 주기적 급속 열적 어닐링(PRTA)를 이용하는 결정화 기술인 전계 유도 급속 열적 어닐링(FARTA)의 도입으로 기존의 다른 공정에 비해 저온의 단시간으로 나노 제어 기술을 통해 원하는 형태와 크기의 결정질 실리콘을 형성하고 공정 시간을 단축하며 박막 트랜지스터 소자에 응용시 기존의 비정질 실리콘 및 금속을 이용한 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능한 다결정 실리콘 박막을 형성할 수 있다. The present invention is based on the introduction of field induced rapid thermal annealing (FARTA), a crystallization technique using cyclic rapid thermal annealing (PRTA), which is a short-term heat treatment at high temperature, for a field induced directional crystallization (FALC) process that applies an electric field to an amorphous silicon film. Compared to other processes, it is possible to form crystalline silicon of desired shape and size, to shorten the process time, and to achieve higher field effects and transfer than other crystallization methods using conventional silicon and metal. It is possible to form a polycrystalline silicon thin film having a high response speed and high resolution.
도 1은 전계유도 방향성 결정화(FALC)에 도입된 열처리 시스템인 RTA의 단면도를 나타낸 것이다.Figure 1 shows a cross-sectional view of RTA, a heat treatment system introduced in field induced directional crystallization (FALC).
도 2는 RTA를 이용한 열처리 시간에 따른 온도변화로 나타낸 것이다. Figure 2 shows the temperature change with the heat treatment time using the RTA.
도 3은 FARTA 공정후에 형성된 다결정 박막에 대한 라만스펙트럼 이다.3 is a Raman spectrum of a polycrystalline thin film formed after the FARTA process.
도 4는 700 ℃에서 FARTA 공정 실행후 nomarski 현미경을 이용하여 결정화가 진행되는 모습을 나타낸 것이다.Figure 4 shows the crystallization progress using a nomarski microscope after the FARTA process at 700 ℃.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0073298A KR100524815B1 (en) | 2002-11-23 | 2002-11-23 | Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0073298A KR100524815B1 (en) | 2002-11-23 | 2002-11-23 | Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040045236A KR20040045236A (en) | 2004-06-01 |
| KR100524815B1 true KR100524815B1 (en) | 2005-10-31 |
Family
ID=37341257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0073298A Expired - Fee Related KR100524815B1 (en) | 2002-11-23 | 2002-11-23 | Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100524815B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806681B1 (en) | 2006-09-06 | 2008-02-26 | 한양대학교 산학협력단 | Method for producing high conductivity zinc oxide by periodic rapid heat treatment |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100579179B1 (en) * | 2004-06-09 | 2006-05-11 | 삼성에스디아이 주식회사 | Thin film transistor and method fabricating thereof |
| US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| KR100766038B1 (en) * | 2006-05-22 | 2007-10-11 | 한양대학교 산학협력단 | How dopants are activated |
| KR101031882B1 (en) * | 2009-05-08 | 2011-05-02 | 주식회사 엔씰텍 | Polycrystalline silicon thin film manufacturing apparatus and method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070077A (en) * | 1996-07-24 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | Polycrystalline silicon growth method by pulsed rapid thermal annealing. |
| KR19990013304A (en) * | 1997-07-15 | 1999-02-25 | 장진 | How to crystallize amorphous membrane |
| KR100232100B1 (en) * | 1996-06-26 | 1999-12-01 | 최덕균 | Process for formation of poly crystalline silicon film |
| KR20000018565A (en) * | 1998-09-03 | 2000-04-06 | 최덕균 | Amorphous silicon thin film crystallizing method and polycrystalline silicon thin film transistor fabricating method using the same |
-
2002
- 2002-11-23 KR KR10-2002-0073298A patent/KR100524815B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232100B1 (en) * | 1996-06-26 | 1999-12-01 | 최덕균 | Process for formation of poly crystalline silicon film |
| JPH1070077A (en) * | 1996-07-24 | 1998-03-10 | Internatl Business Mach Corp <Ibm> | Polycrystalline silicon growth method by pulsed rapid thermal annealing. |
| KR19990013304A (en) * | 1997-07-15 | 1999-02-25 | 장진 | How to crystallize amorphous membrane |
| KR20000018565A (en) * | 1998-09-03 | 2000-04-06 | 최덕균 | Amorphous silicon thin film crystallizing method and polycrystalline silicon thin film transistor fabricating method using the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806681B1 (en) | 2006-09-06 | 2008-02-26 | 한양대학교 산학협력단 | Method for producing high conductivity zinc oxide by periodic rapid heat treatment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040045236A (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562588B2 (en) | Method for manufacturing semiconductor device | |
| JP3072005B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0183063B1 (en) | Semiconductor device and manufacturing method | |
| KR100228231B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH086053A (en) | Liquid crystal display | |
| JPH1070077A (en) | Polycrystalline silicon growth method by pulsed rapid thermal annealing. | |
| JPH08250740A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0758338A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07335905A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08148426A (en) | Semiconductor device and manufacturing method thereof | |
| KR100524815B1 (en) | Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) | |
| KR0180573B1 (en) | Semiconductor device and manufacturing method | |
| JP4162727B2 (en) | Method for manufacturing semiconductor device | |
| KR100474385B1 (en) | A method of crystallizing an amorphous silicon thin film and using the method of manufacturing a crystalline silicon thin film transistor | |
| JP2852853B2 (en) | Method for manufacturing semiconductor device | |
| KR100508783B1 (en) | Fabrication method of poly silicon thin film using a mixture of AC and DC field aided lateral crystallization process | |
| JP3403811B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3403810B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003068642A (en) | Semiconductor device and method for manufacturing the same | |
| JP2001196307A (en) | Manufacturing method of semiconductor device | |
| KR100413473B1 (en) | Crystallization method for amorphous silicon using hydrogen plasma and electric field | |
| KR100766038B1 (en) | How dopants are activated | |
| JPH088181A (en) | Semiconductor device, and its manufacture | |
| KR100527629B1 (en) | Poly-Si TFT-LCD array substrate fabrication method using FALC process | |
| JP3582768B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20021123 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041220 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050609 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050929 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20051021 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20051024 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080926 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20090930 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090930 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |