KR100522211B1 - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100522211B1 KR100522211B1 KR10-2000-0028573A KR20000028573A KR100522211B1 KR 100522211 B1 KR100522211 B1 KR 100522211B1 KR 20000028573 A KR20000028573 A KR 20000028573A KR 100522211 B1 KR100522211 B1 KR 100522211B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- capacitor
- film
- capacitive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 195
- 230000001681 protective effect Effects 0.000 claims abstract description 123
- 230000005669 field effect Effects 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 51
- 239000001257 hydrogen Substances 0.000 claims description 51
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 29
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052797 bismuth Inorganic materials 0.000 claims description 9
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 56
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 38
- 229910052697 platinum Inorganic materials 0.000 description 28
- 239000010936 titanium Substances 0.000 description 25
- 229910052719 titanium Inorganic materials 0.000 description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000013500 data storage Methods 0.000 description 8
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 8
- 229910000457 iridium oxide Inorganic materials 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910052582 BN Inorganic materials 0.000 description 6
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 125000002524 organometallic group Chemical group 0.000 description 5
- 238000006555 catalytic reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 용량절연막을 구성하는 강유전체막 또는 고유전체막이 환원되어 용량소자의 특성이 열화되는 것을 방지하기 위한 것으로, 반도체기판(100) 상에 형성된 제 1 및 제 2 전계효과형 트랜지스터 상에는 제 1 보호절연막(106)이 퇴적되어 있고, 상기 제 1 보호절연막(106) 상에는 용량하부전극(109), 절연성 금속산화막으로 된 용량절연막(110A) 및 용량상부전극(111)으로 된 용량소자가 형성되어 있다. 용량하부전극(109)과 제 1 전계효과형 트랜지스터의 불순물 확산층(105)은 제 1 보호절연막(106)에 형성된 제 1 컨택트 플러그(107)에 의해 직접 접속되고, 용량상부전극(111)과 제 2 전계효과형 트랜지스터의 불순물 확산층(105)은 제 1 보호절연막(106)에 형성된 제 2 컨택트 플러그(108)에 의해 직접 접속되어 있다.
Description
본 발명은 강유전체막 또는 고유전율막 등의 절연성 금속산화물로 된 용량절연막을 갖는 용량소자를 구비한 반도체장치 및 그 제조방법에 관한 것이다.
최근 디지털기술의 진전에 따라 대용량의 데이터를 처리하거나 보존하는 경향이 추진되는 가운데 전자기기가 한층 고도화되고 있고, 이로 인하여 전자기기에 사용되는 반도체 집적회로장치의 고집적화 및 반도체소자의 미세화가 급속히 진행되고 있다.
따라서 반도체 집적회로장치를 구성하는 다이내믹 RAM의 고집적화를 실현하기 위해 용량절연막으로서 종래부터 이용하고 있는 규소산화물 또는 규소질화물 대신 강유전체막 또는 고유전율막을 이용하는 기술이 널리 연구되고 또 개발되고 있다.
또 저전압에서의 동작 및 고속에서의 기입 또는 판독이 가능한 비휘발성 RAM의 실용화를 목표로 하여 자발분극특성을 갖는 강유전체막에 관한 연구 및 개발이 활발하게 행해지고 있다.
그런데 강유전체막 또는 고유전율막 등의 절연성 금속산화물로 된 용량절연막을 갖는 용량소자를 구비한 반도체장치를 실현하기 위한 가장 중요한 과제는 용량소자를 그 특성을 열화시키는 일 없이 CM0S 집적회로에 집적화할 수 있는 프로세스를 개발하는 것이며, 그 중에서도 용량절연막을 구성하는 절연성 금속산화물이 수소에 의해 환원되어 용량소자의 특성이 열화되는 사태를 방지하는 것이 가장 중요한 과제이다.
이하 절연성 금속산화물로 된 용량절연막을 갖는 용량소자를 구비한 종래의 반도체장치 및 그 제조방법에 대하여 도 8을 참조하여 설명하기로 한다.
도 8에 도시된 바와 같이 반도체기판(10)의 표면부에 소자분리영역(11)을 형성한 후 반도체기판(10) 상에 게이트 절연막(12)을 통해 게이트전극(13)을 형성한다. 다음으로 게이트전극(13)을 마스크로 하여 저농도의 불순물을 이온주입한 후 게이트전극(13)의 상면 및 측면을 덮는 게이트 보호절연막(14)을 형성하고, 그 후 게이트전극(13) 및 게이트 보호절연막(14)을 마스크로 하여 고농도 불순물을 이온주입하고, 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 LDD구조를 갖는 불순물 확산층(15)을 형성한다.
다음으로 반도체기판(10) 상에 전면에 걸쳐 제 1 보호절연막(16)을 퇴적한 후 상기 제 1 보호절연막(16)에 제 1 컨택트 홀을 형성하고, 그 후 제 1 컨택트 홀에 도전막을 매립함으로써 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(15) 중의 한쪽과 접속하는 제 1 컨택트 플러그(17)를 형성한다.
다음으로 제 1 보호절연막(16) 상에 티탄막, 질화티탄막, 산화이리듐막 및 백금막의 적층막으로 이루어져 제 1 컨택트 플러그(17)와 접속하는 용량하부전극(18) 및 절연성 금속산화물로 된 용량절연막(19)을 형성한 후, 제 1 보호절연막(16) 상에서의 용량하부전극(18) 및 용량절연막(19)끼리 사이에 절연막(20)을 형성한다.
다음으로 용량절연막(19) 및 절연막(20) 상에 백금막과 티탄막의 적층막으로 이루어지고, 복수의 용량절연막(19) 상에 걸치고 또 둘레부가 제 1 보호절연막(16) 상에 연장되도록 용량상부전극(21)을 형성한다. 이상 설명한 용량하부전극(18), 용량절연막(19) 및 용량상부전극(21)에 의해 데이터 기억용 용량소자가 구성되어 있고, 상기 용량소자와 상술한 제 1 전계효과형 트랜지스터에 의해 메모리 셀이 구성되어 있는 것과 아울러, 복수의 메모리 셀에 의해 메모리 셀 어레이가 구성되어 있다.
다음으로 용량상부전극(21)을 덮도록 질화규소막 또는 질화붕소막으로 된 수소배리어막(22)을 형성한 후 수소배리어막(22) 및 제 1 보호절연막(16) 상에 전면에 걸쳐 제 2 보호절연막(23)을 퇴적한다. 또 수소배리어층(22)은 수소원자가 용량상부전극(21)의 내부를 확산하여 용량절연막(19)에 도달하고, 상기 용량절연막(19)을 구성하는 절연성 금속산화물을 환원시키는 사태를 방지하는 기능을 갖는다.
다음으로 제 2 보호절연막(23)에 제 2 컨택트 홀(27)(도 9의 (a) 참조)을 형성한 후 제 1 보호절연막(16) 및 제 2 보호절연막(23)에 제 3 컨택트 홀(28)(도 9의 (b) 참조)을 형성한다. 다음으로 제 2 보호절연막(23) 상에 제 2 컨택트 홀(27) 및 제 3 컨택트 홀(28)에 충전되도록 도전막을 퇴적한 후 상기 도전막을 패터닝함으로써 용량상부전극(21)과 접속하는 제 2 컨택트 플러그(24), 센스앰프가 되는 제 2 전계효과형 트랜지스터의 불순물 확산층(15)과 접속하는 제 3 컨택트 플러그(25)및 제 2 컨택트 플러그(24)와 제 3 컨택트 플러그(25)를 접속하는 배선층(26)을 형성한다.
또 절연성 금속산화물로 된 용량절연막(19)을 갖는 데이터 기억용 용량소자를 구비한 반도체 기억장치에 있어서, 용량하부전극(18)에는 1비트마다 전압이 인가되기 때문에 각 용량하부전극(18)은 제 1 컨택트 플러그(17)를 통해 제 1 전계효과형 트랜지스터의 불순물 확산층(15)에 각각 접속되어 있는 것과 아울러, 용량상부전극(21)에는 복수비트마다 전압이 인가되기 때문에 용량상부전극(21)은 제 2 컨택트 플러그(24), 배선층(26) 및 제 3 컨택트 플러그(25)를 통해 센스앰프가 되는 제 2 전계효과형 트랜지스터의 불순물 확산층(15)에 접속되어 있다.
그러나 상술한 방법으로 얻어진 반도체장치의 용량소자의 특성을 검사하는 과정에서, 용량상부전극(21) 상에 수소배리어막(22)을 설치하여, 용량절연막(19)을 구성하는 절연성 금속산화물의 환원을 방지하고 있음에도 불구하고 절연성 금속산화물이 환원되어 버리고, 이로 인하여 용량소자의 특성이 열화되는 것을 알게 되었다.
따라서 절연성 금속산화물이 환원되는 이유에 대하여 각종 검토를 한 결과, 이하의 메커니즘에 의해 절연성 금속산화물이 환원되는 것을 발견하였다.
이하 용량상부전극(21) 상에 수소배리어막(22)을 설치하고 있음에도 불구하고 절연성 금속산화물이 환원되어 버리는 메커니즘에 대하여 설명하기로 한다.
도 9의 (a)에 도시된 바와 같이 제 1 레지스트패턴(29)을 이용하여 제 2 보호절연막(23)에 제 2 컨택트 홀(27)을 형성한 후 제 1 레지스트패턴(29)을 산소플라즈마를 이용하여 제거하는 공정 및 도 9의 (b)에 도시된 바와 같이 제 2 레지스트패턴(30)을 이용하여 제 2 보호절연막(23) 및 제 1 보호절연막(16)에 제 3 컨택트 홀(28)을 형성한 후 제 2 레지스트패턴(30)을 산소플라즈마를 이용하여 제거하는 공정에서는, 도 10의 (a)에 도시된 바와 같이 용량상부전극(21)이 수소배리어막(22)에 형성되어 있는 개구부를 통해 제 2 컨택트 홀(27)에 노출되어 있다. 또 10의 (a)는 제 2 보호절연막(23) 상에 제 2 레지스트패턴(30)이 형성되어 있는 상태를 나타내고 있지만, 제 1 레지스트패턴(29)을 이용하여 제 2 보호절연막(23)에 제 2 컨택트 홀(27)을 형성하는 경우에도 용량상부전극(21)은 수소배리어막(22)에 형성되어 있는 개구부를 통해 제 1 레지스트패턴(29)과 대향한다.
이런 이유로 제 1 레지스트패턴(29) 또는 제 2 레지스트패턴(30)을 산소플라즈마에 의해 제거할 때 발생하는 OH기의 대부분은 그대로 휘산(揮散)되지만, 발생한 OH기의 일부는 용량상부전극(21)의 표면에 존재하는 백금의 촉매반응에 의해 분해되므로 도 10의 (b)에 도시된 바와 같이 용량상부전극(21)의 표면에서 활성인 수소가 생성된다. 또 OH기가 분해함으로써 생성되는 산소는 레지스트패턴 중의 탄소와 결합하여 CO로 되어 휘산된다. 용량상부전극(21)의 표면에 생성되는 활성인 수소는 도 10의 (c)에 도시된 바와 같이 용량상부전극(22)에서의 수소배리어막(22)의 개구부로부터 용량상부전극(21)의 내부로 확산되어 용량절연막(19)에 도달하고, 용량절연막(19)을 구성하는 절연성 금속산화물을 환원시키므로 용량소자의 특성이 열화된다.
또 제 2 보호절연막(23) 상에 퇴적된 도전막을 패터닝하여 배선층(26)을 형성한 후 배선층(26)에 대하여 수소분위기하에서 어닐처리(소결)를 행하면 도 11에 도시된 바와 같이 수소원자가 제 2 컨택트 플러그(24) 및 용량상부전극(21)의 내부를 확산하여 용량절연막(19)에 도달하고, 상기 용량절연막(19)을 구성하는 절연성 금속산화물을 환원시키므로 용량소자의 특성이 역시 열화된다.
상기 사항을 감안하여 본 발명은 용량절연막을 구성하는 절연성 금속산화물이 환원되어 용량소자의 특성이 열화되는 사태를 방지하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명에 관한 반도체장치는 제 1 전계효과형 트랜지스터 및 제 2 전계효과형 트랜지스터가 형성되어 있는 반도체기판 상에 퇴적된 보호절연막과, 보호절연막 상에 아래로부터 차례로 형성된, 용량하부전극, 절연성 금속산화물로 된 용량절연막 및 용량상부전극으로 구성되는 용량소자와, 보호절연막에 형성되고 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 용량하부전극을 직접 접속하는 제 1 컨택트 플러그와, 보호절연막에 형성되고 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 용량상부전극을 직접 접속하는 제 2 컨택트 플러그를 구비하고 있다.
본 발명에 관한 반도체장치에 의하면 용량소자의 용량상부전극과 제 2 전계효과형 트랜지스터의 불순물 확산층은 보호절연막에 형성된 제 2 컨택트 플러그에 의해 직접 접속되어 있고, 종래와 같이 용량소자 상에 퇴적되는 보호절연막 상에 형성되는 배선층을 통해 접속되어 있지 않다. 따라서 용량소자 상의 보호절연막 상에 형성되는 배선층과, 용량상부전극을 접속하기 위한 컨택트 홀을 용량소자 상의 보호절연막에 형성할 필요가 없기 때문에 상기 컨택트 홀을 형성하기 위한 레지스트패턴도 필요가 없으므로 상기 레지스트패턴을 산소플라즈마에 의해 제거할 때 발생하는 수소가 용량절연막에 도달하는 사태를 피할 수 있다. 또 용량소자 상의 보호절연막 상에 형성되는 배선층과 제 2 전계효과형 트랜지스터의 불순물 확산층을 접속하기 위한 컨택트 홀을 형성할 때는 용량상부전극은 용량소자 상의 보호절연막에 덮여 있으므로 상기 컨택트 홀을 형성하기 위해 이용한 레지스트패턴을 산소플라즈마에 의해 제거할 때 발생하는 수소가 용량절연막에 도달하는 사태를 피할 수 있다. 또 용량소자 상의 보호절연막 상에 형성되는 배선층을 수소분위기하에서 열처리하더라도 상기 배선층과 용량상부전극은 접속되어 있지 않으므로 수소분위기 중의 수소가 용량절연막에 도달하는 사태를 피할 수 있다.
본 발명에 관한 반도체장치에 있어서, 용량절연막은 용량하부전극과 같은 형상으로 형성되어 있고, 용량하부전극 및 용량절연막의 측면에 형성된 절연성 측벽을 더 구비하고, 용량상부전극은 용량절연막 및 측벽 상에 형성되어 있는 것이 바람직하다.
이와 같이 하면 용량절연막이 되는 절연성 금속산화물막은 평탄한 형상을 갖는 용량하부전극의 상측부분에서 양호하게 성막되면 되므로 절연성 금속산화물막이 용이하게 성막된다.
이 경우, 측벽은 산화규소로 된 것이 바람직하다.
본 발명에 관한 반도체장치에 있어서, 용량하부전극은 보호절연막 상에 복수개 형성되어 있고, 복수개의 용량하부전극끼리의 사이에 형성된 절연막을 더 구비하며, 용량절연막은 복수개의 용량하부전극 및 절연막 상에 걸치도록 형성되는 것이 바람직하다.
이와 같이 하면 용량절연막이 되는 절연성 금속산화물막은 평탄한 형상을 갖고, 복수개의 용량하부전극 및 절연막 상에 형성되기 때문에 절연성 금속산화물막의 성막이 용이하게 된다.
이 경우, 절연막은 산화규소로 된 것이 바람직하다.
본 발명에 관한 반도체장치는 용량상부전극을 완전히 덮는 수소배리어막을 구비하는 것이 바람직하다.
이와 같이 하면 수소원자가 용량상부전극의 내부를 확산하여 용량절연막에 도달하고, 상기 용량절연막을 구성하는 절연성 금속산화물을 환원시키는 사태를 확실히 방지할 수 있다.
본 발명에 관한 반도체장치에 있어서, 제 1 컨택트 플러그 및 제 2 컨택트 플러그는 폴리실리콘 또는 텅스텐으로 된 것이 바람직하다.
본 발명에 관한 반도체장치에 있어서, 용량절연막은 비스무스층 형상 퍼로브스카이트(perovskite)구조를 갖는 강유전체, 티탄산 지르콘납, 티탄산 스트론튬바륨 또는 5산화탄탈로 된 것이 바람직하다.
본 발명에 관한 반도체장치의 제조방법은 제 1 전계효과형 트랜지스터 및 제 2 전계효과형 트랜지스터가 형성되어 있는 반도체기판 상에 보호절연막을 퇴적하는 공정과, 보호절연막에 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 접속하는 제 1 컨택트 플러그 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 접속하는 제 2 컨택트 플러그를 형성하는 공정과, 보호절연막 상에 제 1 컨택트 플러그와 직접 접속하는 용량하부전극을 형성하는 공정과, 용량하부전극 상에 절연성 금속산화물로 된 용량절연막을 형성하는 공정과, 용량절연막 상에 둘레부가 보호절연막 상에 위치하고 또 둘레부에서 제 2 컨택트 플러그와 직접 접속하는 용량상부전극을 형성하는 공정을 구비하고 있다.
본 발명에 관한 반도체장치의 제조방법에 의하면, 용량소자의 용량상부전극과 제 2 전계효과형 트랜지스터의 불순물 확산층은 보호절연막에 형성된 제 2 컨택트 플러그에 의해 직접에 접속되어 있고, 종래와 같이 용량소자 상에 퇴적되는 보호절연막 상에 형성되는 배선층을 통해 접속되어 있지 않다. 따라서 용량소자 상의 보호절연막 상에 형성되는 배선층과, 용량상부전극을 접속하기 위한 컨택트 홀을 용량소자 상의 보호절연막에 형성할 필요가 없기 때문에 상기 컨택트 홀을 형성하기 위한 레지스트패턴도 필요가 없으므로 상기 레지스트패턴을 산소플라즈마에 의해 제거할 때 발생하는 수소가 용량절연막에 도달하는 사태를 피할 수 있다. 또 용량소자 상의 보호절연막 상에 형성되는 배선층과 제 2 전계효과형 트랜지스터의 불순물 확산층을 접속하기 위한 컨택트 홀을 형성할 때는 용량상부전극은 용량소자 상의 보호절연막에 덮여 있으므로 상기 컨택트 홀을 형성하기 위해 이용한 레지스트패턴을 산소플라즈마에 의해 제거할 때 발생하는 수소가 용량절연막에 도달하는 사태를 피할 수 있다. 또 용량소자 상의 보호절연막 상에 형성되는 배선층을 수소분위기하에서 열처리하더라도 상기 배선층과 용량상부전극은 접속되어 있지 않으므로 수소분위기 중의 수소가 용량절연막에 도달하는 사태를 피할 수 있다.
본 발명에 관한 반도체장치의 제조방법은 용량상부전극을 덮는 수소배리어막을 형성하는 공정을 더 구비하는 것이 바람직하다.
이와 같이 하면 수소원자가 용량상부전극의 내부를 확산하여 용량절연막에 도달하여 상기 용량절연막을 구성하는 절연성 금속산화물을 환원시키는 사태를 확실히 방지할 수 있다.
본 발명에 관한 반도체장치의 제조방법에 있어서, 용량절연막을 형성하는 공정은 용량절연막을 용량하부전극과 같은 형상으로 형성하는 공정을 포함하며, 용량절연막을 형성하는 공정과 용량상부전극을 형성하는 공정 사이에 용량하부전극 및 용량절연막의 측면에 절연성의 측벽을 형성하는 공정을 더 구비하고, 용량상부전극을 형성하는 공정은 용량상부전극을 용량절연막 및 측벽 상에 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 용량절연막이 되는 절연성 금속산화물막은 평탄한 형상을 갖는 용량하부전극의 상측부분에서 양호하게 성막되면 되므로 절연성 금속산화물막의 성막이 용이하게 된다.
본 발명에 관한 반도체장치의 제조방법에 있어서, 용량하부전극을 형성하는 공정은 보호절연막 상에 복수개의 용량하부전극을 형성하는 공정을 포함하며, 용량하부전극을 형성하는 공정과 용량절연막을 형성하는 공정 사이에 복수개의 용량하부전극끼리 사이에 절연막을 형성하는 공정을 더 구비하며, 용량절연막을 형성하는 공정은 용량절연막을 복수개의 용량하부전극 및 절연막 상에 걸치도록 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 용량절연막이 되는 절연성 금속산화물막은 평탄한 형상을 갖고, 복수개의 용량하부전극 및 절연막 상에 형성되기 때문에 절연성 금속산화물막이 용이하게 성막된다.
상술한 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(제 1 실시예)
이하 본 발명의 제 1 실시예에 관한 반도체장치에 대하여 도 1을 참조하여 설명하기로 한다.
도 1에 도시된 바와 같이 반도체기판(100)의 표면부에는 소자분리영역(101)과, 제 1 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105)이 형성되어 있는 것과 아울러, 반도체기판(100) 상에서의 1쌍의 불순물 확산층(105)끼리 사이에는 게이트 절연막(102)을 통해 게이트전극(103)이 형성되어 있고, 상기 게이트전극(103)의 상면 및 측면은 게이트 보호절연막(104)으로 덮여 있다.
게이트 보호절연막(104)의 위를 포함하는 반도체기판(100) 상에는 전면에 걸쳐 제 1 보호절연막(106)이 퇴적되어 있고, 상기 제 1 보호절연막(106)에는 텅스텐 또는 폴리실리콘막으로 이루어지고, 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중의 한쪽과 접속하는 제 1 컨택트 플러그(107)와, 센스앰프가 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)가 각각 형성되어 있다.
제 1 보호절연막(106) 상에는 티탄막, 질화티탄막, 산화이리듐막 및 백금막의 적층막으로 이루어지고, 제 1 컨택트 플러그(107)와 접속된 복수의 용량하부전극(109)이 형성되어 있고, 상기 용량하부전극(109) 상에는 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx)O9로 이루어지고, 복수의 용량하부전극(109) 상에 걸치고 또 복수의 용량하부전극(109)의 바깥쪽으로 연장되는 용량절연막(110A)이 형성되어 있다.
용량절연막(11OA) 상에는 백금막과 티탄막 또는 백금막과 질화티탄막의 적층막으로 이루어지고, 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)이 형성되어 있고, 이 용량상부전극(111)은 질화규소막 또는 질화붕소막으로 된 수소배리어막(112)으로 덮여 있다.
이상 설명한 용량하부전극(109), 용량절연막(110A) 및 용량상부전극(111)에 의해 데이터 기억용의 용량소자가 구성되어 있고, 상기 용량소자와 상술한 제 1 전계효과형 트랜지스터에 의해 메모리 셀이 구성되어 있는 것과 아울러, 복수의 메모리 셀에 의해 메모리 셀 어레이가 구성되어 있다.
제 1 보호절연막(106) 상에는 제 2 보호절연막(113)이 퇴적되어 있고, 이들 제 1 보호절연막(106) 및 제 2 보호절연막(113)에는 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114)가 형성되어 있는 것과 아울러, 제 2 보호절연막(113) 상에는 제 3 컨택트 플러그(114)와 접속하는 배선층(115)이 형성되어 있다. 또 제 3 컨택트 플러그(114) 및 배선층(115)은 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 알루미늄막, 질화티탄막의 적층막 또는 티탄막, 질화티탄막, 텅스텐막, 티탄막, 질화티탄, 알루미늄막, 질화티탄막의 적층막으로 이루어진다.
이하 제 1 실시예에 관한 반도체장치의 제조방법에 대하여 도 2의 (a), (b)및 도 3의 (a), (b)를 참조하여 설명하기로 한다.
우선 도 2의 (a)에 도시된 바와 같이 반도체기판(100)의 표면부에 소자분리영역(101)을 형성한 후 반도체기판(100) 상에 게이트 절연막(102)을 통해 게이트전극(103)을 형성한다. 다음으로 게이트전극(103)을 마스크로 하여 저농도의 불순물을 이온주입한 후 게이트전극(103)의 상면 및 측면에 게이트 보호절연막(104)을 형성하고, 그 후 게이트전극(103) 및 게이트 보호절연막(104)을 마스크로 하여 고농도의 불순물을 이온주입하고, 제 1 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 LDD구조를 갖는 불순물 확산층(1O5)을 형성한다.
다음으로 반도체기판(100) 상에 전면에 걸쳐 제 1 보호절연막(106)을 퇴적한 후 상기 제 1 보호절연막(106)에 드라이에칭에 의해 컨택트 홀을 형성한다. 다음으로 CVD법으로 제 1 보호절연막(106) 상에 전면에 걸쳐 텅스텐 또는 폴리실리콘막으로 된 도전막을 퇴적한 후 상기 도전막에서의 제 1 보호절연막(106) 상에 존재하는 부분을 에치백 또는 CMP법으로 제거함으로써 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 1 컨택트 플러그(107)를 형성하는 것과 아울러, 메모리 셀 어레이의 둘레부에 설치되어 센스앰프가 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)를 형성한다.
다음으로 스퍼터링법에 의해 제 1 보호절연막(106) 상에 전면에 걸쳐 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 산화이리듐막 및 백금막으로 된 적층막을 형성한 후 상기 적층막을 드라이에칭에 의해 패터닝함으로써 도 2의 (b)에 도시된 바와 같이 제 1 컨택트 플러그(107)와 접속된 용량하부전극(109)을 형성한다.
다음으로 유기금속 분해법(MOD법), 유기금속 화학적 기상성막법(MOCVD법) 또는 스퍼터링법에 의해 용량하부전극(109) 및 제 1 보호절연막(1O6) 상에 전면에 걸쳐 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx)O9
로 이루어지고 1OOnm∼2OOnm의 막두께를 갖는 강유전체막을 퇴적한 후 상기 강유전체막을 패터닝함으로써 복수의 용량하부전극(109) 상에 걸치고 또 복수의 용량하부전극(109)의 바깥쪽으로 연장되는 용량절연막(110A)을 형성한다.
다음으로 용량절연막(110A) 및 제 1 보호막(106) 상에 전면에 걸쳐 아래로부터 차례로 퇴적된 백금막 및 티탄막으로 된 적층막 또는 백금막 및 질화티탄막으로 된 적층막을 형성한 후 상기 적층막을 드라이에칭에 의해 패터닝함으로써 도 3의 (a)에 도시된 바와 같이 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)을 형성한다.
다음으로 CVD법 또는 스퍼터링법에 의해 용량상부전극(111) 및 제 1 보호절연막(106) 상에 전면에 걸쳐 질화규소막 또는 질화붕소막을 퇴적한 후 상기 질화규소막 또는 질화붕소막을 드라이에칭에 의해 패터닝함으로써 용량소자를 덮는 수소배리어막(112)을 형성한다.
다음으로 도 3의 (b)에 도시된 바와 같이 수소배리어막(112) 및 제 1 보호절연막(106) 상에 전면에 걸쳐 제 2 보호절연막(113)을 퇴적한다. 다음으로 제 2 보호절연막(113) 및 제 1 보호절연막(106)에 컨택트 홀을 형성한 후 제 2 보호절연막(113) 상에 전면에 걸쳐 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 알루미늄막, 질화티탄막으로 된 적층막 또는 티탄막, 질화티탄막, 텅스텐막, 티탄막, 질화티탄, 알루미늄막, 질화티탄막으로 된 적층막을 형성한 후 이 적층막을 패터닝함으로써 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114) 및 제 3 컨택트 플러그(114)와 접속하는 배선층(115)을 형성한다.
제 1 실시예에 관한 반도체장치 및 그 제조방법에 의하면, 메모리 셀을 구성하는 데이터 기억용 용량소자의 용량상부전극(111)과, 제 2 전계효과형 트랜지스터의 불순물 확산층(105)은 제 1 보호절연막(106)에 형성된 제 2 컨택트 플러그(108)에 의해 직접 접속되어 있고, 도 8에 도시된 종래예와 같이 제 2 컨택트 플러그(24), 배선층(26) 및 제 3 컨택트 플러그(25)를 통해 접속되어 있지 않다. 이런 이유로 용량상부전극(111)을 덮는 수소배리어막(112)에는 개구부가 형성되지 않으므로 제 2 또는 제 3 컨택트 플러그(24, 25)를 형성하기 위해서 이용한 레지스트패턴을 산소플라즈마에 의해 제거하는 공정에서 백금의 촉매반응에 의해 발생하는 활성수소가 용량상부전극(111)을 확산하여 용량절연막(11OA)에 도달하는 사태 및 제 2 보호절연막(113) 상에 형성된 배선층(115)에 대하여 수소분위기하에서 어닐처리를 하는 공정에서 수소원자가 용량상부전극(111)을 확산하여 용량절연막(11OA)에 도달하는 사태를 피할 수 있다. 따라서 용량절연막(110A)을 구성하는 절연성 금속산화물이 수소에 의해 환원되지 않으므로 용량소자의 특성이 향상된다.
(제 2 실시예)
이하 본 발명의 제 2 실시예에 관한 반도체장치에 대하여 도 4를 참조하여 설명하기로 한다.
도 4에 도시된 바와 같이 제 1 실시예와 마찬가지로 반도체기판(100)의 표면부에는 소자분리영역(101)과 제 1 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105)이 형성되어 있는 것과 아울러, 반도체기판(100) 상에서의 1쌍의 불순물 확산층(105)끼리의 사이에는 게이트 절연막(102)을 통해 게이트전극(103)이 형성되어 있고, 이 게이트전극(103)의 상면 및 측면은 게이트 보호절연막(104)으로 덮여 있다.
또 제 1 실시예와 마찬가지로 게이트 보호절연막(104)의 위를 포함하는 반도체기판(100) 상에는 제 1 보호절연막(106)이 퇴적되어 있고, 상기 제 1 보호절연막(106)에는 텅스텐 또는 폴리실리콘막으로 이루어지고, 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 1 컨택트 플러그(107)와, 메모리 셀 어레이의 둘레부에 설치되어 센스앰프로 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)가 각각 형성되어 있다.
제 1 보호절연막(106) 상에는 티탄막, 질화티탄막, 산화이리듐막 및 백금막의 적층막으로 이루어지고, 제 1 컨택트 플러그(107)와 접속된 용량하부전극(109)이 형성되어 있고, 상기 용량하부전극(109) 상에는 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx)O9로 이루어지고, 용량하부전극(109)과 같은 형상의 용량절연막(11OB)이 형성되어 있다. 또 용량하부전극(109) 및 용량절연막(11OB)의 측면은 산화규소막으로 된 측벽(116)으로 덮여 있다.
용량절연막(11OB) 상에는 백금막과 티탄막 또는 백금막과 질화티탄막의 적층막으로 이루어지고, 복수의 용량하부전극(1O9) 및 용량절연막(11OB)에 걸치고 또 복수의 용량하부전극(1O9) 및 용량절연막(11OB)의 바깥쪽으로 연장되는 것과 아울러 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)이 형성되어 있고, 상기 용량상부전극(111)은 질화규소막 또는 질화붕소막으로 된 수소배리어막(112)으로 덮여 있다.
이상 설명한 용량하부전극(109), 용량절연막(11OB) 및 용량상부전극(111)에 의해 데이터 기억용 용량소자가 구성되어 있고, 상기 용량소자와 상술한 제 1 전계효과형 트랜지스터에 의해 메모리 셀이 구성되어 있는 것과 아울러, 복수의 메모리 셀에 의해 메모리 셀 어레이가 구성되어 있다.
제 1 실시예와 마찬가지로 제 1 보호절연막(106) 상에는 제 2 보호절연막(113)이 퇴적되어 있고, 이들 제 1 보호절연막(106) 및 제 2 보호절연막(113)에는 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114)가 형성되어 있는 것과 아울러, 제 2 보호절연막(113) 상에는 제 3 컨택트 플러그(114)와 접속하는 배선층(115)이 형성되어 있다. 또 제 3 컨택트 플러그(114) 및 배선층(115)은 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 알루미늄막, 질화티탄막의 적층막 또는 티탄막, 질화티탄막, 텅스텐막, 티탄막, 질화티탄, 알루미늄막, 질화티탄막의 적층막으로 이루어진다.
이하 제 2 실시예에 관한 반도체장치의 제조방법에 대하여 도 5의 (a), (b)를 참조하여 설명하기로 한다.
우선 도 5의 (a)에 도시된 바와 같이 제 1 실시예와 마찬가지로 반도체기판(100)의 표면부에 소자분리영역(101)을 형성한 후 반도체기판(100) 상에 게이트 절연막(102)을 통해 게이트전극(103) 및 게이트 보호절연막(104)을 형성하고, 그 후 제 1및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 LDD구조를 갖는 불순물 확산층(1O5)을 형성한다. 다음으로 반도체기판(1OO) 상에 전면에 걸쳐 제 1 보호절연막(106)을 퇴적한 후 상기 제 1 보호절연막(106)에 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 1 컨택트 플러그(107)를 형성하는 것과 아울러, 센스앰프가 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)를 형성한다.
다음으로 스퍼터링법에 의해 제 1 보호절연막(106) 상에 전면에 걸쳐 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 산화이리듐막 및 백금막으로 된 적층막을 형성한 후 상기 적층막 상에 유기금속 분해법, 유기금속 화학적 기상성막법 또는 스퍼터링법에 의해 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx
)O9로 이루어지고 1OOnm∼2OOnm의 막두께를 갖는 강유전체막을 퇴적하고, 그 후 적층막 및 강유전체막을 드라이에칭에 의해 패터닝하여 적층막으로 된 용량하부전극(109) 및 강유전체막으로 된 용량절연막(11OB)을 형성한다.
다음으로 용량하부전극(109) 및 용량절연막(11OB) 상에 전면에 걸쳐 3OOnm의 막두께를 갖는 산화규소막(108)을 퇴적한 후 상기 산화규소막(108)에 대하여 이방성 드라이에칭을 행함으로써 도 5의 (b)에 도시된 바와 같이 용량하부전극(109) 및 용량절연막(11OB)의 측면에 측벽(116)을 형성한다.
다음으로 제 1 실시예와 마찬가지로 용량절연막(11OB) 및 제 1 보호막(1O6) 상에 아래로부터 차례로 퇴적된 백금막 및 티탄막으로 된 적층막 또는 백금막 및 질화 티탄막으로 된 적층막을 형성한 후 상기 적층막을 드라이에칭에 의해 패터닝함으로써 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)(도 4 참조)을 형성하고, 그 후 용량상부전극(111)을 덮는 수소배리어막(112)(도 4 참조)을 형성한다.
다음으로 수소배리어막(112) 및 제 1 보호절연막(106) 상에 제 2 보호절연막(113)을 퇴적한 후 상기 제 2 보호절연막(113) 및 제 1 보호절연막(106)에 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114)(도 4 참조)를 형성하는 것과 아울러, 제 2 보호절연막(113) 상에 제 3 컨택트 플러그(114)와 접속하는 배선층(115)(도 4 참조)을 형성한다.
제 2 실시예에 관한 반도체장치 및 그 제조방법에 의하면 메모리 셀을 구성하는 데이터 기억용 용량소자의 용량상부전극(111)과, 제 2 전계효과형 트랜지스터의 불순물 확산층(105)은 제 1 보호절연막(106)에 형성된 제 2 컨택트 플러그(108)에 의해 직접 접속되어 있기 때문에 용량하부전극(111)을 덮는 수소배리어막(112)에는 개구부가 형성되지 않으므로 백금의 촉매반응에 의해 발생하는 활성수소 및 배선층(115)을 어닐하는 수소분위기 중의 수소원자가 용량상부전극(111)을 확산하여 용량절연막(110A)에 도달하는 사태를 피할 수 있다. 따라서 용량절연막(11OA)이 수소에 의해 환원시키지 않으므로 용량소자의 특성이 향상된다.
특히 제 2 실시예에 의하면 용량절연막(11OB)이 되는 강유전체막을 용량하부전극(109)이 되는 적층막 상에 퇴적하기 때문에, 즉 강유전체막을 평탄한 적층막의 위에 퇴적하기 때문에 강유전체막의 성막이 용이하게 된다.
또 용량하부전극(1O9) 및 용량절연막(11OB)의 측면에 측벽(116)을 형성한 후 용량상부전극(111)이 되는 적층막을 퇴적하기 때문에, 용량하부전극(109)끼리 도통하는 일은 없다.
(제 3 실시예)
이하 본 발명의 제 3 실시예에 관한 반도체장치에 대하여 도 6을 참조하여 설명하기로 한다.
도 6에 도시된 바와 같이 제 1 실시예와 마찬가지로 반도체기판(100)의 표면부에는 소자분리영역(101)과, 제 1 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105)이 형성되어 있는 것과 아울러, 반도체기판(100) 상에서의 1쌍의 불순물 확산층(105)끼리 사이에는 게이트 절연막(102)을 통해 게이트전극(103)이 형성되어 있고, 상기 게이트전극(103)의 상면 및 측면은 게이트 보호절연막(104)으로 덮여 있다.
또 제 1 실시예와 마찬가지로 게이트 보호절연막(104)의 위를 포함하는 반도체기판(100) 상에는 제 1 보호절연막(106)이 퇴적되어 있고, 상기 제 1 보호절연막(106)에는 텅스텐 또는 폴리실리콘막으로 이루어지고, 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 1 컨택트 플러그(107)와, 메모리 셀 어레이의 둘레부에 설치되어 센스앰프가 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)가 각각 형성되어 있다.
제 1 보호절연막(106) 상에는 티탄막, 질화티탄막, 산화이리듐막 및 백금막의 적층막으로 이루어지고, 제 1 컨택트 플러그(107)와 접속된 용량하부전극(109)이 형성되어 있고, 제 1 보호절연막(106) 상에서의 용량하부전극(109)끼리 사이에는 산화규소막으로 된 절연막(117)이 형성되어 있다.
복수의 용량하부전극(109) 및 절연막(117) 상에는 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx)O9로 이루어지고, 복수의 용량하부전극(109) 상에 걸치고 또 복수의 용량하부전극(109)의 바깥쪽으로 연장되는 용량절연막(11OC)이 형성되어 있다.
용량절연막(11OC) 상에는 백금막과 티탄막 또는 백금막과 질화티탄막의 적층막으로 이루어지고, 용량절연막(110C)의 바깥쪽으로 연장되는 것과 아울러, 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)이 형성되어 있고, 상기 용량상부전극(111)은 질화규소막 또는 질화붕소막으로 된 수소배리어막(112)으로 덮여 있다.
이상 설명한 용량하부전극(109), 용량절연막(110C) 및 용량상부전극(111)에 의해 데이터 기억용 용량소자가 구성되어 있고, 상기 용량소자와 상술한 제 1 전계효과형 트랜지스터에 의해 메모리 셀이 구성되어 있는 것과 아울러, 복수의 메모리 셀에 의해 메모리 셀 어레이가 구성되어 있다.
제 1 실시예와 마찬가지로 제 1 보호절연막(106) 상에는 제 2 보호절연막(113)이 퇴적되어 있고, 이들 제 1 보호절연막(106) 및 제 2 보호절연막(113)에는 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114)가 형성되어 있는 것과 아울러, 제 2 보호절연막(113) 상에는 제 3 컨택트 플러그(114)와 접속하는 배선층(115)이 형성되어 있다. 또 제 3 컨택트 플러그(114) 및 배선층(115)은 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 알루미늄막, 질화티탄막의 적층막 또는 티탄막, 질화티탄막, 텅스텐막, 티탄막, 질화티탄, 알루미늄막, 질화티탄막의 적층막으로 이루어진다.
이하 제 3 실시예에 관한 반도체장치의 제조방법에 대하여 도 7의 (a), (b)를 참조하여 설명하기로 한다.
우선 도 7의 (a)에 도시된 바와 같이, 제 1 실시예와 마찬가지로 반도체기판(100)의 표면부에 소자분리영역(101)을 형성한 후, 반도체기판(100) 상에 게이트 절연막(102)을 통해 게이트전극(103) 및 게이트 보호절연막(104)을 형성하고, 그 후 제 1 및 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 LDD구조를 갖는 불순물 확산층(105)을 형성한다. 다음으로 반도체기판(100) 상에 전면에 걸쳐 제 1 보호절연막(106)을 퇴적한 후 상기 제 1 보호절연막(106)에 메모리 셀을 구성하는 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 1 컨택트 플러그(107)를 형성하는 것과 아울러, 센스앰프가 되는 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 한쪽과 접속하는 제 2 컨택트 플러그(108)를 형성한다.
다음으로 스퍼터링법에 의해 제 1 보호절연막(106) 상에 전면에 걸쳐, 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 산화이리듐막 및 백금막으로 된 적층막을 형성한 후 상기 적층막을 드라이에칭에 의해 패터닝함으로써 용량하부전극(109)을 형성한다.
다음으로 용량하부전극(109) 상에 전면에 걸쳐 300nm의 막두께를 갖는 산화규소막(117A)을 퇴적한 후 산화규소막(117A)에 대하여 CMP법을 행하여 산화규소막(117A)에서의 용량하부전극(109) 상에 존재하는 부분을 제거함으로써 도 7의 (b)에 도시된 바와 같이 제 1 보호절연막(106) 상에서의 용량하부전극(109)끼리의 사이에 산화규소막(117A)으로 된 절연막(117)을 형성한다.
다음으로 유기금속 분해법, 유기금속 화학적 기상성막법 또는 스퍼터링법으로 복수의 용량하부전극(109) 및 절연막(117) 상에 비스무스층 형상 퍼로브스카이트구조를 갖는 SrBi2(Ta1-xNbx)O9로 이루어지고 1OOnm∼2OOnm의 막두께를 갖는 강유전체막을 퇴적한 후 상기 강유전체막을 드라이에칭에 의해 패터닝함으로써 복수의 용량하부전극(109) 상에 걸치고 또 복수의 용량하부전극(109)의 바깥쪽으로 연장되는 용량절연막(110C)을 형성한다.
다음으로 제 1 실시예와 마찬가지로 용량절연막(110C) 및 제 1 보호막(106) 상에 아래로부터 차례로 퇴적된 백금막 및 티탄막으로 된 적층막 또는 백금막 및 질화티탄막으로 된 적층막을 형성한 후 상기 적층막을 드라이에칭에 의해 패터닝함으로써 제 2 컨택트 플러그(108)와 접속된 용량상부전극(111)(도 6 참조)을 형성하고, 그 후 용량상부전극(111)을 덮는 수소배리어막(112)(도 6 참조)을 형성한다.
다음으로 수소배리어막(112) 및 제 1 보호절연막(106) 상에 제 2 보호절연막(113)을 퇴적한 후 상기 제 2 보호절연막(113) 및 제 1 보호절연막(106)에 상술한 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층(105) 중 다른쪽과 접속하는 제 3 컨택트 플러그(114)(도 6 참조)를 형성하는 것과 아울러, 제 2 보호절연막(113) 상에 제 3 컨택트 플러그(114)와 접속하는 배선층(115)(도 6 참조)을 형성한다.
제 3 실시예에 관한 반도체장치 및 그 제조방법에 의하면 메모리 셀을 구성하는 데이터 기억용 용량소자의 용량상부전극(111)과, 제 2 전계효과형 트랜지스터의 불순물 확산층(105)은 제 1 보호절연막(106)에 형성된 제 2 컨택트 플러그(108)에 의해 직접 접속되어 있기 때문에 용량하부전극(111)을 덮는 수소배리어막(112)에는 개구부가 형성되지 않으므로 백금의 촉매반응에 의해 발생하는 활성수소 및 배선층(115)을 어닐하는 수소분위기 중의 수소원자가 용량상부전극(111)을 확산하여 용량절연막(110A)에 도달하는 사태를 피할 수 있다. 따라서 용량절연막(11OA)이 수소에 의해 환원되지 않으므로 용량소자의 특성이 향상된다.
특히 제 3 실시예에 의하면 용량절연막(110C)으로 되는 강유전체막을 표면이 평탄화되어 있는 복수의 용량하부전극(109) 및 절연막(117) 상에 퇴적하기 때문에 강유전체막의 성막이 용이하게 된다.
또 제 1∼제 3 실시예에서는 용량절연막(11OA, 11OB, 11OC)을 SrBi2(Ta1-xNbx)O9에 의해 형성하였지만, 이것 대신에 다른 조성을 갖는 비스무스층 형상 퍼로브스카이트구조를 갖는 강유전체막으로 형성해도 되고, 티탄산 지르콘납, 티탄산 스트론튬바륨 또는 5산화탄탈 등의 고유전율막으로 형성해도 된다.
또 제 1∼제 3 실시예에서 용량상부전극(111)은 아래로부터 차례로 퇴적된 백금막 및 티탄막으로 된 적층막 또는 백금막 및 질화티탄막으로 된 적층막으로 형성하였지만, 이것에 한정되지 않고 백금막, 이리듐막, 르테늄막, 로듐막 또는 이들의 적층막을 포함하고 있으면 된다.
또 제 1∼제 3 실시예에서는 용량하부전극(109)을 아래로부터 차례로 퇴적된 티탄막, 질화티탄막, 산화이리듐막, 백금막으로 된 적층막으로 형성하였지만, 이것에 한정되지 않고 백금막, 이리듐막, 르테늄막, 로듐막 또는 이들의 적층막을 포함하고 있으면 된다.
본 발명에 관한 반도체장치 및 그 제조방법에 의하면, 레지스트패턴을 산소플라즈마에 의해 제거할 때 발생하는 수소가 용량절연막에 도달하는 사태를 피할 수 있는 것과 아울러, 용량소자 상의 보호절연막 상에 형성되는 배선층을 수소분위기하에서 열처리하더라도 수소분위기 중의 수소가 용량절연막에 도달하는 사태를 피할 수 있기 때문에 용량절연막을 구성하는 절연성 금속산화물의 환원을 방지할 수 있으므로 용량소자의 특성이 향상된다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명의 제 1 실시예에 관한 반도체장치의 단면도
도 2의 (a) 및 (b)는 본 발명의 제 1 실시예에 관한 반도체장치의 제조방법을 도시한 단면도
도 3의 (a) 및 (b)는 본 발명의 제 1 실시예에 관한 반도체장치의 제조방법을 도시한 단면도
도 4는 본 발명의 제 2 실시예에 관한 반도체장치의 단면도
도5의 (a) 및 (b)는 본 발명의 제 2 실시예에 관한 반도체장치의 제조방법을 도시한 단면도
도 6은 본 발명의 제 3 실시예에 관한 반도체장치의 단면도
도 7의 (a) 및 (b)는 본 발명의 제 3 실시예에 관한 반도체장치의 제조방법을 도시한 단면도
도 8은 종래의 반도체장치의 단면도
도 9의 (a), (b)는 종래의 반도체장치의 제조방법의 1공정을 도시한 단면도
도 10의 (a)∼(c)는 종래의 반도체장치 및 그 제조방법의 문제점을 설명한 단면도
도 11은 종래의 반도체장치 및 그 제조방법의 문제점을 설명한 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판 101 : 소자분리영역
102 : 게이트 절연막 103 : 게이트전극
104 : 게이트 보호절연막 105 : 불순물 확산층
106 : 제 1 보호절연막 107 : 제 1 컨택트 플러그
108 : 제 2 컨택트 플러그 109 : 용량하부전극
110A, 110B, 11OC : 용량절연막 111 : 용량상부전극
112 : 수소배리어막 113 : 제 2 보호절연막
114 : 제 3 컨택트 플러그 115 : 배선층
116 : 측벽 117 : 절연막
117A : 산화규소막
Claims (26)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 전계효과형 트랜지스터 및 제 2 전계효과형 트랜지스터가 형성되어 있는 반도체기판 상에 퇴적된 보호절연막과,상기 보호절연막 상에 아래로부터 차례로 형성된, 용량하부전극, 절연성 금속산화물로 이루어진 용량절연막 및 용량상부전극으로 구성되는 용량소자와,상기 보호절연막에 형성되고, 상기 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 상기 용량하부전극을 직접 접속하는 제 1 컨택트 플러그와,상기 보호절연막에 형성되고, 상기 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 상기 용량상부전극을 접속하는 제 2 컨택트 플러그를 구비하는 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 상기 용량상부전극은 상기 제 2 컨택트 플러그에 의해 직접 접속되어 있는 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 용량절연막은 상기 용량하부전극과 같은 형상으로 형성되어 있고,상기 용량하부전극 및 용량절연막의 측면에 형성된 절연성 측벽을 더 구비하고,상기 용량상부전극은 상기 용량절연막 및 측벽 상에 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제 15항에 있어서,상기 측벽은 산화규소로 이루어진 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 용량하부전극은 상기 보호절연막 상에 복수개 형성되어 있고,상기 복수개의 용량하부전극끼리의 사이에 형성된 절연막을 더 구비하며,상기 용량절연막은 상기 복수개의 용량하부전극 및 상기 절연막 상에 걸치도록 형성되어 있는 것을 특징으로 하는 반도체장치.
- 제 17항에 있어서,상기 절연막은 산화규소로 이루어진 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 용량상부전극을 완전히 덮는 수소배리어막이 더 구비되어 있는 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 제 1 컨택트 플러그 및 제 2 컨택트 플러그는 폴리실리콘 또는 텅스텐으로 이루어진 것을 특징으로 하는 반도체장치.
- 제 13항에 있어서,상기 용량절연막은 비스무스층 형상 퍼로브스카이트구조를 갖는 강유전체, 티탄산 지르콘납, 티탄산 스트론튬바륨 또는 5산화탄탈로 이루어진 것을 특징으로 하는 반도체장치.
- 제 1 전계효과형 트랜지스터 및 제 2 전계효과형 트랜지스터가 형성되어 있는 반도체기판 상에 보호절연막을 퇴적하는 공정과,상기 보호절연막에 상기 제 1 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 접속하는 제 1 컨택트 플러그 및 상기 제 2 전계효과형 트랜지스터의 소스영역 또는 드레인영역이 되는 불순물 확산층과 접속하는 제 2 컨택트 플러그를 형성하는 공정과,상기 보호절연막 상에 상기 제 1 컨택트 플러그와 직접 접속하는 용량하부전극을 형성하는 공정과,상기 용량하부전극 상에 절연성 금속산화물로 이루어진 용량절연막을 형성하는 공정과,상기 용량절연막 상에 둘레부가 상기 보호절연막 상에 위치하고, 상기 둘레부에서 상기 제 2 컨택트 플러그와 접속하는 용량상부전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 22항에 있어서,상기 제 2 컨택트 플러그와 상기 용량상부전극은 직접 접속되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 22항에 있어서,상기 용량상부전극을 덮는 수소배리어막을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 22항에 있어서,상기 용량절연막을 형성하는 공정은 상기 용량절연막을 상기 용량하부전극과 같은 형상으로 형성하는 공정을 포함하며,상기 용량절연막을 형성하는 공정과 상기 용량상부전극을 형성하는 공정 사이에 상기 용량하부전극 및 용량절연막의 측면에 절연성 측벽을 형성하는 공정을 더 구비하며,상기 용량상부전극을 형성하는 공정은 상기 용량상부전극을 상기 용량절연막 및 측벽 상에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 22항에 있어서,상기 용량하부전극을 형성하는 공정은 상기 보호절연막 상에 복수개의 용량하부전극을 형성하는 공정을 포함하며,상기 용량하부전극을 형성하는 공정과 상기 용량절연막을 형성하는 공정 사이에 상기 복수개의 용량하부전극끼리의 사이에 절연막을 형성하는 공정을 더 구비하며,상기 용량절연막을 형성하는 공정은 상기 용량절연막을 상기 복수개의 용량하부전극 및 절연막 상에 걸치도록 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP???11-146103 | 1999-05-26 | ||
| JP14610399 | 1999-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010020905A KR20010020905A (ko) | 2001-03-15 |
| KR100522211B1 true KR100522211B1 (ko) | 2005-10-14 |
Family
ID=15400225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0028573A Expired - Fee Related KR100522211B1 (ko) | 1999-05-26 | 2000-05-26 | 반도체장치 및 그 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US6441420B1 (ko) |
| EP (1) | EP1056128A3 (ko) |
| JP (2) | JP3759859B2 (ko) |
| KR (1) | KR100522211B1 (ko) |
| CN (1) | CN1170316C (ko) |
| TW (1) | TW454330B (ko) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4829678B2 (ja) * | 2000-10-17 | 2011-12-07 | パナソニック株式会社 | 強誘電体メモリ及びその製造方法 |
| US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
| JP3833887B2 (ja) * | 2000-10-30 | 2006-10-18 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| KR20020082549A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 고용량 엠아이엠 캐패시터 제조방법 |
| US6730951B2 (en) | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| EP1298730A3 (en) * | 2001-09-27 | 2007-12-26 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for fabricating the same |
| JP4368085B2 (ja) | 2002-01-08 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100450669B1 (ko) * | 2002-01-30 | 2004-10-01 | 삼성전자주식회사 | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
| JP2004146772A (ja) | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4507532B2 (ja) * | 2002-08-27 | 2010-07-21 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| US7229875B2 (en) * | 2002-10-17 | 2007-06-12 | Samsung Electronics Co., Ltd. | Integrated circuit capacitor structure |
| US7297558B2 (en) | 2003-04-03 | 2007-11-20 | Fujitsu Limited | Method of manufacturing semiconductor device |
| US6913965B2 (en) * | 2003-06-12 | 2005-07-05 | International Busniess Machines Corporation | Non-Continuous encapsulation layer for MIM capacitor |
| TWI228807B (en) * | 2003-07-01 | 2005-03-01 | Advanced Semiconductor Eng | Wafer level passive component |
| KR20050033672A (ko) * | 2003-10-07 | 2005-04-13 | 삼성전자주식회사 | 커패시터-언더-비트라인 구조의 반도체 장치 및 이의 제조방법 |
| JP4316358B2 (ja) * | 2003-11-27 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3810411B2 (ja) * | 2004-01-23 | 2006-08-16 | Ｎｅｃエレクトロニクス株式会社 | 集積回路装置 |
| JP4541717B2 (ja) * | 2004-02-09 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置及びその製造方法 |
| JP3935475B2 (ja) | 2004-03-18 | 2007-06-20 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US7580241B2 (en) * | 2004-04-26 | 2009-08-25 | Tdk Corporation | Thin film capacitor element composition, high permittivity insulation film, thin film capacitor element, thin film multilayer capacitor, and method of production of thin film capacitor element |
| US6906908B1 (en) | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP4025316B2 (ja) | 2004-06-09 | 2007-12-19 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006302987A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100735521B1 (ko) * | 2005-10-19 | 2007-07-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2007150025A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| JP4557903B2 (ja) * | 2006-02-10 | 2010-10-06 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| DE602007008841D1 (de) * | 2006-02-10 | 2010-10-14 | Nxp Bv | Halbleiterbauelement und verfahren zu seiner herstellung |
| CN100479162C (zh) * | 2006-04-24 | 2009-04-15 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
| JP4780616B2 (ja) | 2006-04-25 | 2011-09-28 | パナソニック株式会社 | 半導体記憶装置 |
| JP2008108761A (ja) | 2006-10-23 | 2008-05-08 | Elpida Memory Inc | ダイナミックランダムアクセスメモリの製造方法 |
| KR100823168B1 (ko) * | 2007-01-08 | 2008-04-18 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
| JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2009150814A1 (ja) | 2008-06-10 | 2009-12-17 | パナソニック株式会社 | 半導体装置、半導体装置の製造方法、半導体チップおよびシステム |
| US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
| JP5327139B2 (ja) * | 2010-05-31 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP6336826B2 (ja) * | 2014-06-04 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
| US5789303A (en) * | 1994-11-28 | 1998-08-04 | Northern Telecom Limited | Method of adding on chip capacitors to an integrated circuit |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276344A (en) * | 1990-04-27 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having impurity regions of different depths and manufacturing method thereof |
| JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
| JP3197064B2 (ja) * | 1992-07-17 | 2001-08-13 | 株式会社東芝 | 半導体記憶装置 |
| JPH0685193A (ja) | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体装置 |
| JP3212194B2 (ja) | 1992-09-11 | 2001-09-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3161836B2 (ja) * | 1992-10-19 | 2001-04-25 | シャープ株式会社 | 半導体記憶装置 |
| JPH0783061B2 (ja) * | 1993-01-05 | 1995-09-06 | 日本電気株式会社 | 半導体装置 |
| JPH0794600A (ja) | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5567636A (en) * | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| US5880991A (en) * | 1997-04-14 | 1999-03-09 | International Business Machines Corporation | Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure |
| JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| JP3090198B2 (ja) | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JPH11126881A (ja) | 1997-10-23 | 1999-05-11 | Hitachi Ltd | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
| JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| US6249014B1 (en) | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| US6121648A (en) * | 1999-03-31 | 2000-09-19 | Radiant Technologies, Inc | Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing |
| US6242299B1 (en) * | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
-
2000
- 2000-05-16 TW TW089109360A patent/TW454330B/zh not_active IP Right Cessation
- 2000-05-19 CN CNB001062514A patent/CN1170316C/zh not_active Expired - Fee Related
- 2000-05-24 JP JP2000152324A patent/JP3759859B2/ja not_active Expired - Lifetime
- 2000-05-24 US US09/576,971 patent/US6441420B1/en not_active Ceased
- 2000-05-25 EP EP00111276A patent/EP1056128A3/en not_active Withdrawn
- 2000-05-26 KR KR10-2000-0028573A patent/KR100522211B1/ko not_active Expired - Fee Related
-
2002
- 2002-06-10 US US10/164,409 patent/US6756282B2/en not_active Expired - Lifetime
-
2004
- 2004-04-22 US US10/829,476 patent/USRE41625E1/en not_active Expired - Lifetime
- 2004-06-22 US US10/872,561 patent/US20040229429A1/en not_active Abandoned
-
2005
- 2005-06-09 JP JP2005169556A patent/JP2005277443A/ja active Pending
- 2005-11-10 US US11/270,615 patent/US7531863B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
| US5789303A (en) * | 1994-11-28 | 1998-08-04 | Northern Telecom Limited | Method of adding on chip capacitors to an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3759859B2 (ja) | 2006-03-29 |
| US6756282B2 (en) | 2004-06-29 |
| US20060065918A1 (en) | 2006-03-30 |
| US20020149045A1 (en) | 2002-10-17 |
| JP2001044376A (ja) | 2001-02-16 |
| US7531863B2 (en) | 2009-05-12 |
| JP2005277443A (ja) | 2005-10-06 |
| CN1275808A (zh) | 2000-12-06 |
| USRE41625E1 (en) | 2010-09-07 |
| CN1170316C (zh) | 2004-10-06 |
| US6441420B1 (en) | 2002-08-27 |
| US20040229429A1 (en) | 2004-11-18 |
| EP1056128A3 (en) | 2003-12-03 |
| KR20010020905A (ko) | 2001-03-15 |
| TW454330B (en) | 2001-09-11 |
| EP1056128A2 (en) | 2000-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522211B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6730951B2 (en) | Capacitor, semiconductor memory device, and method for manufacturing the same | |
| US6605835B2 (en) | Ferroelectric memory and its method of fabrication | |
| JP4280006B2 (ja) | 半導体装置 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| US6291292B1 (en) | Method for fabricating a semiconductor memory device | |
| US6847074B2 (en) | Semiconductor memory device | |
| US20020029373A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| US20100117128A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP4053702B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US7501675B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3400964B2 (ja) | 半導体記憶装置の製造方法 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR20010020999A (ko) | 반도체장치 및 그 제조방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| JP2005044995A (ja) | 半導体装置及びその製造方法 | |
| KR19990075645A (ko) | 강유전체 커패시터 및 그 제조방법 | |
| JP2007042705A (ja) | 半導体装置及びその製造方法 | |
| JP2008098219A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000526 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20010531 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030528 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20000526 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041224 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050718 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20051010 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20051007 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080925 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090925 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101007 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110920 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120924 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130924 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140923 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160909 |