[go: up one dir, main page]

KR100518407B1 - 액정표시장치의 어레이 구조 및 그 구동방법 - Google Patents

액정표시장치의 어레이 구조 및 그 구동방법 Download PDF

Info

Publication number
KR100518407B1
KR100518407B1 KR10-2003-0043284A KR20030043284A KR100518407B1 KR 100518407 B1 KR100518407 B1 KR 100518407B1 KR 20030043284 A KR20030043284 A KR 20030043284A KR 100518407 B1 KR100518407 B1 KR 100518407B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
gate
line
liquid crystal
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0043284A
Other languages
English (en)
Other versions
KR20050003148A (ko
Inventor
하용민
정훈주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0043284A priority Critical patent/KR100518407B1/ko
Publication of KR20050003148A publication Critical patent/KR20050003148A/ko
Application granted granted Critical
Publication of KR100518407B1 publication Critical patent/KR100518407B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 액정표시장치의 어레이 구조는, 다수의 게이트 라인과, 다수의 커먼 스토리지 라인과, 게이트 라인 및 커먼 스토리지 라인과 교차하여 형성된 다수의 데이터 라인과, 게이트 라인 및 데이터 라인의 교차부 또는 커먼 스토리지 라인과 데이터 라인의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터와, 화소에 배치되고 박막트랜지스터에 접속된 화소 전극을 포함하고, 화소 전극은, 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제1 액정구동전압을 인가 받으며, 제 1, 2화소와 인접한 커먼 스토리지 라인으로부터 제1 게이트 전압을 인가 받는 제 1화소 상에 배치된 제 1화소 전극과, 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제2 액정구동전압을 인가 받으며, 제 1, 2화소와 인접한 커먼 스토리지 라인의 반대편으로 인접한 게이트 라인으로부터 제2 게이트 전압을 인가 받는 제 2화소 상에 배치된 제 2화소 전극을 포함하며, 제 1화소 전극은 상기 제 2화소 전극에 제2 게이트 전압을 인가하는 게이트 라인과 스토리지 캐패시터를 형성하고, 제 2화소 전극은 상기 제 1화소 전극에 상기 제1 게이트 전압을 인가하는 커먼 스토리지 라인과 스토리지 캐패시터를 형성하는 것을 특징으로 한다.

Description

액정표시장치의 어레이 구조 및 그 구동방법{array structure of liquid crystal display and driving method thereof}
본 발명은 액정표시장치에 관한 것으로, 특히 인접하는 두 화소가 하나의 데이터 라인을 공유하여 데이터 라인의 수를 반으로 줄이는 액정표시장치의 어레이 구조 및 그 구동방법에 관한 것이다.
최근 정지화상이나 동화상을 포함시킨 각종 화상을 표시하는 장치로서 액정 표시 장치(Liquid Crystal Display : LCD)가 널리 이용되고 있으며, 이는 경량, 박형, 저소비 구동 등의 특징과 함께 액정 재료의 개량 및 미세 화소 가공기술의 개발에 의해 화질이 가속도적으로 개선되고 있으며, 또한 그 응용범위가 점차 넓어지고 있는 추세이다.
상기 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
이에 따라, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있다.
상기 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도이다.
도 1을 참조하면, 일반적인 컬러 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소(P)와 상기 화소 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이 배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 앞서 설명한 액정(14)이 충진되어 있다.
여기서, 상기 하부기판(22)은 어레이 기판이라고도 하며, 상기 어레이 기판 상에는 다수의 데이터 라인(15)과 게이트 라인(13)이 서로 수직으로 교차되어 매트릭스 형태로 배열되어 있으며, 상기 화소(P)는 이러한 다수의 게이트 라인(13)과 데이터 라인(15)이 교차되는 영역에 정의된다.
또한, 상기 각각의 화소(P)에는 스위칭 소자인 박막트랜지스터(T)가 구비되어 있으며, 상기 화소(P) 상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명전도성 금속을 사용한다.
이와 같은 종래의 일반적인 액정표시장치의 동작을 간단히 설명하면, 상기 각각의 게이트 라인(13)에는 1프레임 시간마다 1회 게이트 전압이 순차적으로 인가되고, 통상 이 펄스의 타이밍은 상기 액정패널(6)의 상측에서 하측을 향해 순서대로 어긋나 있으며, 이에 대해 상기 게이트 전압(13)이 인가되는 1행분의 화소에 대응하는 액정구동전압 즉, 데이터 전압이 각각의 데이터 라인(15)에 인가된다.
이를 통해 상기 게이트 전압이 인가된 선택 화소에서는 게이트 라인(13)에 접속된 박막트랜지스터의 게이트 전극의 전압이 높아지고, 박막트랜지스터가 온(on)상태로 되며, 이 때, 상기 액정구동전압은 상기 데이터 라인(15)으로부터 박막트랜지스터의 드레인, 소스간을 경유하여 액정에 인가되어 액정용량과 보지용량을 합친 화소용량을 충전한다. 이 동작을 반복함으로써, 프레임 시간마다 반복하여 영상신호에 대응시킨 전압이 패널 전면의 화소용량에 인가되는 것이다.
최근 들어서는 이와 같은 액티브 매트릭스형 액정표시장치의 해상도가 상당히 높아지고 있으며, 이에 따라 액정표시장치의 구동회로와 상기 액정 패널의 연결이 힘들어지고 있다.
이러한 문제점을 해결하기 위한 하나의 방안으로 데이터 라인의 수를 절감하는 어레이 구조가 대두되고 있다.
도 2a 및 도 2b는 종래의 데이터 라인을 절감하는 액정표시장치의 어레이 구조를 나타내는 회로도 및 시간에 따라 인가되는 드라이빙 신호를 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 데이터 라인을 절감키 위한 종래의 어레이 구조는 이웃하는 두 화소가 하나의 데이터 라인을 공유하기 때문에 데이터 라인의 수를 기존에 비해 반으로 줄일 수 있어 고 해상도에 유리하다.
도 2a에 도시된 바와 같이 각각의 화소 내에 형성된 화소 전극 A와 화소 전극 B(또는 화소 전극 C와 화소 전극 D)의 화소 스위칭 소자(박막트랜지스터)의 게이트 전극이 서로 다르게 연결되어 있다. 즉, 화소 전극 B와 화소 전극 D 영역의 박막트랜지스터는 그 게이트 전극이 각각의 게이트 라인 G(n+1), G(n+2)에 직접 연결되어 있으나, 화소 전극 A와 화소 전극 C 영역의 박막트랜지스터는 그 게이트 전극이 각각 게이트 라인 G(n+2), G(n+3)에 또 다른 박막트랜지스터를 통해서 연결되어 있는 것이다.
도 2b를 참조하면, 상기와 같은 어레이 구조의 경우 게이트 라인 G(n+1) 및 G(n+2)으로 게이트 전압이 인가되는 즉, 온(on) 되는 t1의 경우는 화소 전극 A 및 화소 전극 B에 데이터 라인(D(m), D(m+1)..)을 통해 액정구동전압이 인가되고, 게이트 라인 G(n+1)는 온(on), G(n+2)이 온(off) 되는 t2의 경우는 화소 전극 B에 데이터 라인을 통해 새롭게 인가되는 액정구동전압이 유입된다.
이와 마찬가지로 화소 전극 C 및 화소 전극 D에도 t3, t4에 상기 데이터 라인을 통해 소정의 액정구동전압이 유입된다.
그러나, 상기와 같은 종래의 어레이 구조는 화소 전극 A(화소 전극 C)와 화소 전극 B(화소 전극 D)의 스위칭 소자가 오프(off) 될 때, 두 스위칭 소자의 게이트 전극에 인가되는 신호간에는 지연(delay)이 발생하게 되며, 또한, 이와 같은 스위칭 소자의 제어신호 지연이 서로 다르기 때문에 화질상 플리커(flicker)가 발생되는 단점이 있다.
본 발명은 인접하는 두 화소가 상기 두 화소 사이에 위치한 하나의 데이터 라인을 공유하도록 하고, 커먼 스토리지 라인을 화소 스위칭 소자의 제어 라인으로 사용함으로써, 각 화소의 스위칭 소자의 제어 신호 지연을 갖게 하여 플리커 문제를 개선하는 액정표시장치의 어레이 구조 및 그 구동방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치의 어레이 구조는, 다수의 게이트 라인과, 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인과, 다수의 화소를 정의하기 위해 상기 게이트 라인 및 커먼 스토리지 라인과 교차하여 형성된 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부 또는 상기 커먼 스토리지 라인과 데이터 라인의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터와, 상기 각 화소에 배치되고 상기 박막트랜지스터에 접속된 화소 전극을 포함하고, 상기 화소 전극은, 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제1 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인으로부터 제1 게이트 전압을 인가 받는 상기 제 1화소 상에 배치된 제 1화소 전극과, 상기 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제2 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인의 반대편으로 인접한 게이트 라인으로부터 제2 게이트 전압을 인가 받는 상기 제 2화소 상에 배치된 제 2화소 전극을 포함하며, 상기 제 1화소 전극은 상기 제 2화소 전극에 상기 제2 게이트 전압을 인가하는 게이트 라인과 스토리지 캐패시터를 형성하고, 상기 제 2화소 전극은 상기 제 1화소 전극에 상기 제1 게이트 전압을 인가하는 커먼 스토리지 라인과 스토리지 캐패시터를 형성하는 것을 특징으로 한다.
삭제
삭제
또한, 상기 다수의 게이트 라인 및 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인에는 1프레임 시간마다 1회의 게이트 전압이 순차적으로 인가됨을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치의 구동방법은, 다수의 게이트 라인과, 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인과, 다수의 화소를 정의하기 위해 상기 게이트 라인 및 커먼 스토리지 라인과 교차하여 형성된 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부 또는 상기 커먼 스토리지 라인과 데이터 라인의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터와, 상기 각 화소에 배치되고 상기 박막트랜지스터에 접속된 화소 전극을 포함하고, 상기 화소 전극은, 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제1 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인으로부터 제1 게이트 전압을 인가 받는 상기 제 1화소 상에 배치된 제 1화소 전극과, 상기 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제2 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인의 반대편으로 인접한 게이트 라인으로부터 제2 게이트 전압을 인가 받는 상기 제 2화소 상에 배치된 제 2화소 전극을 포함하여 이루어진 액정표시장치의 구동방법에 있어서, 상기 커먼 스토리지 라인으로 공급된 제1 게이트 전압과 상기 제1, 2 화소 사이에 형성된 하나의 데이터 라인으로 공급된 제1 액정구동전압에 의해 상기 제1 화소가 표시되는 단계; 및 상기 게이트 라인으로 공급된 제2 게이트 전압과 상기 제1, 2 화소 사이에 형성된 하나의 데이터 라인으로 공급된 제2 액정구동전압에 의해 사기 제2 화소가 표시되는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
이와 같은 본 발명에 의하면, 인접하는 두 화소가 하나의 데이터 라인을 공유하여 데이터 라인의 수를 반으로 줄이므로 해상도가 증가하여도 구동회로와 액정 패널의 연결을 용이하게 할 뿐 아니라, 커먼 스토리지 라인을 화소 스위칭 소자의 제어 라인으로 사용함으로써, 각 화소의 스위칭 소자의 제어 신호 지연을 같게 하여 플리커 문제를 개선하는 장점이 있다.
이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.
도 3a 및 도 3b는 본 발명에 의한 액정표시장치의 어레이 구조를 나타내는 회로도 및 시간에 따라 인가되는 드라이빙 신호를 나타내는 도면이다.
본 발명은 데이터 라인을 절감키 위한 도 2a 및 도 2b에 도시된 종래의 어레이 구조의 단점, 즉 인접하는 두 화소에 각각 위치한 두 스위칭 소자의 게이트 전극에 인가되는 신호간에 지연(delay)이 발생하게 됨에 의해 화질 상 플리커(flicker)가 발생되는 점을 극복하기 위해 제안된 것이다.
이하 도 3a 및 도 3b를 참조하여 본 발명에 의한 액정표시장치의 어레이 구조 및 이러한 액정표시장치의 구동방법을 설명하면 다음과 같다.
도 3a를 참조하면, 본 발명에 의한 어레이 구조는 다수의 게이트 라인(30) 과, 상기 다수의 게이트 라인(30) 사이에 각각 형성된 다수의 커먼 스토리지(common storage) 라인(32)과, 다수의 화소를 정의하기 위해 상기 게이트 라인(30) 및 커먼 스토리지 라인(32)과 교차하여 형성된 다수의 데이터 라인(34)과, 상기 게이트 라인(30) 및 데이터 라인(34)의 교차부 또는 상기 커먼 스토리지 라인(32)과 데이터 라인(34)의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터(36)와, 상기 각 화소에 배치되고 상기 박막트랜지스터(36)에 접속된 화소 전극(38)으로 이루어져 있다.
여기서, 인접한 두 화소 상에 각각 배치된 화소 전극 A'와 화소 전극 B'(또는 화소 전극 C'와 화소 전극 D')는 상기 인접한 화소 전극 A'와 화소 전극 B'(또는 화소 전극 C'와 화소 전극 D') 사이에 위치한 하나의 데이터 라인(D(m) 또는 D(m+1) ..)을 공유하여 상기 데이터 라인(D(m) 또는 D(m+1) ..)으로부터 제1 또는 제2 액정구동전압을 인가 받는다.
또한, 상기 화소 전극 A'는 그와 인접한 커먼 스토리지 라인 G(n-1)_storage으로부터 제1 게이트 전압을 인가 받고, 상기 화소 전극 B'는 상기 커먼 스토리지 라인 G(n-1)_storage의 반대편으로 인접한 게이트 라인 G(n)으로부터 제2 게이트 전압을 인가 받는다.
마찬가지로 상기 화소 전극 C'는 그와 인접한 커먼 스토리지 라인 G(n)_storage으로부터 제3 게이트 전압을 인가 받고, 상기 화소 전극 D'는 상기 커먼 스토리지 라인 G(n)_storage의 반대편으로 인접한 게이트 라인 G(n+1)으로부터 제4 게이트 전압을 인가 받는다.
또한, 상기 화소 전극 A'는 상기 화소 전극 B'에 상기 제2 게이트 전압을 인가하는 게이트 라인 G(n)과 스토리지 캐패시터(Cst)(39)를 형성하며, 상기 화소 전극 B'은 상기 화소 전극 A'에 상기 제1 게이트 전압을 인가하는 커먼 스토리지 라인 G(n-1)_storage과 스토리지 캐패시터(Cst)(39)를 형성한다.
이와 마찬가지로 상기 화소 전극 C'는 상기 화소 전극 D'에 상기 제4 게이트 전압을 인가하는 게이트 라인 G(n+1)과 스토리지 캐패시터(Cst)를 형성하며, 상기 화소 전극 D'는 상기 화소 전극 C'에 상기 제3 게이트 전압을 인가하는 커먼 스토리지 라인 G(n)_storage과 스토리지 캐패시터(Cst)를 형성한다.
이 때, 상기 다수의 게이트 라인 및 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인에는 1프레임 시간마다 1회의 게이트 전압이 순차적으로 인가됨을 그 특징을 한다.
즉, 종래의 액정표시장치에서 채용되는 커먼 스토리지 라인과는 달리 본 발명에서의 커먼 스토리지 라인은 스토리지 캐패시터를 형성하는 것 외에도 화소 전극에 연결되는 스위칭 소자의 게이트 제어 신호를 제공하는 라인 즉, 일반적인 게이트 라인의 역할을 하는 것이다.
이와 같은 구성을 통해 본 발명은 도 2a에 도시된 종래의 어레이 구조와는 달리 커먼 스토리지 라인을 화소 전극의 스위칭 소자 제어 라인으로 사용함으로써, 각 화소의 스위칭 소자의 제어 신호 지연을 같게 하여 플리커 문제를 개선할 수 있는 것이다.
도 3b를 참조하면, 상기와 같은 어레이 구조의 경우 커먼 스토리지 라인G(n-1)_storage으로 제1 게이트 전압이 인가되는 즉, 온(on) 되는 t1의 경우에는 화소 전극 A'에 데이터 라인(D(m), D(m+1)..)을 통해 제1 액정구동전압이 인가되고, 게이트 라인 G(n)으로 제2 게이트 전압이 인가되는 즉, 온(on) 되는 t2의 경우에는 화소 전극 B'에 데이터 라인(D(m), D(m+1)..)을 통해 제2 액정구동전압이 인가된다.
이와 마찬가지로 화소 전극 C' 및 화소 전극 D'에도 t3, t4에 상기 데이터 라인을 통해 제3 및 제4 액정구동전압이 유입된다.
이상과 같은 본 발명에 의한 액정표시장치의 어레이 구조 및 그 구동방법에 의하면, 인접하는 두 화소가 하나의 데이터 라인을 공유하여 데이터 라인의 수를 반으로 줄이므로 해상도가 증가하여도 구동회로와 액정 패널의 연결을 용이하게 하는 장점 있다.
또한, 커먼 스토리지 라인을 화소 스위칭 소자의 제어 라인으로 사용함으로써, 각 화소의 스위칭 소자의 제어 신호 지연을 같게 하여 플리커 문제를 개선할 뿐만 아니라 게이트라인의 개수를 줄여 비용을 절감할 수 있는 장점이 있다.또한, 커먼 스토리지 라인 및 게이트라인 각각과 화소 전극 사이에 스토리지 캐패시터를 형성함으로써, 각 화소에 공급된 액정구동전압이 소정 시간동안 충분히 유지되도록 하여 화질을 향상시킬 수 있다.
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도.
도 2a 및 도 2b는 종래의 데이터 라인을 절감하는 액정표시장치의 어레이 구조를 나타내는 회로도 및 시간에 따라 인가되는 드라이빙 신호를 나타내는 도면.
도 3a 및 도 3b는 본 발명에 의한 액정표시장치의 어레이 구조를 나타내는 회로도 및 시간에 따라 인가되는 드라이빙 신호를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
30 : 게이트 라인 32 : 커먼 스토리지 라인
34 : 데이터 라인 36 : 박막트랜지스터
38 : 화소 전극 39 : 스토리지 캐패시터

Claims (8)

  1. 다수의 게이트 라인과, 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인과, 다수의 화소를 정의하기 위해 상기 게이트 라인 및 커먼 스토리지 라인과 교차하여 형성된 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부 또는 상기 커먼 스토리지 라인과 데이터 라인의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터와, 상기 각 화소에 배치되고 상기 박막트랜지스터에 접속된 화소 전극을 포함하고,
    상기 화소 전극은,
    인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제1 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인으로부터 제1 게이트 전압을 인가 받는 상기 제 1화소 상에 배치된 제 1화소 전극과,
    상기 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제2 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인의 반대편으로 인접한 게이트 라인으로부터 제2 게이트 전압을 인가 받는 상기 제 2화소 상에 배치된 제 2화소 전극을 포함하며,
    상기 제 1화소 전극은 상기 제 2화소 전극에 상기 제2 게이트 전압을 인가하는 게이트 라인과 스토리지 캐패시터를 형성하고, 상기 제 2화소 전극은 상기 제 1화소 전극에 상기 제1 게이트 전압을 인가하는 커먼 스토리지 라인과 스토리지 캐패시터를 형성하는 것을 특징으로 하는 액정표시장치의 어레이 구조.
  2. 제 1항에 있어서,
    상기 다수의 게이트 라인 및 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인에는 1프레임 시간마다 1회의 게이트 전압이 순차적으로 인가됨을 특징으로 하는 액정표시장치의 어레이 구조.
  3. 삭제
  4. 삭제
  5. 다수의 게이트 라인과, 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인과, 다수의 화소를 정의하기 위해 상기 게이트 라인 및 커먼 스토리지 라인과 교차하여 형성된 다수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부 또는 상기 커먼 스토리지 라인과 데이터 라인의 교차부에 위치하는 스위칭 소자로서의 박막트랜지스터와, 상기 각 화소에 배치되고 상기 박막트랜지스터에 접속된 화소 전극을 포함하고, 상기 화소 전극은, 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제1 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인으로부터 제1 게이트 전압을 인가 받는 상기 제 1화소 상에 배치된 제 1화소 전극과, 상기 인접한 제 1, 2 화소 사이에 형성된 하나의 데이터 라인을 공유하여 상기 데이터 라인으로부터 제2 액정구동전압을 인가 받으며, 상기 제 1, 2화소와 인접한 커먼 스토리지 라인의 반대편으로 인접한 게이트 라인으로부터 제2 게이트 전압을 인가 받는 상기 제 2화소 상에 배치된 제 2화소 전극을 포함하여 이루어진 액정표시장치의 구동방법에 있어서,
    상기 커먼 스토리지 라인으로 공급된 제1 게이트 전압과 상기 제1, 2 화소 사이에 형성된 하나의 데이터 라인으로 공급된 제1 액정구동전압에 의해 상기 제1 화소가 표시되는 단계; 및
    상기 게이트 라인으로 공급된 제2 게이트 전압과 상기 제1, 2 화소 사이에 형성된 하나의 데이터 라인으로 공급된 제2 액정구동전압에 의해 사기 제2 화소가 표시되는 단계
    를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  6. 제 5항에 있어서,
    상기 다수의 게이트 라인 및 상기 다수의 게이트 라인 사이에 각각 형성된 다수의 커먼 스토리지 라인에는 1프레임 시간마다 1회의 게이트 전압이 순차적으로 인가됨을 특징으로 하는 액정표시장치의 구동방법.
  7. 제 5항에 있어서,
    상기 제 1화소 전극은 상기 제 2화소 전극에 상기 제2 게이트 전압을 인가하는 게이트 라인과 스토리지 캐패시터를 형성함을 특징으로 하는 액정표시장치의 구동방법.
  8. 제 5항에 있어서,
    상기 제 2화소 전극은 상기 제 1화소 전극에 상기 제1 게이트 전압을 인가하는 커먼 스토리지 라인과 스토리지 캐패시터를 형성함을 특징으로 하는 액정표시장치의 구동방법.
KR10-2003-0043284A 2003-06-30 2003-06-30 액정표시장치의 어레이 구조 및 그 구동방법 Expired - Fee Related KR100518407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043284A KR100518407B1 (ko) 2003-06-30 2003-06-30 액정표시장치의 어레이 구조 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043284A KR100518407B1 (ko) 2003-06-30 2003-06-30 액정표시장치의 어레이 구조 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20050003148A KR20050003148A (ko) 2005-01-10
KR100518407B1 true KR100518407B1 (ko) 2005-09-29

Family

ID=37218384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043284A Expired - Fee Related KR100518407B1 (ko) 2003-06-30 2003-06-30 액정표시장치의 어레이 구조 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100518407B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267079B1 (ko) 2006-06-30 2013-05-23 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278003B1 (ko) * 2006-03-22 2013-06-27 엘지디스플레이 주식회사 액정표시패널과 그 구동방법
KR101286498B1 (ko) * 2009-12-11 2013-07-16 엘지디스플레이 주식회사 블루상 액정표시장치
CN202710889U (zh) * 2012-07-26 2013-01-30 京东方科技集团股份有限公司 阵列基板单元、阵列基板、液晶显示面板及液晶显示装置
KR102207037B1 (ko) * 2014-09-17 2021-01-26 엘지디스플레이 주식회사 액정 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267079B1 (ko) 2006-06-30 2013-05-23 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR20050003148A (ko) 2005-01-10

Similar Documents

Publication Publication Date Title
KR100780997B1 (ko) 액정 표시 장치
CN102902120B (zh) 立体显示面板、显示面板及其驱动方法
US8194201B2 (en) Display panel and liquid crystal display including the same
US20090091526A1 (en) Color active matrix type vertically aligned mode liquid crystal display and driving method thereof
CN100527208C (zh) 液晶显示器及其驱动方法
JP3579051B2 (ja) グレイ・レベルの均一な液晶中間調表示装置
KR20010023972A (ko) 전기 광학 장치 및 전자기기
US20080136982A1 (en) Liquid crystal display device and electronic apparatus
KR100482160B1 (ko) 액정표시장치용 어레이기판
KR20020052137A (ko) 액정표시장치
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
US20020033787A1 (en) Driving method for a liquid crystal display device and driving circuits thereof
KR100447231B1 (ko) 액정표시장치
JP2001281626A (ja) 液晶表示装置
KR100518407B1 (ko) 액정표시장치의 어레이 구조 및 그 구동방법
JP3549299B2 (ja) 液晶表示装置
US20080122775A1 (en) Display apparatus
US20230176430A1 (en) Display device
CN110531557A (zh) 阵列基板、液晶显示面板及显示装置
JP2008276116A (ja) 液晶表示装置及び液晶表示装置の駆動方法
US20050088582A1 (en) Liquid crystal display
KR100905383B1 (ko) 액정표시장치 및 그 제조방법
KR101066488B1 (ko) 액정 표시 장치
JP2009186533A (ja) 液晶表示装置
KR100390268B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030630

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050825

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050923

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050922

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150818

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220704