[go: up one dir, main page]

KR100517361B1 - 면방전acpdp를구동하는방법과그시스템 - Google Patents

면방전acpdp를구동하는방법과그시스템 Download PDF

Info

Publication number
KR100517361B1
KR100517361B1 KR1019960057320A KR19960057320A KR100517361B1 KR 100517361 B1 KR100517361 B1 KR 100517361B1 KR 1019960057320 A KR1019960057320 A KR 1019960057320A KR 19960057320 A KR19960057320 A KR 19960057320A KR 100517361 B1 KR100517361 B1 KR 100517361B1
Authority
KR
South Korea
Prior art keywords
bit
electrodes
screen
pdp
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960057320A
Other languages
English (en)
Other versions
KR19980038421A (ko
Inventor
안대기
윤상진
송영복
강봉구
김영환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019960057320A priority Critical patent/KR100517361B1/ko
Priority to US08/968,942 priority patent/US6198476B1/en
Priority to JP31035197A priority patent/JP3346730B2/ja
Publication of KR19980038421A publication Critical patent/KR19980038421A/ko
Priority to JP2001051895A priority patent/JP2001272950A/ja
Application granted granted Critical
Publication of KR100517361B1 publication Critical patent/KR100517361B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 평면 표시 장치중의 하나인 플라즈마 디스플레이 판넬의 구동 방식에 관한 것으로, 디지털 영상 신호를 MSB 부터 LSB까지 같은 종류의 비트끼리 모은 후 상위 비트 1개와 하위 비트 1개 씩 비트 쌍을 이루게 하고, 비트 쌍 들을 적절한 순서로 배치하여 하위 비트를 먼저 주사한 뒤 연속하여 상위 비트를 주사 시킴으로 인해, AC PDP의 효율을 높이는 동시에 화면 구성에 필요한 시간을 줄여 주사 시켜야 할 데이터 양이 증가하여도 용이하게 화면을 구성할 수 있도록 하는 방식에 관한 것이다.

Description

면 방전 AC PDP를 구동하는 방법과 그 시스템
본 발명은 평면 표시 장치(flat panel display)중의 하나인 플라즈마 디스플레이 판넬(plasma display panel 이하 PDP라 함)의 구동 방식에 관한 것으로, 디지털 영상 신호를 MSB 부터 LSB까지 같은 종류의 비트끼리 모은 후 상위 비트 1 개와 하위 비트 1개 씩 비트 쌍을 이루게 하고, 비트 쌍 들을 적절한 순서로 배치하여 하위 비트를 먼저 주사한 뒤 연속하여 상위 비트를 주사 시킴으로 인해, AC PDP의 효율을 높이는 동시에 화면 구성에 필요한 시간을 줄여 주사 시켜야 할 데이터 양이 증가하여도 용이하게 화면을 구성할 수 있도록 하는 방식에 관한 것이다. 본 하위 비트 선행 주사 방법은 종래의 부화면(subfield) 구동법에 비해 화면 주사에 필요한 시간을 줄여 줄수 있어서 AC PDP 영상의 휘도를 증가시킬 수 있을뿐만 아니라, 방전 시간이 긴 상위 비트와 방전 시간이 짧은 하위 비트가 서로 짝을 이루어 연속적으로 주사 되므로 방전 시간의 불 균일로 인해 발생되는 프릭커(flicker) 현상도 감소시킬 수 있다.
플라즈마 표시 장치(PDP)는 화소를 구성하는 셀(cell)의 수직 및 수평 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화 시켜서 조절한다. 전체화면은 각각의 셀의 수직 및 수평 전극에 디지털 영상 신호를 입력시키기 위한 라이트(write)펄스, 주사를 위한 스캔(scan)펄스, 방전을 유지시켜 주기 위한 서스테인(sustain)펄스, 및 방전된 셀의 방전을 중지시키기 위한 이래이즈(erase)펄스를 인가하여 매트릭스(matrix)형으로 구동 시켜서 얻는다. 영상 표시를 위해 필요한 단계적인 밝기(계조:greylevel)는 전체 영상을 표시하기 위해 필요한 주어진 시간(NTSC TV 신호의 경우 1/30 초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현 시킨다. 이때 화면의 휘도는 각각의 셀을 최대로 구동 시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동 회로가 설계되어야 한다. 명암의 차이인 컨트라스트(contrast)는 조명등 배경의 밝기와 휘도에 의해 결정이 되며 컨트라스트(contrast) 증가를 위해서는 배경을 어둡게 하여야 할 뿐만 아니라 휘도 또한 증가시킬 필요가 있다. HDTV를 위한 평면 표시장치의 경우 256 계조(grey level)이 필요하고 해상도는 1280x1024 이상이 되어야 하며 200 럭스(lux) 조명하에서의 컨트라스트(contrast)는 100:1 이상이 필요하다. 따라서, 256 계조(grey level)의 영상 표시를 위해서 필요한 영상 디지털 신호는 적.청.녹(RGB) 각각 8 bit 신호가 필요하고, 요구 휘도 및 컨트라스트(contrast)를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜 주어야 한다. 계조(grey level) 구현을 위한 방법으로는 선 주사(line scanning) 방식과 부화면(subfield) 방식 등이 있다. 이중 AC PDP에서 현재 가장 주목을 받고 있는 방식을 부화면 방식이다.
부화면(subfield) 방식은 8 bit 디지털 영상 신호를 MSB 부터 LSB 까지 같은 웨이트(weight)의 비트(bit)끼리 모은 후, MSB는 시간 T 동안, 하위 비트들은 MSB에 가까운 비트(bit)순으로 각각 T/2, T/4,...,T/128 동안 주사 시켜서 부화면을 구성하고, 각각의 부화면으로부터 방출되는 빛에 대한 눈의 적분 효과를 이용하여 256 계조(grey level)를 구현시킨다. 그러나 PDP는 매트릭스(matrix) 방식으로 구동 되어야 하므로 주어진 수직 전극에 대하여 한번에 1 개 이상의 수평 전극에 라이트(write)펄스를 인가하지 못하는 제약점이 있고, 이로 인해 수평 전극들은 서로 다른 시간에 구동이 되어야 한다. 따라서, 각 부화면을 구성하기 위해서는 모든 수평 전극들을 주사하는 시간이 필요하고, 각각의 셀은 평균 부화면에 할당된 시간에서 주사 시간만큼 감소된 시간 동안만 방전을 유지시킬 수 있다. 주사에 필요한 시간은 수평 전극의 수가 증가할수록 증가하며, 이 시간 동안은 방전을 유지시킬 수 없기 때문에 PDP의 휘도 및 컨트라스트(contrast)저하를 발생시키는 요인이 되어 주사에 필요한 시간은 가능한 한 줄여 줄 필요가 있다. 또한, 부화면 구성시 상위 비트와 하위 비트들 사이에 방전 시간의 차이가 크고 순차적으로 부화면을 구성 시키기 때문에 방전 시간의 차이로 인한 프릭커(flicker)현상이 많이 발생된다. 프릭커(Flicker) 현상을 줄여주기 위해서는 방전 시간이 긴 상위 비트 부화면과 방전 시간이 짧은 하위 비트 부화면을 적절한 순서로 구성시켜 줄 필요가 있다.
제 1 도는 현재 많이 쓰이고 있는 3 전극 면 방전 AC PDP 셀 구조를 도시한 것이다.
격벽(Spacer)(10)은 제 1 절연판(1)(First insulating Substrate)과 제 2 절연판(2)(Second Insulating Subtrate)를 평행하게 유지 시키고 셀 사이를 격리시켜 주며, 행 전극(Row Electrode)들(3)은 스캔전극과 공통전극 두개로 구성되어 있으며 절연층(1)위에서 서로간에 평행하게 배치되어 있다. 열 전극(Column Electrode)들(4)는 절연판(2) 아래에 서로간에 평행하게 배치되어 행 전극(Row Electrode)들(3)과 매트릭스를 형성하고 있다. 절연층(Insulating Layer)(5)와 (6)은 각각 행 전극(3)과 열전극(4)를 덮어 주어 전극을 보호하고 있으며, 전극이 절연막으로 덮혀 있으므로 전극 사이에 직류 전압을 인가하여 방전을 시킬 경우 방전은 곧 소멸되어 버린다. 이러한 전극 구조를 지니는 AC PDP의 경우 방전을 유지시켜 주기 위해서는 극성이 계속적으로 반전되는 AC 전압을 전극 사이에 인가 시켜야 한다. 보호막(Protecting Layer)(7)은 절연막(5)위에 덮혀 있고, 이 보호막은 절연막을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO 박막을 사용하여 제작된다. 형광층(Fluorescent Layer)(9)는 절연층(6)위에 도포 되어 있으며, 방전에 의해 발생된 자외선에 의해 여기 되어 적색 녹색 청색(RGB) 가시광선을 발생시킨다. 방전 영역(Discharge Space)(8)은 방전이 진행되는 셀의 공간이며, 자외선 방출 효율을 높여 주기 위해 주로 Ar 과 Xe 혼합 개스로 충진 시킨다.
제 2 도는 기존 3 전극 면 방전 AC PDP 의 전극 배치를 보여 주고 있다. 행 전극들과 열 전극들이 서로 직각으로 교차하는 지점에서 각각의 셀(11)이 구성되며, 행 전극들은 화면의 주사를 위해 주로 사용되는 스캔(Scan)(S1 ∼ Sm) 전극 그룹과 방전을 유지시켜 주기 위해 주로 사용되는 공통(Common)(C1 ∼ Cm) 전극 그룹으로 이루어져 있고, 열 전극들은 데이터 입력에 주로 사용된다. 실링 영역(Sealing Region)(12)는 PDP 전체의 진공 유지를 위하여 사용되며, 격벽을 상하부 절연판 사이에 형성하고 PDP의 실링영역을 밀종한다.
각 전극들에 대한 펄스 인가는 다음과 같다. 제 3 도에서 주어진 바와 같이 공통(Common)(C1 ~ Cm) 전극들에는 셀의 방전을 유지시키기 위한 서스테인 펄스(Sustain Pulse)가 인가되어 지고 스캔(Scan)(S1 ∼ Sm) 전극들에는 공통(Common) 전극들의 펄스들과 모양은 같지만 위치가 다른 서스테인 펄스가 인가된다. 그리고 스캔(Scan)전극들 각각에는 화면의 주사를 위해 사용되는 주사 펄스(Scan Pulse)와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스(Erase pulse)들이 추가로 입력되어 셀의 켜짐과 꺼짐을 제어한다. 열 전극들(D1 ∼ Dn)에는 스캔(Scan)전극에 입력되어지는 주사 펄스와 동기화가 된 데이터 펄스들을 입력시켜서 라이트(write)펄스를 얻는다. 만약 셀(S1 ,D1 )이 방전 되어야 할 경우, 포지티브(Positive)인 데이터 펄스가 D1 에 입력되고 주사 펄스가 데이터 펄스와 동기화가 되어 S1 에 입력되어 지면 S1 전극과 D1 전극 사이의 전압이 방전을 일으키기 위해 필요한 임계전압 이상이 되어 방전이 발생된다. 이 상태는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 S1 과 C1 의 서스테인 펄스에 의해 발생된 전계에 의해 다음 소거 펄스가 인가될 때 까지 유지되며, 주사 펄스보다 진폭이 낮은 소거 펄스가 인가되면 하전 입자에 의한 전계와 소거 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다. 이상 기술한 각 전극들의 역할을 정리하면 스캔(Scan)전극들은 서스테인과 화면 주사 역할을 하는 반면 공통(Common)전극들은 서스테인 기능만 수행한다. 그리고 데이타(Data) 전극들은 화면 구성을 위한 데이터 입력을 담당한다.
제 4 도에서는 256 계조(grey level) 구현을 위한 기존의 부화면 구동법의 주사 방식을 도시 하였다. 한 화면은 8 개의 부화면으로 이루어져 있고, 각 부화면 시간은 TA로 일정하다. 따라서 하나의 화면을 구성 시키는데 필요한 시간 TFIELD는 8TA가 된다. 각 부화면에 할당된 시간 TA 중 방전에 사용되는 시간은 MSB 부터 LSB 순으로 각각 TA , TA/2, TA/4, TA/8, TA/16, TA/32, TA/64, TA/128 동안 만이 사용된다. 따라서, 한 화면을 구성 시키기 위한 시간 8TA 중 방전에 사용될 수 있는 시간TS 는 2TA 이고 방전에 사용될 수 없는 시간TNS 는 6TA이다. 따라서 낭비되는 시간(TNS)의 백분율(Waste)과 효율(Efficiency)은 다음과 같다.
이 수치들은 부화면 구동법을 사용한 AC PDP 의 경우 실제로 방전에 사용될 수 있는 시간이 전체 시간의 25% 미만임을 보여 주고 있으며, 부화면 구동법을 사용한 AC PDP 에서 휘도(Brightness)를 현격히 떨어뜨리는 주 요인으로 작용한다.
본 발명에서는 방전에 사용되지 못하고 낭비되는 시간을 최소화 시켜 AC PDP의 효율을 높여 화면의 휘도를 증가 시키며 불균일한 방전 시간의 차이로 부터 발생되는 프릭커(flicker)현상을 감소시킬 수 있는 주사 방식을 제시하는데 그 목적이 있다. 이를 위해, 본 발명에서는 디지털 영상 신호를 MSB 부터 LSB 까지 같은 종류의 비트 끼리 모은 후, 하위 비트부터 먼저 주사시킨 다음 상위 비트를 주사 시키는 하위비트 선행 주사법을 사용한다. 하위 비트 선행 주사법에서는 상위 비트 1 개와 하위 비트 1 개씩 비트 쌍을 만들어 적절한 순서로 주사하여 화면을 구성시킬 경우, 기존의 부화면(subfield) 구동법에 비해 AC PDP 영상의 휘도를 증가시킬 수 있을 뿐만 아니라, 긴 방전 시간이 요구되는 상위 비트와 짧은 방전 시간이 요구되는 하위 비트를 짝을 이루어 구동 시킴으로 인해 불균일한 방전 시간의 차이로 부터 발생되는 프릭커(flicker) 현상도 감소시킬 수 있다.
제 5 도는 본 발명을 구현 시키기 위한 기본 전극 배치도이다. 제 2 도에서 주어진 기존의 3 전극 면방전 AC PDP의 전극 배치와 비교하여, 제 5 도에서는 서스테인 펄스만이 인가되는 공통(Comon) 전극들을 서스테인 펄스 뿐만 아니라 주사 펄스와 소거 펄스도 인가시킬 수 있는 스캔(Scan) 전극으로 모두 교체 하였다. 이러한 전극 배치 하에서 제 6 도에서 주어진 바와 같이 왼쪽에 서스테인 펄스 다음에 위치 시켜서 위치한 S 전극들과 오른쪽에 위치한 S' 전극들에 인가되는 주사 펄스들을 각각의 서로 겹치지 않게 하면 서스테인 펄스의 한 주기 안에 두개의 행을 처리 할 수 있다. 디지털 영상 신호의 MSB가 17 이고 LSB 가 10 일 경우, 비트 쌍은(10, 17),(11, 16),(12, 15 ),(13, 14 )가 되게 구성하고, 비트 쌍의 상위 4개 비트들은 데이터 펄스(Data Pulse)(1) 위치에 입력 시켜서 S 전극들을 이용하여 주사 시키고 하위 4 개의 비트들은 데이터 펄스(Data Pulse)(2) 위치에 입력 시켜서 S' 전극을 이용하여 동시에 주사 시킨다. 각 행에서 비트 쌍에 있는 비트들은 시간 축상에서 연속하여 주사 시키고, 서로 다른 행 간에서는 같은 종류(상위-상위 또는 하위-하위)의 비트가 동시에 주사되는 경우는 없게 한다. 즉, 서로 다른 행 간에 상위-하위 또는 하위-상위 비트 들을 주사 시킬 경우에는 S와 S' 모두를 이용하여 주사 시키고, 같은 종류의 비트 들이 두 행에서 동시에 주사되어야 할 경우가 발생되면 시간 축 상에서 비트 쌍간의 간격을 두어 서로 겹치지 않게 한 후 각각의 행에서 구동 되어야 할 신호가 상위 비트면 S 만을, 하위 비트면 S' 만을 이용하여 주사 시킨다.
이와같은 방법으로 3 전극 AC PDP를 구동시키면 하위 비트들이 상위 비트 앞에 위치함과 동시에 서로 연속하여 주사 되므로 기존의 방법에서 가장 문제점이 되었던 하위 비트에서의 시간 낭비를 완전히 해소할 수 있으며, 불균일한 방전 시간의 차이로 부터 발생되는 프리커(flicker) 현상도 감소시킬 수 있다.
제 7 도는 상기 기술한 하위 비트 선행 주사법을 적용할 경우 시간에 대한 화면 주사 순서를 도시한 것이다. 방전에 사용될 수 있는 MSB의 시간을 기존의 부화면 시간 TA 와 같게 할 경우, 방전에 사용될 수 있는 시간 TS 는
로서 약 2TA 가 되며, 방전에 사용되 수 없는 시간 TNS 은
가 된다. TNS 가 필요한 이유는 앞에서 설명한 바와 같이 16 , 15, 및 14 주사시 서로 다른 행간에서 같은 종류의 비트가 동시에 주사되는 경우는 없게 하기 위해서이다. 이 경우, 하나의 화면을 주사 시키기 위해 필요한 시간 TFIELD 는 TS + TNS 가 되어 효율(Efficiency)은
가 되어 기존 방법에 비해 약 2 배로 증가한다.
제 8 도는 방전에 사용될 수 있는 시간 TS 를 증가 시키기 위해 MSB의 방전 시간을 제 7 도에 비해 2 배로 늘린 경우이다. 이 경우, 모든 비트의 시간을 2 배 늘려 주어야 하므로 TS 는 4T4 가 되고, 16 주사시 서로 다른 행 간에서 같은 종류의 비트가 동시에 주사되는 경우가 없게 되며, 15 와 14 를 주사시킬 때만 비트 쌍 간의 간격이 필요하게 된다. 따라서, 방전에 사용될 수 없는 시간 TNS 는
가 된다. 식(2)에서 비트 쌍 간의 간격을 식(1)에서 사용한 1/4T4 와 1/8T4 대신에 1/2T4 와 1/4T4 를 사용한 이유는 각 비트의 시간을 2배로 늘려 주었기 때문이다. 따라서, TFIELD = TS + TNS = 5.25TA 가 되며 효율은
가 되어 기존 방법에 비해 약 3 배 증가한다.
제 9 도에서는 MSB의 방전 시간을 제 7 도에 비해 4 배로 늘린 경우이다. 이 경우, 모든 비트의 시간이 4 배 늘어나게 되므로 TS 는 8TA 가 되고, 16 와 15 주사시 서로 다른 행간에서 같은 종류의 비트가 동시에 주사되는 경우가 없게 되고, 14 를 주사시킬 때만 비트 쌍 간의 간격이 필요하게 된다. 따라서, TNS 는
가 된다. 식(3)에서 비트 쌍 간의 간격을 식(1)에서 사용한 1/8TA 대신에 1/2TA 를 사용한 이유는 각 비트의 시간을 4배로 늘려 주었기 때문이다. 따라서, TFIELD = TS + TNS = 8.5TA 가 되며 효율은
가 되어 기존 방법에 비해 약 3.8배 증가한다.
MSB의 방전시간을 제 7 도에 비해 4 배 이상으로 증가시킬 경우, 모든 비트의 시간이 4 배 이상으로 늘어나게 되므로 TS 는 16TA 이상이 되고, TNS 는 14 의 빛 방출 시간 T4 가 TA 이상이 되기 때문에 0으로 줄어들게 되어 100 %에 가까운 효율을 가질 수 있다, MSB시간이 아주 짧은 경우에는 대부분의 시간이 방전을 진행시킬 수 없는 화면 주사에 사용되어 효율은 0%가 된다.
제 10 도와 제 11 도는 이상 기술한 Ts 의 변화에 대한 TNS 및 TFIELD 의 변화를 도시한 것이다. 제 10 도에서 TS 가 증가할수록 TNS는 감소하여 효율이 증가함을 볼 수 있고, 제 11 도에서는 Ts를 증가시킬수록 TFIELD도 증가시킬 필요가 있음을 볼 수 있다. 따라서, 하위 비트 선행 주사법을 이용한 최적의 주사 방식을 선택하기 위해서는 효율과 TFIELD 을 고려하여
· T4 및 TFIELD 값을 정하고
· 제 11 도를 이용하여 TFIELD 값에 상응하는 TS 을 선택한 후
· 제 10 도를 이용하여 선택된 TS 값에 상응하는 TNS 을 선택하여
· MSB 시간 T7 이 TS 의 1/2 이라는 사실을 이용하여 다른 비트에 할당된 시간들을 결정한다.
여기서, TA 와 TFIELD 의 값은 PDP의 규격 및 TV 방송 규격에 의해 결정되어지는 값이다.
이상 기술한 하위 비트 선행 주사법을 화면 분할 구동 방식에 적용하면 보다 더 좋은 특성을 얻을 수 있다. 화면 분할 구동 방식을 적용 시키기 위한 전극 배치는 제 12 도에 주어진 바와 같다. 제 5 도의 전극 배치도와 비교하여 변경된 점들은 전체 패널을 2 등분하여 상부 전극들을 S1 전극들과 S1 전극들로, 하부 전극들을 S2 전극들과 S2 전극들로 구분하여, 제 13 도에서 주어진 바와 같이 상부에는 음(-) 극성의 서스테인 펄스들을 입력시키고, 하부에는 극성이 바뀐 양(+)극성의 펄스들을 입력시킨다.
상부 화면의 S1 전극들과 S1 전극들의 서스테인 펄스들은 서로 1/2 주기 만큼의 위상 차이를 두고, 하부 화면의 S2 전극들과 S2 전극들 사이에도 서스테인 펄스들은 1/2 주기 만큼의 위상 차이를 둔다. 또한, 하부 화면의 서스테인 펄스들은 상부 화면의 같은 형의 서스테인 펄스들에 비해 1/4 주기 만큼 지연되게 한다. 이러한 서스테인 펄스들을 입력시키면, 제 13 도에서 도시한 바와 같이 S1 에 입력되는 주사 펄스와 S1 에 입력되는 주사 펄스가 서로 겹치지 않게 할 수 있어서 서스테인 전압 파형 한 주기에 두 번 주사가 가능하게 된다. (S1,S1 )과 (S2,S2 ) 사이에도 같은 방법으로 주사 펄스가 겹치지 않게 하면 주사를 시킬 수 있어서 전체적으로 보았을 때 서스테인 한 주기에 4 번의 주사가 가능하게 된다.
데이터 펄스 D1 에서, 극성이 양인 데이터 펄스 D+는 화면의 상부 주사를 위한 S1 및 S1 전극들을 위한 데이터 펄스들 이고, 극성이 음인 데이터 펄스 D- 는 화면의 하부 주사를 위한 S2 및 S2 전극들을 위한 데이터 펄스들이다. D+ 와 D-는 교대로 입력시키며, 각각 대응하는 S1, S1 및 S2, S2 등의 전극들의 주사 펄스와 동기를 이루어 셀의 켜짐과 꺼짐을 제어한다. 이래이즈(Erase) 펄스들은 상부 화면은 음 극성의 펄스를 사용하고, 하부 화면은 양(+) 극성의 펄스를 사용하여 일정한 시간이 흐른 뒤에 스캔(Scan) 전극들(S1, S1 ,S2 , S2 전극들)에 인가된다. 이러한 형태로 데이터 펄스를 인가하면, 화면의 상(하)부에서 서스테인 방전이 일어나고 있는 동안 다른 한쪽의 화면인 하(상)부를 주사시킬 수 있다.
제 12 도에서 주어진 화면 분할 구동 방식을 위한 전극 배치에서는 화면의 주사가 상부 및 하부 화면으로 나누어져 서로 독립적으로 진행시킬 수 있기 때문에, 하위 비트 선행 주사법을 적용시킬 경우 제 14 도와 같이 제 4 도를 반으로 나누어 앞 부분을 일치시켜 놓은 형태가 되는 주사가 가능하다. 이 경우, 화면의 상부와 하부를 동시에 주사 시키기 때문에 화면 주사에 필요한 시간이 TA/2 가 되므로, 16 주사시 상부나 하부 화면 내에서 서로 다른 행 간에서 같은 종류의 비트가 동시에 주사되는 경우가 없게 된다. 따라서, 15 와 14 를 주사시킬 때 만 비트 쌍 간의 간격이 필요하게 되어 방전에 사용될 수 없는 시간인 TNS1 = TA/2를 줄일 수 있다. 이 시간들을 제거한 하위 비트 선행 주사 방식을 제 15 도에 도시하였다. 제 15 도의 경우, TS ,TNS ,TFIELD 및 효율은
로 주어지고, 기존의 방식에 비해 효율이 약 3 배 증가되었다. 위의 TNS 계산에서 TA 대신에 TA/2가 사용된 이유는 패널을 상부와 하부로 분할하여 구동 시키기 때문이다.
제 16 도는 TS 를 증가 시키기 위해 MSB의 방전 시간을 제 15 도에 비해 2 배로 늘린 경우이다. 이 경우, 모든 비트의 시간이 2 배 늘어나게 되므로 Ts 는 4TA 가 되고, 16 와 15 주사시 서로 다른 행 간에서 같은 종류의 비트가 동시에 주사되는 경우가 없게 되며, 14 를 주사시킬 때만 비트 쌍 간의 간격이 필요하게 된다. 따라서, TS, TNS, TFIELD 그리고 효율은
로 되어 더 이상의 최적화가 필요 없다
이상 기술한 하위 비트 선행 주사법에서는 하위 비트와 상위 비트로 구성된 비트 쌍을 만들고, 비트 쌍 들을 적절한 순서로 배치한 후, 비트 쌍의 하위 비트를 먼저 주사한 뒤 연속하여 상위 비트를 주사 시킴으로 인해 AC PDP의 효율을 높이고 동시에 화면 구성에 필요한 시간을 줄여 대형 PDP에서 주사 시켜야 할 데이터 양이 증가하여도 쉽게 처리할 수 있도록 하였다. 또한, 본 방법은 방전 시간이 긴 상위 비트와 방전 시간이 짧은 하위 비트가 서로 짝을 이루어 연속적으로 주사 되므로 방전 시간의 불균일로 인한 프릭커(flicker)현상을 감소시킬 수 있다.
제 1 도 3 전극 면 방전 AC PDP의 셀의 구성도
제 2 도 3 전극 면 방전 AC PDP의 기존 전극 배치도
제 3 도 3 전극 면 방전 AC PDP의 기존 전극 배치를 이용한 구동 파형도
제 4 도 기존의 부화면 주사 방식도
제 5 도 하위 비트 선행 주사법을 위한 기본 전극 배치도
제 6 도 하위 비트 선행 주사법을 위한 기본 구동 파형도
제 7 도 하위 비트 선행 주사법을 적용한 주사 방식Ⅰ도
제 8 도 하위 비트 선행 주사법을 적용한 주사 방식Ⅱ 도
제 9 도 하위 비트 선행 주사법을 적용한 주사 방식 Ⅲ 도
제 10 도 하위 비트 선행 주사법에서 방전에 이용될 수 있는 총 시간 Ts 의 변화에 대한 방전에 사용될 수 없는 시간 TNS 의 변화도
제 11 도 하위 비트 선행 주사법에서 방전에 이용될 수 있는 총 시간 Ts 의 변화에 대한 허용가능한 1 필드 구성 시간 TFIELD 의 변화도
제 12 도 화면 분할 구동 방식에 하위 비트 선행 주사법을 적용하기 위한 전극 배치도
제 13 도 화면 분할 구동 방식에 하위 비트 선행 주사법을 적용하기 위한 기본 구동 파형도
제 14 도 화면 분할 구동 방식을 위해 제 7 도를 2 분할 하여 위 아래에 포개놓은 형태도
제 15 도 제 14 도에서 주사가 일어나지 않는 시간을 제거한 주사 방식도
제 16 도 제 8 도를 제 12 도의 전극 배치도에 적용했을 때 결과하는 주사 방식도
*** 도면의 주요 부분에 대한 부호의 설명 ***
1 : 하부 절연판 2 : 상부 절연판
3 : 행 전극 4 : 열 전극
5 : 하부 절연막 6 : 상부 절연막
7 : 보호막 8 : 방전 공간
9 : 형광막 10 : 격벽
11 : 셀 12 : 진공 봉합 지역

Claims (9)

  1. 각각의 셀들이 2개의 행 전극과 1개의 열 전극으로 구성된 3전극 면 방전 AC PDP를 구동하는 방법에 있어서,
    영상 신호의 최상위 비트를 17, 그 다음 비트를 16 등의 순서로 8비트 디지털 신호로 표기할 때, 상위 비트와 하위 비트들을 (10, 17) (11, 16)(12, 15)(13, 14)의 순서로 4개의 비트 쌍을 구성하여, 각각의 비트 쌍의 하위 비트를 먼저 주사한 뒤 연속하여 상위 비트를 주사시킨 후, 다음 순서의 비트 쌍을 주사 시키는 것을 특징으로 하며,
    상기 열 전극들에는 데이터 펄스를 인가하고 상기 행 전극들에는 주사, 소거, 및 서스테인 펄스를 인가하며,
    상기 행 전극들 중 어느 한 전극을 S전극이라 하고, 다른 한 전극을 S' 라 표시할 때,
    상기 S 전극에는 하위 비트 데이터 신호와 동기를 맞추어 주사 펄스를 인가 시키고, 상기 S' 전극에는 상위 비트 데이터 신호와 동기를 맞추어 주사 펄스를 인가 시켜서 두 개의 주사 펄스가 서로 겹치지 않게 하여 서스테인 펄스의 한 주기 안에 연속적으로 하위 비트와 상위 비트를 구동함이 가능하도록 하는 것을 특징으로 하는 면 방전 AD PDP를 구동하는 방법.
  2. 제 1항에 있어서,
    상기 행 전극들에 쌍을 이뤄 인가되는 비트 데이터 신호(10, 17) (11, 16)(12, 15)(13, 14)간의 간격을 각각 0, TNS1, TNS2, TNS3 로 설정하여 전체 화면을 주사 시켜는 것을 특징으로 면 방전 AC PDP를 구동하는 방법.
  3. 제 1항에 있어서,
    상기 행 전극들에 쌍을 이뤄 인가되는 비트 데이터 신호 (10, 17) (11, 16)(12, 15)(13, 14) 간의 간격을 각각 0, 0, TNS1, TNS2, 로 설정 하여 전체 화면을 주사시키는 것을 특징으로 면방전 AC PDP를 구동하는 방법.
  4. 제 1항에 있어서,
    상기 행 전극들에 쌍을 이뤄 인가되는 비트 데이터 신호(10, 17) (11, 16)(12, 15)(13, 14)간의 간격을 각각 0, 0, 0, TNS1로 설정 하여 전체 화면을 주사 시키는 것을 특징으로 면 방전 AC PDP를 구동하는 방법.
  5. 각각의 셀들이 2 개의 행 전극과 1 개의 열 전극으로 구성된 3 전극 면방전 AC PDP 구동 시스템에 있어서,
    화면을 2 분할 하고, 상위 비트와 하위 비트들을 (10, 17) (11, 16)(12, 15)(13, 14)의 순서로 4개의 비트 쌍을 구성하여, 각각의 분할된 화면에 대하여 비트 쌍의 하위 비트를 먼저 주사한 뒤 연속하여 상위 비트를 주사시킨 후, 다음 순서의 비트 쌍을 주사 시키는 것을 특징으로 하는 면방전 AC PDP 구동 시스템.
  6. 제 5항에 있어서,
    상기 열 전극들에는 데이터 펄스를 인가하고 상기 행 전극들에는 주사, 소거 및 서스테인 펄스를 인가하며,
    상기 행 전극들 중 2개의 행 전극들을 상부 화면에서는 S1 전극과 S1' 전극으로 표시하고, 하부 화면에서는 S2 전극과 S2' 전극으로 표시할때,
    상기 S1 및 S2 전극들에는 하위 비트 데이터 신호와 동기를 맞추어 주사 펄스를 인가시키고, 상기 S1' 및 S2' 전극들에는 상위 비트 데이터 신호와 동기를 맞추어 주사 펄스를 인가시켜서 두 개의 주사 펄스가 서로 겹치지 않게 하여 서스테인 펄스의 한 주기 안에 연속적으로 하위 비트와 상위 비트를 구동하도록 하는 것을 특징으로 하는 면방전 AC PDP 구동 시스템.
  7. 제 6항에 있어서,
    상기 상부 화면의 서스테인 펄스들과 하부 화면의 서스테인 펄스들 사이에 1/4 주기 만큼 위상 차이를 두고, 모든 펄스들의 극성을 상부 화면과 하부화면에서 반대로 하여 화면의 주사 속도를 2배 빠르게 한 면 방전 AC PDP 구동 시스템.
  8. 제 6항에 있어서,
    상기 행 전극들에 쌍을 이뤄 인가되는 비트 데이터 신호(10, 17) (11, 16)(12, 15)(13, 14)간의 간격을 각각 0, 0, TNS1, TNS2로 설정하여 전제 화면을 주사시키는 것을 특징으로 하는 면 방전 AC PDP 구동시스템.
  9. 제 6항에 있어서,
    상기 행 전극들에 쌍을 이뤄 인가되는 비트 데이터 신호(10, 17) (11, 16)(12, 15)(13, 14)간의 간격을 각각 0, 0, 0, TNS1로 설정하여 전체 화면을 주사 시키는 것을 특징으로 하는 면 방전 AC PDP 구동 시스템.
KR1019960057320A 1996-11-12 1996-11-26 면방전acpdp를구동하는방법과그시스템 Expired - Fee Related KR100517361B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960057320A KR100517361B1 (ko) 1996-11-26 1996-11-26 면방전acpdp를구동하는방법과그시스템
US08/968,942 US6198476B1 (en) 1996-11-12 1997-11-12 Method of and system for driving AC plasma display panel
JP31035197A JP3346730B2 (ja) 1996-11-12 1997-11-12 交流形プラズマ表示装置の駆動方法及びそのシステム
JP2001051895A JP2001272950A (ja) 1996-11-12 2001-02-27 交流形プラズマ表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057320A KR100517361B1 (ko) 1996-11-26 1996-11-26 면방전acpdp를구동하는방법과그시스템

Publications (2)

Publication Number Publication Date
KR19980038421A KR19980038421A (ko) 1998-08-05
KR100517361B1 true KR100517361B1 (ko) 2005-12-26

Family

ID=37306866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057320A Expired - Fee Related KR100517361B1 (ko) 1996-11-12 1996-11-26 면방전acpdp를구동하는방법과그시스템

Country Status (1)

Country Link
KR (1) KR100517361B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546582B1 (ko) * 1999-06-15 2006-01-26 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429293A (ja) * 1990-05-25 1992-01-31 Mitsubishi Electric Corp プラズマディスプレイの表示方式
JPH05127614A (ja) * 1991-11-05 1993-05-25 Nippon Hoso Kyokai <Nhk> 中間調画像表示方法
KR930020340A (ko) * 1992-03-30 1993-10-19 박경팔 플라즈마 표시소자의 구동방법 및 방전유지시간 제어회로
JPH06282242A (ja) * 1993-03-25 1994-10-07 Pioneer Electron Corp ガス放電パネルの駆動方法
JPH08248916A (ja) * 1995-03-07 1996-09-27 Oki Electric Ind Co Ltd 直流型プラズマディスプレイの駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429293A (ja) * 1990-05-25 1992-01-31 Mitsubishi Electric Corp プラズマディスプレイの表示方式
JPH05127614A (ja) * 1991-11-05 1993-05-25 Nippon Hoso Kyokai <Nhk> 中間調画像表示方法
KR930020340A (ko) * 1992-03-30 1993-10-19 박경팔 플라즈마 표시소자의 구동방법 및 방전유지시간 제어회로
KR100230443B1 (ko) * 1992-03-30 1999-11-15 손욱 플라즈마 표시소자의 구동방법 및 방전유지시간 제어회로
JPH06282242A (ja) * 1993-03-25 1994-10-07 Pioneer Electron Corp ガス放電パネルの駆動方法
JPH08248916A (ja) * 1995-03-07 1996-09-27 Oki Electric Ind Co Ltd 直流型プラズマディスプレイの駆動方法

Also Published As

Publication number Publication date
KR19980038421A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
JP3346730B2 (ja) 交流形プラズマ表示装置の駆動方法及びそのシステム
WO2000030065A1 (en) A high resolution and high luminance plasma display panel and drive method for the same
US7106278B2 (en) Plasma display panel and driving method thereof
KR100396164B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US6232935B1 (en) Plasma display panel and method for driving the same
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
US20030038757A1 (en) Plasma display apparatus and driving method thereof
KR100517361B1 (ko) 면방전acpdp를구동하는방법과그시스템
KR100225177B1 (ko) 위상 차이법을 이용한 교류형 플라즈마 표시장치(ac pdp)구동방법
KR100426574B1 (ko) 구역 주사 방식을 이용한 ac pdp 구동방법
KR100468420B1 (ko) 3전극면방전acpdp의주사방식
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100492952B1 (ko) 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치
KR19990008956A (ko) 피디피의 구동방법
US20090058765A1 (en) Plasma Display Device
US20060001605A1 (en) Plasma display device and driving method for use in plasma display device
KR100462317B1 (ko) 에이씨 피디피 구동장치
KR100516640B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100251150B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR19980038418A (ko) 3 전극 면 방전 ac pdp의 부화면 주사방법
KR19980035146A (ko) 위상 차이법을 이용한 교류형 플라즈마 표시장치(ac pdp) 구동방법 및 그 회로와 pdp패널
US20050134190A1 (en) Plasma display paired addressing
KR100487867B1 (ko) 플라즈마디스플레이패널을구동하기위한프레임메모리구동방법
KR100492950B1 (ko) 에이씨피디피구동시스템
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961126

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961126

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20021114

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040327

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050617

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050920

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050921

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080826

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090827

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110620

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120827

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130823

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150809