[go: up one dir, main page]

KR100513923B1 - 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자 - Google Patents

질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자 Download PDF

Info

Publication number
KR100513923B1
KR100513923B1 KR1020040063722A KR20040063722A KR100513923B1 KR 100513923 B1 KR100513923 B1 KR 100513923B1 KR 1020040063722 A KR1020040063722 A KR 1020040063722A KR 20040063722 A KR20040063722 A KR 20040063722A KR 100513923 B1 KR100513923 B1 KR 100513923B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
quantum well
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040063722A
Other languages
English (en)
Inventor
윤의준
권순용
문필경
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020040063722A priority Critical patent/KR100513923B1/ko
Priority to US10/596,126 priority patent/US7977664B2/en
Priority to JP2006545225A priority patent/JP4719689B2/ja
Priority to DE112004002804T priority patent/DE112004002804B4/de
Priority to PCT/KR2004/002688 priority patent/WO2006016731A1/en
Application granted granted Critical
Publication of KR100513923B1 publication Critical patent/KR100513923B1/ko
Priority to US13/151,162 priority patent/US20120187366A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 In-rich InGaN 양자우물층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자에 관한 것으로, AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층 위에 질화물 반도체층을 성장시키기 위한 소스로서 In 소스와 질소 소스만을 공급하여 상기 질화물 반도체층을 성장시키는 제1 단계, 질소 소스만을 공급하고 In 소스의 공급을 중단하여 상기 질화물 반도체층의 두께를 감소시키는 제2 단계 그리고, 두께가 감소된 질화물 반도체층 위에 이 질화물 반도체층보다 높은 밴드갭 에너지를 가지는 추가의 질화물 반도체층을 성장시키는 제3 단계를 포함하는 것을 특징으로 하는 질화물 반도체층을 성장시키는 방법 및 이 질화물 반도체층을 포함하는 질화물 반도체 발광소자를 제공하며, 이에 의해 국소 캐리어 준위 형성, 높은 캐리어 가둠 효과 및 에너지 밴드 구조에서의 단일 에너지 레벨 형성을 통한 고효율의 단파장 자외선 광원의 제작이 가능해진다.

Description

질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자{Growth Method of Nitride Semiconductor layer and Light Emitting Device Using the Growth Method}
본 발명은 질화물 반도체를 이용한 자외선 광원 개발에 관한 것으로, 보다 상세하게는 활성층으로 기존의 Ga-rich InGaN 양자우물층 대신 얇은 두께의 In-rich InGaN 양자우물층을 이용하여 높은 발광 효율 및 단일 발광 피크를 갖는 질화물 반도체 발광소자를 개발하는 방법에 관한 것이다.
질화물 반도체를 이용하여 자외선 광원을 형성하는 경우, 대부분 10% 이하의 InN 조성을 갖는 Ga-rich InGaN 양자우물층을 사용하여 왔으며 발광 파장이 짧아질수록 발광 효율이 떨어지는 것으로 알려져 있다.
일반적으로 질화물 반도체를 이용한 가시광 영역의 녹색, 청색 광원의 경우, 적당한 기판의 부재로 인한 박막에서의 높은 결함 밀도에도 불구하고 높은 발광 효율을 얻고 있다. 이는 InGaN 양자우물층 내에서의 InN의 상분리 현상 및 조성 불균일 현상에 기인한 국소 캐리어 준위의 형성에 기인하며, InN의 조성이 증가할수록 이러한 효과는 크게 나타나는 것으로 알려져 있다.
하지만 자외선 광원의 경우, InGaN 양자우물층에서의 InN 조성이 가시광 광원에서의 그것보다 작기 때문에 국소 캐리어 준위 형성이 어려워 발광 효율이 떨어지게 된다. 또한 녹색, 청색 광원에 비해 InGaN 양자우물층과 덮개층(혹은 장벽층)과의 에너지 레벨 차이가 매우 작기 때문에 캐리어 가둠 효과가 떨어지는 현상이 발생하여 발광 효율이 떨어지게 된다.
이러한 이유들로 인해, 아직까지 10%이하의 InN 조성을 갖는 Ga-rich InGaN 양자우물층을 이용한 기존의 자외선 광원에서는 높은 발광 효율을 얻지 못하고 있는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 자외선 영역의 발광파장을 갖는 고효율 발광소자를 제작하기 위하여 활성층으로 얇은 두께의 In-rich InGaN 양자우물층을 이용하는 방법을 제공하는 데에 있다.
또한, 본 발명은 인듐이 풍부한 영역과 인듐이 조성 경사를 가지는 영역으로 된 양자우물층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다. 요구되는 파장을 가지는 활성층을 포함하는 발광소자를 제공하기 위해서는 그 활성층의 파장이 제어가능하거나 예측가능해야 하는데, 본 발명자들은 충분한 성장정지를 거친 In-rich InGaN층의 PL 피크가 자외선 영역으로 이동할 수 있다는 것을 실험과 이론적 계산을 통해 알아냈다. 본 발명은 이러한 결과를 바탕으로 하여, 그 발광파장이 제어가능한 In-rich InGaN 양자우물층을 포함하는 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.
이를 위해, 본 발명은 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층 위에 질화물 반도체층을 성장시키기 위한 소스로서 In 소스와 질소 소스만을 공급하여 상기 질화물 반도체층을 성장시키는 제1 단계, 질소 소스만을 공급하고 In 소스의 공급을 중단하여 상기 질화물 반도체층의 두께를 감소시키는 제2 단계 그리고, 두께가 감소된 질화물 반도체층 위에 이 질화물 반도체층보다 높은 밴드갭 에너지를 가지는 추가의 질화물 반도체층을 성장시키는 제3 단계를 포함하는 것을 특징으로 하는 질화물 반도체층을 성장시키는 방법을 제공한다.
여기서, AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층과 추가의 질화물 반도체층은 p형 또는 n형 불순물로 도핑될 수 있으며, 바람직하게는 GaN로 이루어진다.
또한, 본 발명은 기판, 기판 위에 성장되며, 최상층이 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층인 적어도 하나 이상의 질화물 반도체층, 최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층 위에 성장되며, 성장을 위한 소스로 In 소스와 질소 소스를 사용하여 성장되고, 성장 후 In 소스의 공급을 차단하고 질소 소스만을 공급하는 성장정지를 통해 두께가 감소된 양자우물층, 그리고, 두께가 감소된 양자우물층 위에 성장되며, 양자우물층보다 높은 밴드갭 에너지를 가지는 추가의 질화물 반도체층을 포함하며, 상기 양자우물층은 인듐이 풍부한 영역을 포함하며, 최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층과 인듐이 풍부한 영역 사이에서 인듐의 조성이 증가하는 제1 조성 경사 영역을 가지고, 인듐이 풍부한 영역과 추가의 질화물 반도체층 사이에서 인듐의 조성이 감소하는 제2 조성 경사 영역을 가지는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.
여기서, 최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층, 양자우물층, 및 추가의 질화물 반도체층은 p형 또는 n형 불순물로 도핑될 수 있다.
또한, 본 발명은 제1 조성 경사 영역과 제2 조성 경사 영역의 인듐 조성 변화가 비대칭인 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다. 물론, 제1 조성 경사 영역과 제2 조성 경사 영역은 대칭적인 조성 경사를 가질 수 있다.
또한, 본 발명은 양자우물층의 두께가 2nm이하인 것을 특징으로 하는 질화물 반도체 발광소자를 제공하며, 이 경우에 양자우물층이 InxGa1-xN로 이루어지는 것이 바람직하다. 양자우물층의 두께가 2nm이상이 되면 캐리어 가둠 효과에 의한 자외선 영역으로의 발광 파장 조절이 쉽지 않기 때문에 양자우물층의 두께는 2nm이하인 것이 바람직하다.
삭제
또한, 본 발명은 추가의 질화물 반도체층이 AlyGa1-yN (0≤y≤1)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다. 물론, 추가의 질화물 반도체층은 In을 포함할 수 있다.
또한, 본 발명은 양자우물층에 접하며, 추가의 질화물 반도체층 보다 밴드갭 에너지가 큰 적어도 하나의 AlyGa1-yN (0≤y≤1) 장벽층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.
또한, 본 발명은 적어도 하나의 AlyGa1-yN (0≤y≤1) 장벽층과 양자우물층이 교대로 적층되어 다중양자우물구조를 형성하는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 In-rich InGaN 양자우물층의 성장 방법을 설명하기 위한 순서도이고, 도 2 내지 도 4는 본 발명의 실시예에 따른 In-rich InGaN 양자우물층의 성장 방법을 단계별로 보여주는 단면도들이다.
먼저 도 1의 단계 s1과 도 2를 참조하여, 챔버(도시 생략) 내에 재치된 기판(105) 상에 In의 3족원 및 질소원만을 공급하여 일반적인 Ga-rich InGaN 에피층의 성장 온도보다 고온에서 In-rich InGaN층(110)을 성장시킨다.
GaN 기판(105) 위에 In의 3족원 및 질소원만을 공급하므로 InN 층이 형성되는 것으로 기대되지만, GaN와 InN의 10% 이상의 높은 격자불일치로 인하여 실제로는 1~2 ML(monolayer(s)) 이상의 두께를 갖는 InN층에서는 원자간 상호 섞임 현상 및 결함 발생이 일어나게 된다. 그 결과, 조성 경사 및 고결함 밀도를 갖는 In-rich InGaN층(110)이 형성된다.
본 실시예에서 상기 기판(105)은 GaN 기판인데, 상기 질화물 반도체와 이종인 이종기판(100) 상에 통상적인 2 단계 성장법으로 1000℃ 이상의 고온에서 1㎛ 이상 성장시킨 GaN 에피층(102)을 포함하는 것이다. 이 때 이종기판(100)은 예컨대 Si, SiC, GaAs 또는 사파이어(Al2O3) 기판이다. 그러나, 이종기판(100) 없이 HVPE법 등으로 성장한 단결정 GaN(102) 기판에 In-rich InGaN층(110)을 성장시킬 수도 있다.
바람직한 실시예에 있어서, In-rich InGaN층(110)의 성장시 MOCVD (metalorganic chemical vapor deposition) 장치를 이용하는 경우에는, 기판(105)의 온도를 700℃ 내지 800℃의 고온으로 유지하여 수행한다. 이 때, In-rich InGaN층(110)의 높은 평형증기압으로 인해 박막에서의 탈착이 주된 작용을 하게 되므로, In-rich InGaN층(110)을 성장시킬 때 3족원 및 질소원의 양을 종래보다 증가시켜 증착된 막이 기판(105) 전체를 덮을 수 있도록 한다. 예를 들어, 챔버 내로 공급되는 3족원 및 질소원의 유량을 종래보다 10배 정도 크게 한다. 종래에 bulk InN층을 성장시키기 위해 챔버에 30sccm으로 TMIn(Trimethylindium)을 공급하였다면, 본 발명의 경우에는 300sccm의 TMIn을 공급하는 것이다. 이렇게 고온에서 3족원 및 질소원의 양을 많게 하여 성장시킨 In-rich InGaN층(110)은 비교적 울퉁불퉁한 표면을 갖게 되고, 기판(105)과의 격자상수 차이로 인한 변형 에너지 증가로 인해 많은 결함을 갖게 된다.
다음, 도 1의 단계 s2와 도 3을 참조하여, In-rich InGaN층(110)을 2차원의 균일한 두께를 지니는 질화물 반도체 완충층(110a)으로 전환시키기 위해 상기 3족원의 공급을 차단하는 성장정지 단계를 수행한다.
질화물 반도체의 평형증기압이 매우 높으므로, 성장정지동안 In-rich InGaN층(110)에서 많은 양의 탈착이 일어날 것이다. 특히 이러한 탈착 현상은 In-rich InGaN층(110)의 볼록한 부분에서 더욱 원활하게 일어나게 된다. 분자의 탈착 및 표면에서의 이동, 박막 내에서의 확산 과정을 통해, 성장정지 후 질화물 반도체 완충층(110a)의 두께는 감소하게 되고 표면은 평탄해진다. 따라서 성장정지 시간을 적절히 조절하면, 1 nm 정도의 얇은 두께를 갖는 평탄한 In-rich InGaN층(110a)을 얻을 수 있게 된다. 성장정지 시간은 예컨대 60초 이내에서, 원하는 두께에 따라 변화시킬 수 있다.
성장정지 단계를 거친 후, In-rich InGaN층(110a)의 결함은 상당량 감소하게 된다. 성장정지 동안 온도는 In-rich InGaN층(110)의 성장 온도와 동일하게 고온으로 유지한다. 증착 직후 높은 결함 밀도를 지닌 불균일한 두께의 In-rich InGaN층(110)이 성장정지 동안의 볼록한 면에서의 선택적 탈착 현상 및 표면에서의 분자의 이동, 그리고 박막 내에서의 확산 과정을 통해 낮은 결함 밀도를 지닌 1 nm 정도 두께의 In-rich InGaN 완충층(110a)으로 변화된다.
다음, 계속하여 도 1의 단계 s3에 따라, 도 4에서와 같이 성장정지를 통해 결함 밀도가 감소한 In-rich InGaN층(110a) 위에 광소자로서의 응용을 위해 동일온도 혹은 그 이상의 온도에서 질화물 반도체 덮개층(120)을 성장한다. 질화물 반도체 덮개층(120)으로는 In-rich InGaN층(110a)보다 큰 에너지 밴드갭을 갖는 물질을 성장시킨다. 바람직한 실시예에 있어서, 상기 질화물 반도체 덮개층(120)으로는 GaN, AlN 또는 AlGaN 계열이 적당하다. 이 때의 성장 온도는 In-rich InGaN층(110)과 같거나 혹은 물성의 향상을 위해 더 고온에서 행하도록 한다. 두께는 필요에 따라 수 nm에서 수십 nm 수준이 되게 한다. 발광 파장을 좀 더 단파장 영역으로 이동시키기 위해, 밴드갭 에너지가 덮개층보다 더 높은 얇은 두께의 장벽층을 In-rich InGaN층의 한 쪽 혹은 양쪽에 도입할 수 있다.
이와 같이 본 발명에 따르면, 기판 위에 종래의 Ga-rich InGaN 에피층 대신 1 nm 정도의 얇은 두께를 갖는 In-rich InGaN 에피층을 활성층으로 사용함으로써 양자우물구조에서의 국소 캐리어 준위 형성 및 캐리어 가둠 효과가 크게 향상된다. 그 결과, 기존보다 우수한 발광 효율을 갖는 광소자의 제작이 가능하다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다. 또한, 다음 실험예들이 본 발명을 제한하려는 것은 아니다.
본 실험예에서 각 박막층을 성장시키는 데에 사용된 결정 성장 방법은 챔버의 압력이 300 Torr인 저압 MOCVD이었으며, 기판으로는 사파이어 기판 위에 2㎛ 두께로 성장시킨 GaN 에피층을 포함하는 GaN 기판을 사용하였다.
3족원 및 질소원으로는 TMIn(Trimethylindium), TMGa(Trimethylgallium), 암모니아(Ammonia) 등을 사용하였고, 캐리어 가스로는 H2 또는 N2 가스를 사용하였다.
먼저 GaN 기판의 표면 불순물을 제거하기 위해 기판의 온도를 1100℃로 올려 5분간 유지시켰다. 이 때 고온에서의 GaN 에피층의 탈착을 막기 위해 질소원인 암모니아를 흘려주고 캐리어 가스로는 H2 가스를 사용하였다.
그 후, In-rich InGaN 양자우물층을 성장하기 위하여 기판의 온도를 730℃로 낮추어 주었다. 730℃로 온도를 낮춘 후, 캐리어 가스를 N2 가스로 바꾸어 주고 TMIn과 암모니아를 공급하여 InN층을 90초간 성장시켰다. 하지만 이 때 생성된 InN층은 두께가 불균일하고 많은 결함층을 갖는다. 또한 InN층과 하부 GaN 기판의 상호간 원자 섞임 현상으로 인해 실제로는 InN가 아닌 조성 경사를 갖는 In-rich InGaN 에피층이 형성된다.
도 5a는 이를 확인하기 위해 조성 경사를 갖는 In-rich InGaN층을 730℃에서 성장시킨 후 같은 온도에서 20nm의 GaN 덮개층을 형성하고 나서 관찰한 투과전자현미경 사진이다. 도 5a에서 볼 수 있듯이, GaN 기판(205) 위에 고온 In-rich InGaN층(210)을 형성한 후 성장정지 없이 다음 GaN 덮개층(220)을 바로 성장시킬 경우, 2.5nm 정도의 고온 In-rich InGaN층(210)은 두께가 불균일하고 그 위에 성장시킨 GaN 덮개층(220)은 많은 결함 밀도를 갖는다.
도 5b는 730℃에서 성장시킨 In-rich InGaN층에 TMIn 공급은 차단하고 암모니아만 공급하는 10초의 성장정지를 준 후, GaN 덮개층을 덮어 촬영한 투과전자현미경 사진이다. 도 5b에서 볼 수 있는 바와 같이, 성장정지 후의 In-rich InGaN층(210a)의 두께는 1nm로 균일해지고 그 위에 성장시킨 GaN 덮개층(220)의 결함 밀도 또한 도 5a의 경우에 비해 크게 감소함을 확인할 수 있다.
도 5c는 10초의 성장정지를 준 경우의 고해상도 투과전자현미경 사진이다. 도 5b 및 도 5c에서 볼 수 있듯이, 10초의 성장정지를 줌으로써 In-rich InGaN층(210a)의 두께가 매우 균일해지고 GaN 덮개층(220)과의 계면이 매우 깨끗하게 형성되어 있음을 알 수 있다.
이처럼 730℃에서 성장정지를 통해 1nm의 두께를 갖는 평탄한 In-rich InGaN층을 성장시킨 후, 단일양자우물 구조 형성을 위해 GaN 덮개층을 동일 온도에서 20nm 성장시켰다. 이 때, InGaN층에서의 In 조성 분포에 관한 MEIS(Medium Energy Ion Scattering) 연구를 위해 GaN 덮개층의 두께를 2nm로 줄인 시편도 같이 성장하였다.
도 6은 이상의 방법으로 성장한 조성 경사를 갖는 In-rich InGaN/GaN 양자우물구조에서의 두께에 따른 In 조성 분포에 관한 MEIS 측정 및 전산모사 결과이다. MEIS법은 매우 얇은 박막에서의 조성을 비파괴적인 방법으로 원자단위의 해상도로 정확히 측정할 수 있는 방법이다. InGaN 우물층에서의 두께에 따른 조성 변화를 얻기 위해 기존의 ISAP(Ion Scattering Analysis Program)를 약간 수정하여 만든 'SIMPLE' 프로그램을 이용하여 전산모사를 하였다.
MEIS 측정시, 표면에서의 민감도를 증가시키기 위해 GaN 덮개층의 두께를 2nm로 성장한 시편을 이용하였다. 그 결과 0.43nm의 두께를 갖는 In-rich InGaN층이 존재함을 확인할 수 있었고, 이 층에서의 In의 조성은 대략 60~70% 이었으며, 이는 이론적 계산에 의한 In 조성의 값인 50~80% 범위에 있다. 또한 InGaN/GaN 계면에서 In의 조성경사가 존재함을 확인할 수 있었다. GaN 덮개층 방향으로 10% 정도의 In 조성을 갖는 0.12nm InGaN이 존재하고, 하부 GaN 기판 방향으로 30% 정도의 In 조성을 갖는 0.25nm InGaN이 존재함을 전산모사 결과 확인할 수 있었다. MEIS 결과를 통해 얻은 InGaN층의 총 두께는 0.8nm로 도 5c의 고해상도 전자투과이미지에서의 결과와도 잘 일치하고 있음을 확인할 수 있다.
도 7은 이상의 방법으로 얻어낸 조성 경사를 갖는 In-rich InGaN/GaN 양자우물구조에서 GaN 덮개층의 두께에 관계없이 대략 400nm의 근자외선 영역에서 발광피크를 얻은 결과이다.
이는 GaN 덮개층의 두께에 무관하게 In-rich InGaN 양자우물구조에서의 에너지 레벨이 거의 변화 없음을 의미하고, 이는 GaN 기판 위에 InN를 증착한 결과, 10% 이상의 높은 격자불일치로 인한 높은 변형에너지를 원자간 상호 섞임 및 결함 발생으로 해소하였기 때문인 것으로 추정된다.
도 8은 MEIS법으로 얻은 결과를 바탕으로 하여 조성경사를 갖는 In0.6Ga0.4N/GaN 양자우물구조(GaN/In0.1Ga0.9N(0.12nm)/In0.6Ga0.4N(0.43nm)/In0.3 Ga0.7N(0.25nm)/GaN)에서의 에너지 밴드 구조를 보여준다.
InN는 높은 평형증기압 등으로 인한 성장 상의 어려움으로 인해, 현재까지 이의 물성에 대한 정확한 정보가 없는 상태이다. 최근 들어 성장기법의 발달로 인해 InN 박막을 성공적으로 성장시킨 몇몇 그룹들은 InN의 밴드갭 에너지가 기존에 알려진 1.9 eV가 아닌 0.7 eV임을 보고하고 있으나, 아직까지 InN의 정확한 밴드갭 에너지는 알려지지 않은 상태이다. 이에 InN의 밴드갭 에너지가 0.7 eV인 경우와 1.9 eV인 경우를 모두 고려하여 조성경사를 갖는 In0.6Ga0.4N/GaN 양자우물구조에서의 발광 피크를 계산해보았다.
도 9는 이러한 조성 경사를 갖는 In-rich InGaN/GaN 양자우물구조에서 400nm의 발광에너지가 가능함을 보여준다. 이 계산을 위해 주파수 공간에서 에너지 레벨과 파동함수를 계산하는 Fourier series 법을 도입하여 Schroedinger 방정식을 풀었다. InN의 밴드갭 에너지가 각각 0.7 eV (1770nm)와 1.9 eV (653nm)인 경우, In-rich InGaN/GaN 양자우물구조를 형성하여 줌으로써 발광피크가 각각 442 nm와 393 nm까지 감소함을 확인할 수 있었다.
물론, 계산에 사용된 InN 관련 물질상수의 값의 부정확성을 고려할 때 이 값들이 절대적인 것은 아니지만, 조성 경사를 갖는 In-rich InGaN/GaN 양자우물구조에서 근자외선 영역에서의 발광이 가능함을 확인할 수 있었다. 또한 이 구조에서는 하나의 에너지 레벨만이 존재하여 실제 광소자 응용시, 여기 캐리어의 개수와 관계없이 단일파장의 근자외선 광원을 얻을 수 있음을 확인할 수 있었다.
또한 In-rich InGaN층의 한 쪽 혹은 양 쪽 모두에 덮개층보다 높은 밴드갭 에너지를 갖는 얇은 두께의 장벽층을 형성하여 발광파장을 좀 더 단파장 영역으로 이동할 수 있게 된다. 위에서 예로 든 조성경사를 갖는 In0.6Ga0.4N/GaN 양자우물구조의 경우, 3nm의 AlN 장벽층을 형성함으로써 발광파장이 378 nm로 이동함을 계산을 통해 확인할 수 있었다.
지금까지 본 발명의 상세한 설명에서는 MOCVD법을 사용한 경우를 예로 들었으나, MBE(molecular beam epitaxy)법이나 화학선 증착법(CBE)이 적용될 수도 있다.
이상, 본 발명의 바람직한 실시예를 설명하였으나, 본 발명의 범위에서 벗어나지 않은 한도 내에서 여러 가지 변형이 가능함은 명백하다.
도 10은 본 발명에 따른 단일양자우물층 구조를 포함하는 발광소자를 나타내는 도면으로서, 발광소자는 기판(1), 기판(1) 위에 성장되는 버퍼층(2), 버퍼층(2) 위에 성장되며 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)로 이루어지는 n형 컨택층(3), n형 컨택층 위에 성장되는 본 발명에 따른 양자우물층(110a), 양자우물층(110a) 위에 성장되는 p형 질화물 반도체로 이루어지는 덮개층(4), 덮개층(4) 위에 성장되며 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)로 이루어지는 p형 컨택층(5), p형 컨택층(5) 위에 형성되는 투명전극층(6)과 p형 패드(7), 그리고 n형 컨택층(3) 위에 형성되는 n형 전극(8)을 포함한다. 덮개층(4)과 p형 컨택층(5)은 동일한 물질로 구성될 수 있다.
도 11은 본 발명에 따른 다중양자우물층 구조를 포함하는 발광소자를 나타내는 도면으로서, 도 10과 달리 양자우물층(110a)과 장벽층(110b)이 교대로 적층된 구조를 가진다.
본 발명에 따른 발광소자는 도 10 및 도 11에 도시된 구조에 한하지 않으며, 양자우물층(110a), 양자우물층(110a)의 아래에 놓이는 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층과 양자우물층(110a)의 위에 놓이는 덮개층을 기본으로 하여 당업자에게 자명한 어떠한 구조의 발광 다이오드, 레이저 다이오드와 같은 발광소자로 확장될 수 있다.
본 발명에 따르면, 성장정지법을 이용하여 얇은 두께의 고품위 In-rich InGaN 양자우물층을 성장한다. 기존의 자외선 광소자에서는 활성층으로 Ga-rich InGaN 양자우물층을 이용한 것에 반해, 조성경사를 갖는 얇은 두께의 In-rich InGaN 양자우물층을 사용하게 되어 국소 캐리어 준위 형성, 높은 캐리어 가둠 효과 및 에너지 밴드 구조에서의 단일 에너지 레벨 형성을 통한 고효율의 단파장 자외선 광원의 개발이 가능하다.
도 1은 본 발명의 실시예에 따른 In-rich InGaN 양자우물층의 성장 방법을 설명하기 위한 순서도,
도 2 내지 도 4는 본 발명의 실시예에 따른 In-rich InGaN 양자우물층의 성장 방법을 단계별로 보여주는 단면도들,
도 5a-5c는 본 발명의 실시예에 따라 In-rich InGaN/GaN 양자우물구조를 성장할 때 성장정지에 따른 막의 변화를 보여주는 투과전자현미경 사진들,
도 6은 본 발명의 실시예에 따라 In-rich InGaN/GaN 양자우물구조의 InGaN층에서의 In 조성 분포를 얻기 위한 MEIS (Medium Energy Ion Scattering)측정 및 전산모사 결과를 나타내는 도면,
도 7은 본 발명의 실시예에 따라 In-rich InGaN/GaN 양자우물구조의 성장시 GaN 덮개층의 두께 변화에 따른 발광 피크를 보여주는 PL(Photoluminescence) 측정 결과를 나타내는 도면,
도 8은 본 발명의 실시예에 따라 도 7의 PL 결과를 설명하기 위해 도 6의 결과를 바탕으로 하여 조성 경사를 지닌 In-rich InGaN/GaN 양자우물구조의 에너지 밴드 구조에서의 에너지 레벨 및 파동 함수를 보여주는 도면,
도 9는 도 8의 에너지 밴드 구조에서의 계산 결과를 바탕으로 InN의 밴드갭 에너지가 0.7 eV일 때와 1.9 eV일 때의 In-rich InGaN/GaN 양자우물구조에서의 발광 피크의 위치를 계산한 결과를 나타내는 도면,
도 10은 본 발명에 따른 양자우물층 구조를 포함하는 발광소자를 나타내는 도면,
도 11은 본 발명에 따른 다중양자우물층 구조를 포함하는 발광소자를 나타내는 도면.

Claims (22)

  1. AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층 위에 질화물 반도체층을 성장시키기 위한 소스로서 In 소스와 질소 소스만을 공급하여 상기 질화물 반도체층을 성장시키는 제1 단계;
    질소 소스만을 공급하고, In 소스의 공급을 중단하여 상기 질화물 반도체층의 두께를 감소시키는 제2 단계; 그리고,
    두께가 감소된 질화물 반도체층 위에 이 질화물 반도체층보다 높은 밴드갭 에너지를 가지는 추가의 질화물 반도체층을 성장시키는 제3 단계;를 포함하는 것을 특징으로 하는 질화물 반도체층을 성장시키는 방법.
  2. 제 1 항에 있어서,
    제1 단계에서 성장된 질화물 반도체층은 In-rich 양자우물층 구조를 가지는 것을 특징으로 하는 질화물 반도체층을 성장시키는 방법.
  3. 제 1 항에 있어서, 제2 단계에서 두께가 감소된 질화물 반도체층은 양자우물층 구조를 가지는 것을 특징으로 하는 질화물 반도체층을 성장시키는 방법.
  4. 삭제
  5. 기판;
    기판 위에 성장되며, 최상층이 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층인 적어도 하나 이상의 질화물 반도체층;
    최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층 위에 성장되며, 성장을 위한 소스로 In 소스와 질소 소스를 사용하여 성장되고, 성장 후 In 소스의 공급을 차단하고 질소 소스만을 공급하는 성장정지를 통해 두께가 감소된 양자우물층; 그리고,
    두께가 감소된 양자우물층 위에 성장되며, 양자우물층보다 높은 밴드갭 에너지를 가지는 추가의 질화물 반도체층;을 포함하며,
    상기 양자우물층은 인듐이 풍부한 영역을 포함하며, 최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층과 인듐이 풍부한 영역 사이에서 인듐의 조성이 증가하는 제1 조성 경사 영역을 가지고, 인듐이 풍부한 영역과 추가의 질화물 반도체층 사이에서 인듐의 조성이 감소하는 제2 조성 경사 영역을 가지는 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제 5 항에 있어서, 제1 조성 경사 영역과 제2 조성 경사 영역의 인듐 조성 변화는 비대칭인 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 삭제
  8. 제 5 항에 있어서, 양자우물층은 InxGa1-xN로 이루어지며, 양자우물층의 인듐이 풍부한 영역에서 x가 0.6이상인 것을 특징으로 하는 질화물 반도체 발광소자.
  9. 제 5 항에 있어서, 양자우물층은 InxGa1-xN로 이루어지며, 양자우물층의 인듐이 풍부한 영역에서 x는 0.5이상 0.8이하인 것을 특징으로 하는 질화물 반도체 발광소자.
  10. 제 5 항에 있어서, 양자우물층은 700℃ 내지 800℃의 온도범위에서 성장되는 것을 특징으로 하는 질화물 반도체 발광소자.
  11. 제 5 항에 있어서, 양자우물층의 두께는 2nm이하인 것을 특징으로 하는 질화물 반도체 발광소자.
  12. 삭제
  13. 제 5 항에 있어서, 양자우물층은 성장 및 성장정지 동안에 온도가 일정하게 유지되는 것을 특징으로 하는 질화물 반도체 발광소자.
  14. 제 5 항에 있어서, 양자우물층의 성장정지 시간은 60초 이하인 것을 특징으로 하는 질화물 반도체 발광소자.
  15. 제 5 항에 있어서, 추가의 질화물 반도체층은 AlyGa1-yN (0≤y≤1)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
  16. 제 5 항에 있어서, 추가의 질화물 반도체층의 성장온도는 양자우물층의 성장온도와 동일하거나 그 이상인 것을 특징으로 하는 질화물 반도체 발광소자.
  17. 제 5 항에 있어서, 양자우물층에 접하며, 추가의 질화물 반도체층 보다 밴드갭 에너지가 큰 적어도 하나의 AlyGa1-yN (0≤y≤1) 장벽층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  18. 제 17 항에 있어서, 적어도 하나의 AlyGa1-yN (0≤y≤1) 장벽층의 두께는 5nm이하인 것을 특징으로 하는 질화물 반도체 발광소자.
  19. 제 17 항에 있어서, 적어도 하나의 AlyGa1-yN (0≤y≤1) 장벽층과 양자우물층이 교대로 적층되어 다중양자우물구조를 형성하는 것을 특징으로 하는 질화물 반도체 발광소자.
  20. 삭제
  21. 제 5 항에 있어서, 최상층인 AlxGayIn1-x-yN (0≤x≤1, 0<y≤1, 0<x+y≤1)층은 GaN인 것을 특징으로 하는 질화물 반도체 발광소자.
  22. 제 8 항에 있어서, 양자우물층의 인듐이 풍부한 영역에서 x가 0.6이상 0.7 이하인 것을 특징으로 하는 질화물 반도체 발광소자.
KR1020040063722A 2004-08-13 2004-08-13 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자 Expired - Lifetime KR100513923B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040063722A KR100513923B1 (ko) 2004-08-13 2004-08-13 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
US10/596,126 US7977664B2 (en) 2004-08-13 2004-10-20 Growth method of nitride semiconductor layer and light emitting device using the growth method
JP2006545225A JP4719689B2 (ja) 2004-08-13 2004-10-20 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
DE112004002804T DE112004002804B4 (de) 2004-08-13 2004-10-20 Züchtungsverfahren für eine dünne In-reiche Nitridhalbleiterschicht sowie UV-Lichtemissionsbauteil mit In-reicher Nitridhalbleiterschicht
PCT/KR2004/002688 WO2006016731A1 (en) 2004-08-13 2004-10-20 Growth method of nitride semiconductor layer and light emitting device using the growth method
US13/151,162 US20120187366A1 (en) 2004-08-13 2011-06-01 Growth method of nitride semiconductor layer and light emitting device using the growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040063722A KR100513923B1 (ko) 2004-08-13 2004-08-13 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032490A Division KR20060015421A (ko) 2005-04-19 2005-04-19 질화물 반도체층을 성장시키는 방법 및 이를 이용하는질화물 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR100513923B1 true KR100513923B1 (ko) 2005-09-08

Family

ID=35839472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040063722A Expired - Lifetime KR100513923B1 (ko) 2004-08-13 2004-08-13 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자

Country Status (5)

Country Link
US (2) US7977664B2 (ko)
JP (1) JP4719689B2 (ko)
KR (1) KR100513923B1 (ko)
DE (1) DE112004002804B4 (ko)
WO (1) WO2006016731A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303031B1 (ko) 2010-05-04 2013-09-03 조병구 플라즈마 원자층증착법을 이용한 아격자 구조제어기술에 의한 자외선 발광소자용 다성분계 박막 제조방법 및 이를 이용한 양자우물형성방법
CN112048710A (zh) * 2020-09-07 2020-12-08 湘能华磊光电股份有限公司 一种减少led发光波长蓝移量的led外延生长方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR100649749B1 (ko) * 2005-10-25 2006-11-27 삼성전기주식회사 질화물 반도체 발광 소자
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP5136437B2 (ja) * 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
JP2010199236A (ja) * 2009-02-24 2010-09-09 Sumitomo Electric Ind Ltd 発光素子の製造方法および発光素子
DE102009015569B9 (de) * 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE112011101530B4 (de) 2010-04-30 2021-03-25 Trustees Of Boston University Verfahren zur Herstellung einer optischen Vorrichtung
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
KR101953716B1 (ko) 2012-08-23 2019-03-05 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
US9112103B1 (en) 2013-03-11 2015-08-18 Rayvio Corporation Backside transparent substrate roughening for UV light emitting diode
US9219204B1 (en) 2013-03-11 2015-12-22 Rayvio Corporation Semiconductor device and a method of making a semiconductor device
EP2985792B1 (en) * 2013-04-12 2019-09-18 Seoul Viosys Co., Ltd. Ultraviolet light-emitting device
US9876143B2 (en) 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
CN111063750B (zh) * 2019-12-10 2021-07-27 广东省半导体产业技术研究院 一种紫外光电器件及其制备方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089518B2 (ja) * 1990-12-28 1996-01-31 名古屋大学長 化合物半導体単結晶の作製方法
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Industries, Ltd. GaN-Einkristall
JP2738646B2 (ja) 1993-12-27 1998-04-08 五洋建設株式会社 鉄筋コンクリート柱と鉄骨梁との接合部構造
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JPH08293473A (ja) * 1995-04-25 1996-11-05 Sumitomo Electric Ind Ltd エピタキシャルウェハおよび化合物半導体発光素子ならびにそれらの製造方法
JPH0936429A (ja) * 1995-07-25 1997-02-07 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
CN100350641C (zh) * 1995-11-06 2007-11-21 日亚化学工业株式会社 氮化物半导体器件
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP3470054B2 (ja) * 1998-12-28 2003-11-25 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP3350849B2 (ja) 1999-02-08 2002-11-25 信男 青木 新聞配達用雨水防止装置
US6303404B1 (en) * 1999-05-28 2001-10-16 Yong Tae Moon Method for fabricating white light emitting diode using InGaN phase separation
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
GB2350927A (en) * 1999-06-12 2000-12-13 Sharp Kk A method growing nitride semiconductor layer by molecular beam epitaxy
GB9913950D0 (en) * 1999-06-15 1999-08-18 Arima Optoelectronics Corp Unipolar light emitting devices based on iii-nitride semiconductor superlattices
JP2001007379A (ja) * 1999-06-24 2001-01-12 Sharp Corp 窒化ガリウム系化合物半導体受光素子
JP2001102633A (ja) * 1999-07-26 2001-04-13 Sharp Corp 窒化物系化合物半導体発光素子の製造方法
JP2001121824A (ja) 1999-10-27 2001-05-08 Daicel Chem Ind Ltd 多数回印字熱転写シート
US6515313B1 (en) * 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
GB2363518A (en) * 2000-06-17 2001-12-19 Sharp Kk A method of growing a nitride layer on a GaN substrate
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
JP2002094113A (ja) * 2000-09-19 2002-03-29 Sharp Corp Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP4646095B2 (ja) * 2001-04-19 2011-03-09 シャープ株式会社 半導体発光装置およびその製造方法ならびに光学式情報記録再生装置
GB2376563A (en) * 2001-06-13 2002-12-18 Sharp Kk A method of growing a magnesium-doped nitride semiconductor material
US6955933B2 (en) * 2001-07-24 2005-10-18 Lumileds Lighting U.S., Llc Light emitting diodes with graded composition active regions
JP4300004B2 (ja) 2002-08-30 2009-07-22 日本電信電話株式会社 半導体発光素子
KR100568701B1 (ko) * 2002-06-19 2006-04-07 니폰덴신뎅와 가부시키가이샤 반도체 발광 소자
US7700940B2 (en) * 2002-07-16 2010-04-20 Nitride Semiconductor Co., Ltd. Gallium nitride-based compound semiconductor device
JP2004140339A (ja) * 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
TWI222756B (en) * 2002-11-12 2004-10-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method of making the same
JP4377600B2 (ja) * 2003-03-24 2009-12-02 株式会社東芝 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
JP2004356522A (ja) * 2003-05-30 2004-12-16 Sumitomo Chem Co Ltd ３−５族化合物半導体、その製造方法及びその用途
US6995389B2 (en) * 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
GB2407701A (en) * 2003-10-28 2005-05-04 Sharp Kk Manufacture of a semiconductor light-emitting device
US7138648B2 (en) * 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303031B1 (ko) 2010-05-04 2013-09-03 조병구 플라즈마 원자층증착법을 이용한 아격자 구조제어기술에 의한 자외선 발광소자용 다성분계 박막 제조방법 및 이를 이용한 양자우물형성방법
CN112048710A (zh) * 2020-09-07 2020-12-08 湘能华磊光电股份有限公司 一种减少led发光波长蓝移量的led外延生长方法
CN112048710B (zh) * 2020-09-07 2023-09-19 湘能华磊光电股份有限公司 一种减少led发光波长蓝移量的led外延生长方法

Also Published As

Publication number Publication date
US20120187366A1 (en) 2012-07-26
JP2007515791A (ja) 2007-06-14
US7977664B2 (en) 2011-07-12
DE112004002804B4 (de) 2013-04-25
JP4719689B2 (ja) 2011-07-06
DE112004002804T5 (de) 2007-01-25
US20070075307A1 (en) 2007-04-05
WO2006016731A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
KR100513923B1 (ko) 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP5095064B2 (ja) シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
KR101180176B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
KR20060050798A (ko) 사파이어 기판, 에피택셜 기판, 및 반도체 장치
US9246055B2 (en) Crystal growth method and semiconductor light emitting device
US8759851B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
WO2019099996A1 (en) Stacking-fault-free nonpolar semipolar group iii-nitride substrates
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
KR102755803B1 (ko) Led 프리커서
EP2525417A2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
CN105122473A (zh) 光电子半导体芯片及其制造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP3547320B2 (ja) ＧａＮ系化合物半導体装置
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
KR20220123780A (ko) 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
KR20060015421A (ko) 질화물 반도체층을 성장시키는 방법 및 이를 이용하는질화물 반도체 발광소자
KR100638177B1 (ko) 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
KR20130142415A (ko) 질화갈륨계 반도체 소자 및 제조방법
JP4873705B2 (ja) 窒化インジウム（ＩｎＮ）あるいは高インジウム組成を有する窒化インジウムガリウム（ＩｎＧａＮ）エピタキシャル薄膜の形成方法
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040813

PA0201 Request for examination
A302 Request for accelerated examination
PA0302 Request for accelerated examination

Patent event date: 20041028

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20040813

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050106

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20050419

Patent event code: PA01071R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050610

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050902

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050902

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080901

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090826

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100902

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111208

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120904

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120904

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130826

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140822

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20151216

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170824

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180820

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190902

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20211109

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20220822

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20250213

Termination category: Expiration of duration