KR100511590B1 - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100511590B1 KR100511590B1 KR10-2003-0006336A KR20030006336A KR100511590B1 KR 100511590 B1 KR100511590 B1 KR 100511590B1 KR 20030006336 A KR20030006336 A KR 20030006336A KR 100511590 B1 KR100511590 B1 KR 100511590B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- source
- gate
- oxide film
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 13
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000460 chlorine Substances 0.000 claims abstract description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 5
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 238000007517 polishing process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 43
- 235000012431 wafers Nutrition 0.000 description 16
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것이며, 보다 자세하게는 트렌치를 이용하여 게이트를 매몰형으로 만들고 소오스/드레인 마스크로 트렌지스터의 전류를 조절함으로써 전류제어에 민감한 소자를 만드는 반도체 제조 방법에 관한 것이다.
본 발명의 상기 목적은 소정의 기판에 염소와 브롬화수소를 식각가스로 사용하는 이방성 식각으로 트렌치를 형성하는 제 1공정; 상기 트렌치가 형성된 기판에 산화막을 형성하고 Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성한 후, 평탄화하여 매몰형 게이트 전극을 형성하는 제 2공정; 상기 기판에 게이트 산화막을 형성하고, Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성하는 제 3공정; 포토공정으로 소오스 및 드레인 영역을 형성하는 제 4공정 및 상기 소오스 및 드레인 영역이 형성된 기판에 콘택플러그를 형성하는 제 5공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법에 의하여 달성된다.
따라서 본 발명의 매몰형 게이트 형성 및 전류제어 조정 소오스/드레인 형성방법은 트렌치를 이용하여 게이트를 매몰형으로 만들므로써 평탄화를 이룰 수 있으며, 게이트와 소오스/드레인 영역의 오버랩을 소오스/드레인 마스크를 사용하여 조정 함으로써 전류를 조절이 용이하여 전류제어에 민감한 소자의 제작에 아주 용이 하고, 매몰형 게이트로 인하여 게이트와 콘택 사이의 공간이 아주 충분하여 공정에 용이한 효과가 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것이며, 보다 자세하게는 트렌치를 이용하여 게이트를 매몰형으로 만들고 소오스/드레인 마스크로 트렌지스터의 전류를 조절함으로써 전류제어에 민감한 소자를 만드는 반도체 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 구조적으로 트랜지스터와, 바이폴러 IC, 모스 IC로 구분할 수 있다. 특히, 모스 트랜지스터는 전계 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스/드레인 영역과, 이 소스/드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 또한, 소스/드레인 영역의 안쪽에 농도가 엷은 LDD(lightly doped drain) 영역을 둔 구조의 모스 트랜지스터가 주로 사용되고 있다.
이러한 모스 트랜지스터는 채널의 종류에 따라 N채널 모스 트랜지스터와 P채널 모스 트랜지스터로 나눌 수 있으며, 각 채널의 모스 트랜지스터가 하나의 기판에 형성되는 경우 이를 상보형 모스 트랜지스터라 한다.
그러면, 도 1a 내지 도 1d를 참조하여 종래의 일반적인 반도체 소자를 제조하는 방법을 개략적으로 설명한다.
먼저 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)에 얕은 트렌치(shallow trench isolation, STI)(2)를 형성하여 실리콘웨이퍼(1) 상의 반도체 소자가 형성될 활성 영역을 정의한다. 그리고, 정의된 각 활성 영역의 실리콘웨이퍼(1)에 선택적으로 P형 또는 N형 도펀트(dopant)를 이온 주입하여 P모스가 형성될 영역에 N웰을, N모스가 형성될 영역에 P웰을 각각 형성한다. 이후, 실리콘웨이퍼(1)를 열산화하여 게이트 산화막(3)을 형성하고, 그 상부에 화학 기상 증착으로 폴리 실리콘(4)을 증착한다.
이때, P모스 영역의 폴리 실리콘에는 P형 도펀트를, N모스 영역의 폴리 실리콘에는 N형 도펀트를 도핑(doping)하여 어닐링(annealing)함으로써 폴리 실리콘의 저항을 줄여준다.
그리고, 폴리 실리콘(4)과 게이트 산화막(3)을 패터닝(patterning)하여 반도체 소자의 게이트 전극을 형성한 후, 게이트 전극을 마스크로 P모스 영역과 N모스 영역에 선택적으로 저농도의 P형 도펀트와 N형 도펀트를 각각 이온 주입하여 저농도 소스/드레인 영역(5)을 형성한다. 이후, 실리콘웨이퍼(1) 전면에 질화막(6)을 증착한다.
그 다음 도 1b에 도시한 바와 같이, 실리콘웨이퍼(1) 상부의 질화막(6)을 블랑켓(blanket) 식각하여 제거한다. 그러면, 실리콘웨이퍼(1) 상부 전면에서는 질화막이 제거되지만, 게이트 전극(3, 4) 측벽에서는 제거되지 않고 스페이서(6)를 형성하게 된다. 이후, 게이트 전극(3, 4)과 스페이서(6)를 마스크로 P모스 영역과 N모스 영역에 선택적으로 고농도의 P형 도펀트와 N형 도펀트를 각각 이온 주입하여 고농도 소스/드레인 영역(7)을 형성한다.
그 다음 도 1c에 도시한 바와 같이, 실리콘웨이퍼(1) 전면에 PMD(pre-metal dielectric) 라이너 산화막(8)을 형성한다. 이때, PMD 라이너 산화막(8)은 후속 공정에서 층간 절연막으로 증착되는 BPSG(borophosphosilicate glass), PSG(phosphosilicate glass)막 등은 수분 함량이 많으므로, 이에 의한 실리콘웨이퍼 및 반도체 소자의 결함 방지 및 알칼리 이온이 실리콘웨이퍼로 확산되는 것을 방지한다.
이후, 후속 공정에서 반도체 소자의 전극 연결을 위해 형성되는 금속막과 폴리 실리콘(또는 소스/드레인 영역)과의 절연을 위해 BPSG, PSG막 등의 층간 절연막(9)을 증착한 다음, 실리콘웨이퍼의 양호한 스텝 커버리지(step coverage)를 얻기 위하여 화학 기계적 연마(chemical mechanical polishing, CMP) 공정 등에 의해 절연막(9)을 평탄화한다.
그 다음 도 1d에 도시한 바와 같이, 층간 절연막(9) 상부에 반도체 소자의 전극 연결을 위한 콘택이 형성될 영역이 드러나도록 마스크 패턴을 형성한 후, 마스크 패턴을 통해 드러난 층간 절연막(9)을 식각하여 제거하고, 재차 드러난 PMD 라이너 산화막(8)을 식각하여 제거(콘택 식각)함으로써 반도체 소자의 전극 영역(게이트 전극, 소스/드레인 영역)이 드러나도록 콘택 홀을 형성한다.
그 다음 층간 절연막(9) 상부에 남아 있는 마스크 패턴을 제거한 후, 실리콘웨이퍼(1) 전면에 스퍼터링(sputtering) 등에 의해 금속 박막을 증착하여 콘택 홀을 금속 박막으로 매입하고, 절연막 상부의 금속 박막을 패터닝하여 금속 배선층을 형성함으로써 반도체 소자를 완성한다.
이와 같은 종래 반도체 소자의 제조 방법에서는 반도체 소자의 미세화에 따라 디자인 룰(design rule)이 미세화됨에 의해 게이트, 소스/드레인 영역에 형성되는 콘택의 형성시 많은 문제점이 발생되고 있다.
또한 종래와 같은 통상적인 게이트 구조는 도 1과 같이 평탄화 되지 않은 단점과 미세화에 따른 게이트 접촉의 마진부족으로 인한 게이트와 콘택의 숏트에 의한(Gate to contact short) 불량의 발생 우려가 있다. 또한 게이트 CD의 제어를 통한 전류 제어를 하고 있어 미세 게이트 패턴의 형성에 어려움이 있다.
미국 특허 제 4,455,740호에는 트렌치 게이트 구조를 형성하는 것으로 트랜지스터의 치수를 축소하고, 소스 및 드레인을 보다 더 밀접하게 하는 것을 제시하고 있다.
소오스와 드레인 사이에 트렌치를 형성하고, 그 트렌치 내에 게이트를 설치한 탑 드레인 트렌치형 RESURF DMOS 트랜지스터가 일본 공개특허공보 평성6-97450호에 기재되어 있다.
트렌치 내부를 게이트 폴리실리콘으로 메운 트렌치 게이트 구조에 관한 보고가 ISPSD 2000, 47P∼50P에 기재되어 있다.
기판에 드레인, 소오스 및 트렌치를 형성하고 상기 소오스와 트렌치 사이의 채널을 형성하는 공간 상의 표면에 게이트를 형성한 가로방향 전력용 트랜지스터가 일본 공개특허공보 평성7-74352호에 기재되어 있다.
트렌치 DMOS 트랜지스터의 구조 및 작동은 Bulucea 및 Rossen, "고전류 스위치용 트렌치 DMOS 트랜지스터 테크놀러지"의 고체상 전극(1991. Vol. 34, No.5, PP493-507)에서 논의되었다.
미국 특허 제 5,378,655호에는 트렌치 게이트 전력 장치를 제조하는데 있어서, 직립 게이트 구조에 구조에 관하여 기재되어 있다.
상기와 같은 선행 기술들은 게이트가 트렌치에 매립되어 있는 기술들이나 트렌치의 양측에 소오스/드레인 전극이 전극이 있고, 전류의 제어를 게이트 CD를 통하여 하고 있어서 게이트 패턴의 생성에 어려움이 있다.
따라서 본 발명은 상기와 같은 종래기술의 제반 단점과 문제점을 해결하기 위한 것으로, 트렌치(Trench)를 이용하여 게이트를 매몰형으로 만듬으로써 평탄화를 이룰 수 있으며, 소스/드레인 마스크(S/D Mask)로 전류를 제어함으로써 전류제어(current control)에 민감한 소자의 제작에 아주 용이 하고, 매몰형 게이트로 인하여 게이트와 콘택 사이의 공간이 아주 충분하여 반도체 공정에 용이한 반도체 소자를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 기판에 염소와 브롬화수소를 식각가스로 사용하는 이방성 식각으로 트렌치를 형성하는 제 1공정; 상기 트렌치가 형성된 기판에 산화막을 형성하고 Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성한 후, 평탄화하여 매몰형 게이트 전극을 형성하는 제 2공정; 상기 기판에 게이트 산화막을 형성하고, Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성하는 제 3공정; 포토공정으로 소오스 및 드레인 영역을 형성하는 제 4공정 및 상기 소오스 및 드레인 영역이 형성된 기판에 콘택플러그를 형성하는 제 5공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법에 의하여 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a는 실리콘 기판(10)상에 트렌치(11)를 형성한 단면이다.
실리콘 웨이퍼(10)를 세척한후 상기 실리콘 웨이퍼(10) 일 면에 포토레지스트 패턴을 형성하고, 상기 실리콘 웨이퍼 내에 트렌치(11)를 형성한다. 다음, 상기 포토레지스트 패턴을 제거한다.
실리콘 기판의 일 면에 식각마스크로 사용될 포토레지스트를 도포하여 포토레지스트층을 형성하고, 트렌치영역을 노출시키도록 패터닝하여 포토레지스트 패턴을 형성한다. 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하고 상기 기판을 소정깊이 식각함으로써 상기 기판 내에 트렌치(11)를 형성한다.
상기 트렌치(11)는 예컨대, 염소(Cl2)와 브롬화수소(HBr)를 식각가스로 사용하는 이방성 식각에 의해 형성된다.
실리콘 기판 상에 형성된 상기 포토레지스트 패턴을 포토레지스트 에싱(ashing)과 같은 통상의 방법으로 제거한다.
도 2b는 트렌치(11)를 구비한 실리콘 웨이퍼(10) 위에 산화막(12)을 증착한 단면이다.
상기 산화막으로는 TEOS(Tetra-Ethyle Ortho Silicate Glass)를 기본으로 한 USG(Undoped Silicate Glass)막이나, 고밀도 플라즈마 화학기상증착법(High Density Plasma Chemical Vapor Deposition : HDP CVD)을 이용하여 형성된 산화막, 또는 고온으로 형성된 USG막이 사용될 수 있다.
상기 산화막은, 트렌치 형성을 위한 이방성 식각에서 발생되는 실리콘 기판의 결함을 제거하고, 실리콘 표면을 안정된 결합(Si-O2 결합) 상태로 유지하여 트렌치 표면을 통한 누설전류를 방지하며, 트렌치 바닥면의 코너부를 라운드지게하여 스트레스 집중을 방지하는 역할을 한다.
도 2c는 트렌치(11)내에 게이트 전극(13)이 형성된 단면이다.
상기 산화막(12)이 형성된 실리콘 기판상에 Si2H6 가스를 사용하여 약 470℃ 정도에서 폴리 실리콘을 저압 화학기상증착(low pressure chemical vapor deposition : LPCVD) 방법으로 증착한다.
저온에서 폴리 실리콘을 증착하여야 저전류 소자를 만들수 있다.
상기 폴리 실리콘 증착하는 또 다른 방법으로 플라즈마 화학기상증착 방법을 이용할 수 있다.
상기 트렌치(11) 내의 산화막(12)위에 게이트 물질을 상기 트렌치(11)가 충분히 덮을 수 있을 정도의 두께로 증착한다. 이때, 상기 트렌치 게이트 전극 물질로서, 불순물이 도핑된 폴리 실리콘(doped poly silicon), 실리사이드(silicide), 또는 금속(metal) 전극 물질을 사용할 수 있다.
상기 폴리 실리콘이 형성되면 상기 결과물에 대해 상기 실리콘 기판(10)의 표면이 노출될때까지 화학 기계 연마(Chemical Mechanical Polishing : CMP) 공정을 수행한다.
상기와 같은 방법으로 게이트를 매몰형으로 만듬으로써 게이트를 평탄화 시키기에 용이하다.
도 2d는 게이트 산화막이 증착된 단면이다.
게이트 전극(13)이 형성된 기판에 게이트 산화막(14)을 형성하기 위하여 저압 화학기상증착 방법 이나 플라즈마 화학기상증착 방법으로 대략 500∼1000Å 정도의 두께를 갖는 게이트 산화막을 증착한다.
도 2e는 S/D 형성 및 배선하는 단계를 나타낸 도면이다.
상기 게이트 산화막(14) 위에 저압 화학기상증착 방법으로 폴리 실리콘(15)을 증착한 다음, 소오스 영역 및 드레인 영역형성을 위해 포토공정을 실시하여 이온주입 마스크로서 역할하는 포토레지스트 패턴(16)을 형성하고 불순물을 이온주입하고 상기 포토레지스트 패턴을 제거한다.
상기 폴리 실리콘(15)은 Si2H6 가스를 사용하여 약 470℃ 정도에서 저압 화학기상증착(low pressure chemical vapor deposition : LPCVD) 방법으로 증착한다.
도 2f는 소오스 및 드레인(17)이 형성된 반도체 기판의 단면도이다.
게이트 및 소오스/드레인 영역을 소오스/드레인 마스크를 이용하여 오버랩을 조정하므로써 전류를 조절하여 전류제어에 민감한 소자를 제작할 수 있다.
도 2g는 콘택플러그(19)가 완성된 단면이다.
소오스 및 드레인(17)이 형성된 기판에 층간절연막(18)을 형성하고 포토공정으로 콘택영역을 형성하고 금속층을 증착하고 평탄화하므로써 콘택플러그(19)가 형성된다.
상기 층간절연막(18)은 저압 화학적 기상층착법에 의하여 증착한다.
이때 상기 층간절연막(18)으로는 주로 TEOS산화막과 BPSG(boro phospho silicate glass)막이 사용된다.
이어서, 포토공정으로 소오스 및 드레인 영역이 노출되도록 상기 층간절연막(18)을 식각하여 콘택홀을 형성한다.
후에 금속층을 증착하고 평탄화하여 콘택플러그(19)를 형성한다.
상기와 같은 공정으로 반도체 소자를 제조할 경우, 실리콘 기판(10)의 소정 부위에 형성된 트렌치(11), 상기 트렌치(11)의 내부에 매립된 게이트 전극(13), 상기와 같이 이루어진 반도체 구조물 상에 형성된 게이트 산화막(14), 상기 게이트 산화막(14)의 상부에 마련되어 있는 폴리 실리콘(15), 상기 폴리 실리콘(15)의 소정 부분 불순물로 도핑된 소오스/드레인 영역(17), 상기와 같이 이루어진 반도체 구조물 상부에 마련되어 있는 층간 절연막(18) 및 상기 층간 절연막 내에 형성되고, 상기 소오스/드레인 영역의 소정 부분과 접촉하는 콘택 플러그(19)를 포함하여 구성되는 반도체 소자가 제조된다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
따라서 본 발명의 매몰형 게이트 형성 및 전류제어 조정 소오스/드레인 형성방법은 트렌치를 이용하여 게이트를 매몰형으로 만들므로써 평탄화를 이룰 수 있으며, 게이트와 소오스/드레인 영역의 오버랩을 소오스/드레인 마스크를 사용하여 조정 함으로써 전류를 조절이 용이하여 전류제어에 민감한 소자의 제작에 아주 용이 하고, 매몰형 게이트로 인하여 게이트와 콘택 사이의 공간이 아주 충분하여 공정에 용이한 효과가 있다.
도 1a 내지 도 1d는 종래기술에 의한 반도체 소자의 제조방법을 나타낸 공정단면도.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 트렌치 12 : 산화막
13 : 게이트 전극 14 : 게이트 산화막
15 : 폴리 실리콘 16 : 포토레지스트
17 : 소오스/드레인 18 : 층간절연막
19 : 콘택플러그
Claims (13)
- 반도체 소자의 제조 방법에 있어서,소정의 기판에 염소와 브롬화수소를 식각가스로 사용하는 이방성 식각으로 트렌치를 형성하는 제 1공정;상기 트렌치가 형성된 기판에 산화막을 형성하고 Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성한 후, 평탄화하여 매몰형 게이트 전극을 형성하는 제 2공정;상기 기판에 게이트 산화막을 형성하고, Si2H6 가스를 사용하여 470℃의 온도에서 저압 화학기상증착법으로 폴리 실리콘을 형성하는 제 3공정;포토공정으로 소오스 및 드레인 영역을 형성하는 제 4공정; 및상기 소오스 및 드레인 영역이 형성된 기판에 콘택플러그를 형성하는 제 5공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 1항에 있어서,제 2공정의 평탄화 하는 방법은 상기 실리콘 기판의 표면이 노출될 때까지 화학 기계 연마 공정을 수행하는 것임을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 제 1항에 있어서,제 4공정의 상기 소오스 및 드레인 영역(17)의 형성시 포토레지스트 패턴의 간격을 이용하여 소오스와 드레인 사이의 간격을 조정함으로써 전류의 조절이 가능한 것을 특징으로 하는 반도체 소자의 제조방법.
- 실리콘 기판(10)의 소정 부위에 형성된 트렌치(11);상기 트렌치(11)의 내벽에 형성된 산화막(12);상기 산화막(12)의 내부에 매립된 게이트 전극(13);상기와 같이 이루어진 반도체 구조물 상에 형성된 게이트 산화막(14);상기 게이트 산화막(14)의 상부에 마련되어 있는 폴리 실리콘(15);상기 폴리 실리콘(15)의 소정 부분이 불순물로 도핑된 소오스/드레인 영역(17);상기와 같이 이루어진 반도체 구조물 상부에 마련되어 있는 층간 절연막(18); 및상기 층간 절연막(18) 내에 형성되고, 상기 소오스/드레인 영역(17)의 소정 부분과 접촉하는 콘택 플러그(19)를 포함하는 것을 특징으로 하는 반도체 소자.
- 제 9항에 있어서,상기 트렌치(11)는 염소(Cl2)와 브롬화수소(HBr)를 식각가스로 사용하는 이방성 식각에 의해 형성된 것임을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 산화막(12)은 TEOS를 기본으로 한 USG막임을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 산화막(12)은 고밀도 플라즈마 화학기상증착법을 이용하여 형성된 산화막임을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 산화막(12)은 고온으로 형성된 USG막임을 특징으로 하는 반도체 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006336A KR100511590B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자 및 그의 제조 방법 |
| US10/757,820 US6806174B2 (en) | 2003-01-30 | 2004-01-15 | Semiconductor devices and methods for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006336A KR100511590B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069794A KR20040069794A (ko) | 2004-08-06 |
| KR100511590B1 true KR100511590B1 (ko) | 2005-09-02 |
Family
ID=32768575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006336A Expired - Fee Related KR100511590B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806174B2 (ko) |
| KR (1) | KR100511590B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY140754A (en) * | 2001-12-25 | 2010-01-15 | Hitachi Chemical Co Ltd | Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof |
| JP2005285822A (ja) * | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | 半導体装置および半導体センサ |
| KR20080030385A (ko) * | 2006-09-30 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US20090029274A1 (en) * | 2007-07-25 | 2009-01-29 | 3M Innovative Properties Company | Method for removing contamination with fluorinated compositions |
| KR101015530B1 (ko) * | 2008-09-25 | 2011-02-16 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN106531746A (zh) | 2016-11-30 | 2017-03-22 | 京东方科技集团股份有限公司 | 一种阵列基板、阵列基板的制作方法、显示面板及显示装置 |
| US20230194996A1 (en) * | 2021-12-17 | 2023-06-22 | Micron Technology, Inc. | Apparatuses and methods for diffraction base overlay measurements |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5681974A (en) | 1979-12-07 | 1981-07-04 | Toshiba Corp | Manufacture of mos type semiconductor device |
| US4835585A (en) | 1984-11-26 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench gate structures |
| US5108938A (en) * | 1989-03-21 | 1992-04-28 | Grumman Aerospace Corporation | Method of making a trench gate complimentary metal oxide semiconductor transistor |
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| US5539238A (en) | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
| GB9306895D0 (en) | 1993-04-01 | 1993-05-26 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| EP0698919B1 (en) * | 1994-08-15 | 2002-01-16 | Siliconix Incorporated | Trenched DMOS transistor fabrication using seven masks |
| GB9916868D0 (en) * | 1999-07-20 | 1999-09-22 | Koninkl Philips Electronics Nv | Trench-gate field-effect transistors and their manufacture |
| EP1285466A2 (en) * | 2000-05-13 | 2003-02-26 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of making the same |
| EP1314195A2 (en) * | 2000-08-17 | 2003-05-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a trench-gate semiconductor device and corresponding device |
| DE10258443A1 (de) * | 2001-12-18 | 2003-07-03 | Fuji Electric Co Ltd | Halbleiterbauelement |
| US6852634B2 (en) * | 2002-06-27 | 2005-02-08 | Semiconductor Components Industries L.L.C. | Low cost method of providing a semiconductor device having a high channel density |
-
2003
- 2003-01-30 KR KR10-2003-0006336A patent/KR100511590B1/ko not_active Expired - Fee Related
-
2004
- 2004-01-15 US US10/757,820 patent/US6806174B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040152291A1 (en) | 2004-08-05 |
| US6806174B2 (en) | 2004-10-19 |
| KR20040069794A (ko) | 2004-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US5777370A (en) | Trench isolation of field effect transistors | |
| CN100565878C (zh) | 半导体装置 | |
| US7955919B2 (en) | Spacer-less transistor integration scheme for high-K gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe and strained silicon schemes | |
| KR100338766B1 (ko) | 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자 | |
| KR100486130B1 (ko) | Mos트랜지스터의제조방법및cmos트랜지스터의제조방법 | |
| JP2008034649A (ja) | 半導体装置 | |
| CN103021860A (zh) | 沟渠晶体管 | |
| KR100511590B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100983514B1 (ko) | 반도체소자 제조 방법 | |
| KR100433868B1 (ko) | Cmos회로장치의형성방법 | |
| KR100293052B1 (ko) | 반도체 소자 제조 방법 | |
| KR100313605B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP4146121B2 (ja) | 半導体装置の製造方法 | |
| KR19980081779A (ko) | Ｍｏｓ 트랜지스터와 그 제조 방법 | |
| KR100605908B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100562744B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100546790B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100448593B1 (ko) | 반도체 소자의 제조방법 | |
| KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100546804B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
| KR20050065229A (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH08279553A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030130 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041130 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050530 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050824 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050825 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080630 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090722 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100722 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110719 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |