[go: up one dir, main page]

KR100508057B1 - 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법 - Google Patents

박막트랜지스터기판및박막트랜지스터액정표시장치제조방법 Download PDF

Info

Publication number
KR100508057B1
KR100508057B1 KR1019970061083A KR19970061083A KR100508057B1 KR 100508057 B1 KR100508057 B1 KR 100508057B1 KR 1019970061083 A KR1019970061083 A KR 1019970061083A KR 19970061083 A KR19970061083 A KR 19970061083A KR 100508057 B1 KR100508057 B1 KR 100508057B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
storage capacitor
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970061083A
Other languages
English (en)
Other versions
KR19990040629A (ko
Inventor
배병성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970061083A priority Critical patent/KR100508057B1/ko
Publication of KR19990040629A publication Critical patent/KR19990040629A/ko
Application granted granted Critical
Publication of KR100508057B1 publication Critical patent/KR100508057B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것으로서, 기판 위에 실리콘을 증착하고 결정화하여 다결정 실리콘을 형성한 후 다결정 실리콘 패턴을 형성하는 단계와; 상기 기판 위에 게이트 절연막 증착 후, 상기 게이트 절연막 위에 게이트 전극 및 게이트 패턴을 형성하는 단계와; 상기 게이트 절연막 위에 층간 절연막을 증착한 후, 상기 층간 절연막 위에 소스 전극 및 드레인 전극을 형성하고, 보존용량을 이룰 보존용량 전극을 위한 패턴을 형성하는 단계와; 상기 소스 전극 및 드레인 전극 위에 보호막을 증착하고, 상기 보호막 위에 상기 드레인 전극과 접속되는 화소 투명 전극을 형성하는 단계를 포함하며, 보존용량용 도핑 공정을 생략함으로서 제조 과정을 단순화하고 공정 비용을 감소시킨다.

Description

박막 트랜지스터 기판 및 박막 트랜지스터 액정 표시 장치 제조 방법
이 발명은 박막 트랜지스터(TFT:Thin Film Transistor) 액정 표시 장치(LCD:Liquid Crystal Display)의 제조 방법에 관한 것으로서, 더욱 상세하게 말하자면 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다.
다결정 실리콘(poly silicon)을 이용하는 액정 표시 장치의 장점은 다결정 실리콘의 전계효과 이동도가 커서 보다 좋은 화질을 확보할 수 있고, 또한 액정 패널(panel)의 구동 회로를 집적화할 수 있다는 것이다.
이러한 다결정 실리콘을 이용하는 공정은 공정 온도에 따라서 최고 공정 온도가 1000℃ 정도 되는 공정과 유리를 기판으로 사용할 수 있는 저온 공정으로 나뉜다.
이하, 첨부된 도면을 참조로 하여 종래의 박막 트랜지스터 액정 표시 장치의 제조 방법에 대하여 설명한다.
도 1(a) 내지 (c)는 종래 액정 표시 장치의 제조 방법의 제조 과정을 도시한 도면이다.
도 1(a)에 도시되어 있듯이, 종래 액정 표시 장치의 제조 방법은 먼저 기판(1) 위에 실리콘을 증착 후 결정화하여 박막 트랜지스터 형성을 위하여 다결정 실리콘 패턴(3)을 형성한다.
다음에, 게이트 절연막(5)을 증착한 후 게이트 전극(7) 및 보존용량용 기준 전극(9) 형성 전에 보존용량이 형성될 부분에 이온 주입하여 보존용량 형성 부위의 실리콘이 낮은 저항을 갖도록 한다.
이 때, 이 과정은 상기한 다결정 실리콘의 증착 후 결정화전에 미리 이 부분을 도핑하고 결정화할 때 이 부분의 주입 이온의 활성화를 동시에 행할 수도 있다.
계속하여, 게이트 전극(7) 및 보존용량 기준 전극(9)을 형성한 후, N(Negative) 박막 트랜지스터 형성을 위한 이온 주입을 실시하고, P(Positive) 박막 트랜지스터 형성을 위한 이온 주입을 실시한다.
다음에, 도 1(b)에 도시되어 있듯이, 층간 절연막(11)을 증착하고 주입 이온 활성화를 행하고 콘택홀을 형성한 후, 소스(13)/드레인(15) 전극을 형성한다.
도 1(C)에 도시되어 있듯이, 다음에는 보호막(17)을 증착하고 보호막(17)에 콘택홀을 형성한 다음 투명 전극(19)을 증착하고 패턴을 형성한다.
상기한 바와 같은 종래의 제조 방법의 경우 화소에 필요한 보존용량을 형성하기 위하여 박막 트랜지스터에 사용되는 실리콘 층과 게이트 전극 층을 이용하여 보존용량을 형성한다.
이 때, 실리콘 층은 보존용량 전극으로 사용되기 위하여 도핑을 필요로 한다.
이러한 도핑을 위하여서는 마스크(mask)를 이용한 노광 과정이 1번 필요하다.
다결정 실리콘의 경우 구동회로를 화소부분 형성과 동시에 집적할 수 있어서 비정질 실리콘을 사용하는 경우에 비하여 구동 IC(Integrated Circuit) 재료비나 관련 공정 설비 비용을 줄일 수 있어 이 부분의 원가를 줄일 수 있으나, 공정 면에 있어서는 비정질 실리콘에 비하여 복잡하여 공정 비용이 증가된다.
따라서 이러한 공정 비용을 줄이기 위하여서는 공정 수를 줄이는 것이 중요하다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 보존용량용 도핑 공정을 생략함으로서 제조 과정을 단순화하고 공정 비용을 감소시키는 박막 트랜지스터 액정 표시 장치의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명은,
기판 위에 실리콘을 증착하고 결정화하여 다결정 실리콘을 형성한 후 다결정 실리콘 패턴을 형성하는 단계와;
상기 기판 위에 게이트 절연막 증착 후, 상기 게이트 절연막 위에 게이트 전극 및 게이트 패턴을 형성하는 단계와;
상기 게이트 절연막 위에 층간 절연막을 증착한 후, 상기 층간 절연막 위에 소스 전극 및 드레인 전극을 형성하고, 보존용량을 이룰 보존용량 전극을 위한 패턴을 형성하는 단계와;
상기 소스 전극 및 드레인 전극 위에 보호막을 증착하고, 상기 보호막 위에 상기 드레인 전극과 접속되는 화소 투명 전극을 형성하는 단계를 포함한다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 2(a)∼(d)는 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법의 제조 과정을 도시한 도면이다.
도 2(a)에 도시되어 있듯이, 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법은 먼저, 기판(20) 위에 실리콘을 증착후 결정화를 행한 후 박막 트랜지스터 형성을 위하여 다결정 실리콘(30) 패턴을 형성한다.
다음에, 도 2(b)에 도시되어 있듯이, 기판(20) 위에 게이트 절연막(40) 증착후 게이트 전극(50) 및 게이트 라인용 도전체를 증착하여 게이트 패턴을 형성한다.
여기에서, 종래의 제조 방법에서 수행된 실리콘에 보존용량 형성을 위한 도핑 과정이 생략된다.
다음, P형 박막 트랜지스터가 될 박막 트랜지스터 부분은 가리고 N형 박막 트랜지스터가 형성될 부분에만 인 혹은 N형의 반도체를 만드는 불순물을 이온 주입하여 게이트 전극(50) 아래 부분을 제외한 영역을 N형으로 만들어 소스/드레인 영역을 실리콘에 형성한다.
계속하여 N형 박막 트랜지스터가 될 박막 트랜지스터 부분은 가리고 P형 박막 트랜지스터가 형성될 부분에만 보론 혹은 P형의 반도체를 만드는 불순물을 이온 주입하여 게이트 전극(50) 아래 부분을 제외한 영역을 P형으로 만들어 소스/드레인 영역을 실리콘에 형성한다.
도 2(c)에 도시되어 있듯이, 일반적인 증착 방법을 활용하여 층간 절연막(60)을 증착한 후, 주입 이온 활성화를 한다.
이러한 주입 이온 활성화는 층간 절연막(60) 증착 전에 행해질 수도 있다.
다음에, 소스 전극(70)과 드레인 전극(80)과 데이터 라인을 형성할 금속을 증착하고 패턴을 형성한다.
이 때, 옆 화소의 투명 전극(90)과 전기적으로 연결이 되게 하면서 화소 전극(100)과 보존용량을 이룰 보조용량 전극(110)을 위한 패턴을 동시에 형성한다.
도 2(d)에 도시되어 있듯이, 보호막(120)을 증착하고 소스 전극(70)과 화소 전극(100)을 연결하기 위한 콘택홀을 형성하고, 화소 전극(100)을 증착하고 소스 전극(70)과 연결된 화소 전극(100)을 패턴 형성한다.
이 때, 옆화소의 투명 전극(90)과 보존용량 전극(110)과도 연결이 되도록 콘택홀을 형성한다.
이렇게 하여 화소 전극(100)과 보존용량 전극(110)이 겹치고, 겹치는 부분이 보존용량이 된다.
이와 같은 화소 구조가 첨부한 도 3에 도시되어 있다.
따라서, 일반적으로 실리콘과 게이트 전극 형성물질을 이용하여 보존용량을 형성하는 경우에 사용하는 보존용량 형성 부위의 실리콘에의 이온 주입을 생략할 수 있다.
그러면서, 옆화소의 투명 전극(90)을 보존용량으로 사용한다는 장점도 살릴 수 있다.
이상에서와 같이 이 발명의 실시예에서, 보존용량용 도핑 공정을 생략함으로서 제조 과정을 단순화하고 공정 비용을 감소시키는 박막 트랜지스터 액정 표시 장치의 제조 방법을 제공할 수 있다.
도 1(a) 내지 (c)는 종래 액정 표시 장치의 제조 방법의 제조 과정을 도시한 도면이고,
도 2(a)∼(d)는 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 제조 방법의 제조 과정을 도시한 도면이고,
도 3은 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 화소 구조를 도시한 도면이다.

Claims (3)

  1. 기판 위에 실리콘을 증착하고 결정화하여 다결정 실리콘을 형성한 후 다결정 실리콘 패턴을 형성하는 단계와;
    상기 기판 위에 게이트 절연막 증착후, 상기 게이트 절연막 위에 게이트 전극 및 게이트 패턴을 형성하는 단계와;
    상기 게이트 절연막 위에 층간 절연막을 증착한 후, 상기 층간 절연막 위에 소스 전극 및 드레인 전극을 형성하고, 보존용량을 이룰 보존용량 전극을 위한 패턴을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극 위에 보호막을 증착하고, 상기 보호막 위에 상기 드레인 전극과 접속되는 화소 투명 전극을 형성하는 단계를 포함하며,
    상기 보존 용량 전극과 옆 화소의 상기 화소 투명 전극이 전기적으로 연결되어 있는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기한 보존용량 전극은 상기 보호막을 사이에 두고 상기 화소 전극과 겹치도록 형성되어 보존 용량을 이루는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  3. 절연 기판,
    상기 기판 위에 형성되어 있는 다결정 규소층,
    상기 다결정 규소층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트선,
    상기 게이트선을 덮고 있는 제1 층간 절연막,
    상기 제1 층간 절연막에 형성되며 상기 다결정 규소층에 도핑되어 형성된 소스 영역과 드레인 영역의 일부를 각각 노출시키는 제1 접촉구와 제2 접촉구,
    상기 제1 접촉구를 통하여 상기 소스 영역과 연결되는 소스 전극을 포함하는 데이터선,
    상기 제2 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극,
    상기 데이터선 및 드레인 전극과 동일한 층에 형성되는 보존용량 전극,
    상기 데이터선, 드레인 전극 및 보존용량 전극을 덮으며 드레인 전극의 일부를 노출시키는 제3 접촉구와 상기 보존용량 전극을 노출시키는 제4 접촉구를 가지는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 포함하며,
    상기 보존용량 전극은 상기 제4 접촉구를 통하여 옆 화소의 화소 전극과 연결되는 박막 트랜지스터 기판.
KR1019970061083A 1997-11-19 1997-11-19 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법 Expired - Fee Related KR100508057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970061083A KR100508057B1 (ko) 1997-11-19 1997-11-19 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970061083A KR100508057B1 (ko) 1997-11-19 1997-11-19 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법

Publications (2)

Publication Number Publication Date
KR19990040629A KR19990040629A (ko) 1999-06-05
KR100508057B1 true KR100508057B1 (ko) 2005-12-01

Family

ID=37306349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061083A Expired - Fee Related KR100508057B1 (ko) 1997-11-19 1997-11-19 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법

Country Status (1)

Country Link
KR (1) KR100508057B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
CN115274698A (zh) * 2022-07-21 2022-11-01 苏州华星光电技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216067A (ja) * 1992-02-04 1993-08-27 Sony Corp 薄膜トランジスタアレイ
JPH0843859A (ja) * 1994-07-30 1996-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216067A (ja) * 1992-02-04 1993-08-27 Sony Corp 薄膜トランジスタアレイ
JPH0843859A (ja) * 1994-07-30 1996-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス回路
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
KR100305275B1 (ko) * 1995-05-07 2002-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스형표시장치
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
KR19990040629A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
EP0544229B1 (en) Thin film transistor device for driving circuit and matrix circuit
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
KR100205373B1 (ko) 액정표시소자의 제조방법
KR100380141B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
KR100900404B1 (ko) 액정표시소자의 제조 방법
CN107204345A (zh) 一种阵列基板及其制备方法、显示装置
KR100508057B1 (ko) 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법
KR100569736B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100590739B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100552286B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR100692672B1 (ko) 액정 표시 소자의 제조방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR100989253B1 (ko) 액정표시패널 및 그 제조 방법
KR100923054B1 (ko) 디스플레이 픽셀 및 이의 제조 방법
KR100272588B1 (ko) 액정표시장치 및 그 제조방법
KR100266216B1 (ko) 박막트랜지스터구조및그제조방법
KR101022623B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR100926309B1 (ko) 액정표시장치 및 이의 제조 방법
KR20050064298A (ko) 액정표시소자 및 그 제조 방법
KR20000018585A (ko) 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050046171A (ko) 액정표시패널 및 그 제조 방법
KR20050081054A (ko) 박막 트랜지스터 표시판 및 그의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971119

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971119

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041026

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050425

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20041026

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050525

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050425

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050728

Appeal identifier: 2005101003341

Request date: 20050525

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050624

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050525

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20041216

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050728

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20050708

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050804

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080729

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090713

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100714

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110719

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120713

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee