[go: up one dir, main page]

KR100487424B1 - 복합전계방식액정표시소자및그제조방법 - Google Patents

복합전계방식액정표시소자및그제조방법 Download PDF

Info

Publication number
KR100487424B1
KR100487424B1 KR10-1998-0027587A KR19980027587A KR100487424B1 KR 100487424 B1 KR100487424 B1 KR 100487424B1 KR 19980027587 A KR19980027587 A KR 19980027587A KR 100487424 B1 KR100487424 B1 KR 100487424B1
Authority
KR
South Korea
Prior art keywords
wiring
electrode
substrate
data
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-1998-0027587A
Other languages
English (en)
Other versions
KR20000007972A (ko
Inventor
이재균
한창욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-1998-0027587A priority Critical patent/KR100487424B1/ko
Publication of KR20000007972A publication Critical patent/KR20000007972A/ko
Application granted granted Critical
Publication of KR100487424B1 publication Critical patent/KR100487424B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 복합전계방식 액정표시소자는 기판과, 기판 위에 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기 게이트배선과 데이터배선의 교차부분에 형성된 박막트랜지스터와, 상기 화소영역내의 게이트전극 및 축적용량배선 과 동일층에 형성되어 기판의 표면과 평행한 전계를 인가하는 공통전극 및 데이터 전극과, 상기 박막트랜지스터, 공통전극 및 데이터전극 위의 기판 전체에 걸쳐 도포된 보호막과, 상기 보호막 위에 형성된 제1배향막과, 상기 기판과 대향하는 기판 위에 형성된 대향전극과, 상기 대향전극 위에 형성된 제2배향막으로 이루어진다.

Description

복합전계방식 액정표시소자 및 그 제조방법{HYBRID SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MAKING THE SAME}
본 발명은 액정표시소자에 관한 것으로, 특히 액정을 구동하는 한쌍의 구동 전극을 동일층에 형성하여 바람직한 전계 형성을 유도하고, 또한 반도체층과 패드 를 동시 에칭하여 축적용량배선과 데이터배선을 연결하므로써 축적용량을 형성한 복합전계방식 액정표시소자에 관한 것이다.
고화질, 저전력의 평판표시장치(flat panel display device)로서 주로 사용되는 트위스트네마틱모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
따라서, 최근에는 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 횡전계방식 액정표시소자(in plane switching mode LCD)가 활발하게 연구되고 있다.
도 1(a)는 종래 횡전계방식 액정표시소자의 단위화소의 평면도, 도 1(b)는 도 1(a)의 Ⅰ-Ⅰ'선에 따른 단면도로서 도면에 나타낸 바와 같이, 투명한 제1기판(10)에는 화소영역을 정의하는 게이트배선(1) 및 데이터배선(2)이 종횡으로 배열되어 있다. 실제의 액정패널은 복수의 화소영역으로 구성되어 있지만 도면에서는 단위화소만을 나타낸다. 상기한 화소영역 내에는 게이트배선(1)과 평행한 공통배선 (16)이 배열되어 있으며, 게이트배선(1)과 데이터배선(2)의 교차점에는 박막트랜지스터(thin film transistor)가 형성되어 있다. 박막트랜지스터는 게이트전극(3), 게이트절연막(19), 소스전극(4a), 드레인전극(4b), 반도체층(12), 오믹컨택층(13)으로 구성되며, 상기한 게이트전극(3) 및 소스전극(4a)은 각각 게이트배선(1) 및 데이터배선(2)에 접속된다. 또한, 게이트절연막(12)은 기판 전체에 걸쳐서 적층되어 있다.
화소영역에는 서로 평행하게 배열되어 횡전계를 인가하는 공통전극(7) 및 데이터전극(8)이 형성되어 있다. 공통전극(7)은 제1기판(10) 위에 게이트전극(3)과 동시에 형성되어 공통배선(16)에 접속되며, 데이터전극(8)은 게이트절연막(19) 위에 소스전극(4a) 및 드레인전극(4b)과 동시에 형성되어 박막트랜지스터의 드레인전 극(4b)에 접속된다. 그리고 제1기판(10) 전체에 걸쳐서 보호막(22) 및 제1배향막 (도시하지 않음)이 도포되어 있다.
제2기판(11)에는 박막트랜지스터, 게이트배선(1), 데이터배선(2) 근처로 빛이 새는 것을 방지하는 블랙매트릭스(15)와 컬러필터층(25)이 형성되어 있으며, 그 위에 제2배향막(도시하지 않음)이 도포되어 있다.
상기한 제1기판(10) 및 제2기판(11) 사이에는 액정층(30)이 형성된다.
상기한 구조의 액정표시소자에서 전압이 인가되지 않는 경우에는 액정층(30)내의 액정분자가 상기 제1배향막 및 제2배향막의 배향방향에 따른 배향되지만, 공통전극(7)과 데이터전극(8) 사이에 전압이 인가되면 상기한 공통전극(7)과 데이터 전극(8) 사이에 기판(10)의 표면과 평행한 횡전계가 인가되어 액정층(30)내의 액정분자가 상기한 횡전계에 의해 상기한 공통전극(7) 및 데이터전극(8)의 연장방향으로 회전하게 된다. 즉, 초기 배향방향으로부터 두 전극 사이의 전기장의 방향을 따라 회전하게 되는 것이다. 상기한 바와 같이, 액정층(30) 내의 액정분자가 항상 동일한 평면상에서 스위칭되기 때문에, 상하방향 및 좌우방향의 시야각방향에서 계조표시(grey level)의 반전이 일어나지 않는다.
도 2(a)는 도 1(a)에 나타낸 액정표시소자의 축적용량배선 형성부의 평면도, 도 2(b)는 도 2(a)의 Ⅱ-Ⅱ'선에 따른 단면도로서 도면에 나타내듯이, 게이트전극 (3) 및 축적용량배선(5)위에는 오픈영역(18)을 갖는 게이트절연막(19)과 반도체층 (12)이 순서대로 적층되어 있고, 상기 반도체층(12)위에는 상기 게이트절연막(19)의 오픈영역(18)을 통하여 상기 축적용량배선(5)과 접속되는 데이터배선(2)이 형성된다. 이때, 데이터배선(14)은 도 1(a)의 소스/드레인전극(4a, 4b)형성시에 함께 형성된다. 또한, 상기 데이터배선(2)위에는 보호막(22)이 기판 전체에 걸쳐 적층되어 있다.
상기한 구조는 이하에 설명하는 도 3의 제조공정을 따른다.
도 3은 종래 횡전계방식 액정표시소자의 제조방법을 나타내는 도면으로서, TFT영역은 Ⅰ-Ⅰ'선을 따른 단면영역을, 스토리지영역은 도 2(a)의 Ⅱ-Ⅱ'선을 따른 단면영역을 나타낸다. 도면에 나타내듯이, 종래 횡전계방식 액정표시소자의 제조는 게이트전극(3), 공통전극(7) 및 축적용량배선(5)을 패터닝하는 단계(가)와, 상기 게이트전극(3)위에 게이트절연막(19), 반도체층(12) 및 오믹컨택층(13)을 형성한 후 반도체층(12) 및 오믹컨택층(13)을 패터닝하는 단계(나)와, 축적용량배선 형성부의 게이트절연막(19)의 일부를 오픈하여 오픈영역(18)을 형성하는 단계(다)와, 상기 오믹컨택층(13) 및 게이트절연막(19)위에 소스/드레인전극(4a, 4b) 및 데이터 배선(2)을 패터닝하는 단계(라)와, 그리고 n+드라이에칭 후 보호막(22)을 형성하는 단계(마)를 포함한다.
그러나, 상기한 구조의 액정표시소자에서는 공통전극(7)이 기판(10)에 형성 되고 데이터전극(8)이 게이트절연막(19) 위에 형성되기 때문에, 양전극(7,8) 사이에 인가되는 전계가 정확하게 기판(10)의 표면과 평행하지 않게 된다. 따라서, 액정층(30) 내의 액정분자가 기판(10)의 표면과 완전히 평행하게 스위칭되지 않게 되어 상대적으로 시야각이 좁아지는 문제가 있었다. 더욱이, 공통전극(7)과 데이터전극(8) 사이의 게이트절연막(19)은 횡전계를 약화시키는 원인이 되어 액정분자의 스위칭속도, 즉 액정분자의 반응속도의 저하를 야기한다. 또한, 데이터전극(8) 위의 보호막은 상기한 두 전극(7,8)사이의 전계의 세기를 약화시키는 주요한 요인이 된다. 따라서, 액정층(30) 내의 액정분자의 반응속도가 저하되어 동화상의 구현시 화면의 끊어지는 현상이 발생하게 된다.
또한, 상기한 종래 기술에서는 축적용량배선 형성시에 게이트절연막을 오픈 하여 게이트전극과 데이터배선을 연결하는 공정이 복잡하고, 이 경우 접촉저항이 크다는 단점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체층 및 패드영역을 동시 에칭하므로써 단축된 공정으로 액정표시소자를 제공하는 것이다.
본 발명의 다른 목적은 공통전극과 데이터전극을 동일층에 형성하여 기판의 표면과 평행한 전계를 액정층에 인가함으로써, 시야각을 향상시킨 복합전계방식 액정표시소자 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 공통전극 및 데이터전극이 형성되는 화소영역의 게이트절연막을 에칭하여 액정분자의 스위칭속도를 향상시킴으로써, 반응속도를 향상시키는 것이다.
본 발명의 또 다른 목적은 단축된 공정으로 축적용량배선과 데이터배선을 직접 접속시키므로써 접촉저항을 낮추는 것이다.
상기한 목적을 달성하기 위해 본 발명에 따른 복합전계방식 액정표시소자는 제1기판 및 제2기판과, 상기한 제1기판에 종횡으로 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과, 상기한 화소영역내에 게이트배선과 대략 평행하게 배열된 공통배선과, 상기한 게이트배선과 데이터배선의 교차부분에 형성된 박막트랜지스터와, 상기한 화소내의 동일층에 형성된 공통전극, 데이터전극 및 축적용량배선과, 상기한 기판 전체에 걸쳐 적층된 보호막(박막트랜지스터영역에만 한정되어 적층될 수 있다.)과, 상기한 제1기판 전체에 걸쳐서 도포되어 배향처리된 제1배향막과, 상기한 제2기판에 형성되어 게이트배선, 데이터배선, 박막트랜지스터 근처로 빛이 새는 것을 방지하는 차광층과, 상기한 차광층 위에 형성된 컬러필터층과, 상기한 컬러필터층 위에 도포되어 배향처리된 제2배향막과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다.
본 발명의 다른 실시예에서는 상기한 제2기판위에 상기 공통전극 및 데이터 전극과 대향하는 하나 또는 그 이상의 전극을 형성하는 것도 가능하다. 이 경우 상기 데이터전극과 공통전극에 의한 횡전계 뿐만 아니라, 대향전극의 위치에 따라 수직 및 경사전계의 인가 또한 가능하다.
화소영역 내의 게이트절연막은 에칭되어 있기 때문에, 공통전극과 데이터전극은 제 1기판에 형성됨과 동시에 그 위에는 제1배향막만이 도포되어 있다.따라서, 기판의 표면과 평행한 전계의 세기가 종래에 비해 한층 강해진다. 박막트랜지스터 의 반도체층과 게이트절연막은 게이트배선과 공통배선을 따라 적층되어 게이트배선 과 데이터배선 사이, 공통배선과 데이터전극 사이, 게이트배선과 공통전극 및 데어터전극 사이의 단락을 방지한다.
상기한 복합전계방식 액정표시소자를 제조하는 방법은 제1기판 위에 금속을 적층하고 패터닝하여 게이트배선, 게이트전극, 공통배선. 공통전극 및 축적용량배선을 형성하는 단계와, 기판 전체에 걸쳐서 무기물, 비정질실리콘 및 불순물 비정질실리콘을 연속 적층한 후, 상기한 무기물, 비정질실리콘 및 불순물 비정질실리콘을 패터닝하여 게이트절연막, 반도체층 및 오믹컨택층(n+층)을 형성하는 단계와, 상기 게이트절연막, 반도체층 및 오믹컨택층 위에 금속을 적층한 후 패터닝하여 소스/드레인전극 및 데이터전극을 형성하고 상기한 소스/드레인전극을 마스크로 오믹콘택층을 패터닝하는 단계와, 유기물 또는 무기물을 적층하고 에칭하여 보호막을 형성하는 단계와, 제1기판 전체에 걸쳐서 제1배향막을 도포하고 배향처리하는 단계와, 제2기판에 차광층을 형성하는 단계와, 상기한 차광층 및 제2기판 위에 컬러필터층을 형성하는 단계와, 상기한 컬러필터층 위에 제2배향막을 도포하고 배향처리 하는 단계와, 상기한 제1기판과 제2기판 사이에 액정층을 형성하는 단계로 구성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.
도 4(a)는 본 발명의 복합전계방식 액정표시소자의 단위화소의 평면도, 도 4(b)는 도 4(a)의 Ⅲ-Ⅲ'선에 따른 단면도로서, 도면에 나타낸 바와 같이, 제1기판(110) 위에는 게이트배선(101) 및 데이터배선(102)이 종횡으로 배열되어 화소영역을 정의한다. 화소영역 내에는 상기한 게이트배선(101)과 평행한 공통배선(116)이 배열되어 있다. 게이트배선(101)과 데이터배선(102)의 교차점에는 박막트랜지스터가 형성되어, 박막트랜지스터의 게이트전극(103)이 게이트배선(101)에 접속되고 소스전극(104a)이 데이터배선(102)에 접속된다. 화소영역 내에는 대략 서로 평행한 공통전극(107)과 데이터전극(108)이 형성되는데, 공통전극(107)은 공통배선(116)에 접속되고 데이터전극(108)은 드레인전극(104b)에 접속된다.
본 발명에서는 게이트절연막(119)이 박막트랜지스터 영역과 스토리지영역의 공통배선(116)과 데이터전극(108)이 중첩되는 영역에 한정되어 적층되어 있고, 이 로인하여 공통전극(107)과 데이터전극(108)은 동일 평면상에 존재한다. 또한, 반도체층(112)과 게이트절연막(119)은 게이트배선(101)을 따라. 그리고 공통배선(116)과 데이터전극(108) 사이에 적층되어 상기한 게이트배선(101)과 데이터배선(102) 사이(도시하지 않음) 및 공통배선(116)과 데이터전극(108) 사이(도 4(a)의 빗금친 영역)의 단락을 방지한다.
상기한 바와 같이, 공통전극(107)과 데이터전극(108)이 동일 평면에 배치되면, 액정층(130)에는 이상적인 횡전계가 인가된다. 또한, 전체가 게이트절연막(119)을 거치지 않고 직접 액정층(130)에 인가되기 때문에, 전계의 세기가 약화되지 않게 되어 액정분자의 반응속도가 한층 빨라진다.
도면에서는 공통전극(107)과 데이터전극(108)이 제1기판(110)에 형성되어 있지만, 상기한 양전극(107, 108)이 동일한 층에 형성되는 다른 구성도 가능하다. 다시 말해서, 게이트절연막(119)이 제1기판(110) 전체에 적층되고 그 위에 양 전극 (107, 108)이 형성되는 것도 가능하다. 이때, 공통배선(116)과 공통전극(107)은 게이트절연막(119)이나 보호막(122) 위에 배열하여 서로 접속되거나 또는 게이트절연막(119)이나 보호막(122)에 형성된 홀을 통해 서로 접속될 수 있다.
박막트랜지스터의 게이트절연막(119) 위에는 반도체층(112)이 형성되어 있다. 또한, 상기한 반도체층(112)은 게이트배선(101)과 데이터배선(102)의 교차부분 및 공통배선(116)과 데이터전극(108) 사이에 적층되어 단락을 방지한다.
그리고, 상기한 제1기판(110) 전체에 걸쳐서 제1배향막(도시하지 않음)이 도포되고 배향처리되어 배향방향이 결정된다.
제2기판(111)에는 게이트배선(101), 데이터배선(102), 박막트랜지스터 근처로 빛이 새는 것을 방지하는 차광층인 블랙매트릭스(115)가 형성되어 있으며, 그 위에 컬러필터층(125)이 적층되어 R,G,B가 각 화소에 반복한다. 컬러필터층(125)위에는 제2배향막(도시하지 않음)이 도포되고 배향처리되어 배향방향이 결정된다. 컬러필터층(125)과 제2배향막 사이에는 평탄성을 향상시키기 위해, 오버코트층(overcoat layer)이 형성될 수도 있다.
상기한 바와 같이, 본 발명의 액정표시소자에서는 공통전극(107)과 데이터전극(108)이 동일 평면에 형성되기 때문에, 양전극(107,108) 사이에 전압이 인가되면, 액정내에는 기판의 표면과 거의 완전하게 평행한 전계가 인가된다. 따라서, 액정층(130)내의 액정분자가 기판의 표면과 평행하게 되어 시야각특성이 향상된다. 또한, 공통전극(107) 및 데이터전극(108) 사이에는 게이트절연막(119)이 존재하지 않으므로 액정층(130) 내에는 강한 세기의 전계가 인가된다. 그러므로, 액정층(130) 내의 액정분자의 스위칭속도가 향상된다.
비록 도면으로 나타내지는 않았지만 본 발명의 다른 실시예에서는 상기한 제2기판(111)위에 상기 공통전극(107) 및 데이터전극(108)과 대향하는 하나 또는 그 이상의 대향전극을 형성하는 것도 가능하다. 이 경우 상기 데이터전극(108)과 공통전극(107)에 의한 횡전계 뿐만 아니라, 대향전극의 위치에 따라 수직 및 경사전계의 인가 또한 가능하다. 또한, 상기한 블랙매트릭스가 대향전극의 역할을 하는 것도 가능하다.
도 5(a)는 도 4(a)에 나타낸 액정표시소자의 축적용량배선 형성부의 평면도,도 5(b)는 도 5(a)의 Ⅳ-Ⅳ'선에 따른 단면도로서 도면에 나타내듯이, 게이트전극(103) 및 축적용량배선(105) 위에는 접속영역(118)을 갖는 데이터배선(102)이 형성된다. 이때, 데이터배선(102)은 도 4(a)의 소스/드레인전극(104a,104b) 형성시에 함께 형성되는데, 소스/드레인전극(104a, 104b) 패턴시에 축적용량배선(105)이 노출되어 있으므로 전극과 배선은 선택비가 있는 금속이어야 한다. 예를 들면, 축적용량배선이 Al/AlTa 또는 AlNd인 경우 소스/드레인전극은 Cr이, 축적용량배선이 Cr/Al인 경우 소스/드레인전극은 Mo가 바람직하다. 또한, 상기 데이터배선(102) 위에는 보호막(122)이 기판 전체에 걸쳐 적층되어 있다. 이때, 상기 보호막(122)은 화소영역은 제외하고, 박막트랜지스터영역에만 한정되어 형성될 수 있는데, 이 경우 인가되는 전계의 세기를 한층 강화시키는 효과가 있다.
상기한 구조는 이하에 설명하는 도 6의 제조공정을 따른다.
도 6은 본 발명에 따른 복합전계방식 액정표시소자의 제조방법을 나타내는 도면으로서, TFT영역은 도 4(a)의 Ⅲ-Ⅲ'선에 따른 단면 영역을, 스토리지영역은 도 5(a)의 Ⅳ-Ⅳ'선에 따른 단면영역을 나타내고 있다. 도면에 나타내듯이, 본 발명에 따른 복합전계방식 액정표시소자의 제조는, 우선, 제1기판(110) 위에 Ta, Cr 및 Al합금 등과 같은 금속을 스퍼터링(sputtering)방법으로 적층하고 에칭하여 게이트전극(103), 공통전극(107) 및 축적용량배선(105)을 형성한다(가). 이때, 도면에는 나타내지 않았지만, 상기한 게이트전극(103) 및 공통전극(107) 형성시 게이트 배선과 공통배선이 동시에 형성된다. 이때, 절연성의 향상을 위해 상기한 게이트전극(103)과 공통전극(107)을 양극산화하여 양극산화막(anodization layer)을 형성할 수도 있다. 그 후, SiOx나 SiNx와 같은 무기물, 비정질실리콘(a-Si), 불순물 비정질실리콘(n+a-Si)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법으로 연속 적층한 후 상기한 무기물, a-Si alc n+a-Si을 한꺼번에 에칭하여 게이트절연막(119), 반도체층(112) 및 오믹컨택층(113)을 형성하는데, 상기한 게이트절연막(119)과 반도체층(112)은 공통배선과 데이터전극의 중첩영역 및 데이터배선과 게이트배선의 중첩영역에 단락을 방지할 목적으로 형성된다(나). 그 위에 Cr 또는 Mo와 같은 금속을 스퍼터링방법으로 적층한 후 에칭하여 소스전극(104a), 드레인전극(104b), 데이터전극(108) 및 데이터배선(102)을 형성하며, 상기한 소스전극(104a)과 드레인전극(104b)을 마스크(mask)로 사용하여 상기한 오믹컨택층(113)을 패터닝한다(다). 박막트랜지스터의 반도체층(112) 위에는 오믹컨택층(113) 에칭시 상기한 반도체층(112)이 에칭되는 것을 방지하기 위한 ES층(etching stopper layer)를 형성할 수도 있다.
그후, SiOx나 SiNx 등과 같은 무기물 또는 BCB(benzocyclobutane)와 같은 유기물을 적층하고 에칭하여 보호막(112)을 형성한 후(라), 도면으로 나타내지는 않았지만 보호막(122)을 형성한 후 게이트 및 데이터패드를 오픈하기 위하여 1회의 masking공정이 필요하게 된다. 계속해서, 기판 전체에 걸쳐서 제1배향막을 도포한다. 배향막으로는 폴리이미드(polyimide) 폴리아미드(polyamide)계열의 물질또는 폴리실록산(polysiloxanecinnamate), 폴리비닐신아메이트(polyvinylcinnamate) 또는 셀루로즈신아메이트(cellulosecinnamate) 등의 광배향물질을 사용한다. 폴리이미드 또는 폴리아미드 계열의 물질을 배향막으로 사용하는 경우에는 배향막의 배향방향을 결정하기 위해 러빙(rubbing)과 같은 기계적인 방법이 사용되지만, 폴리실록산, 폴리비닐신아메이트 또는 셀루로즈신아메이트 등의 광배향물질을 사용하는 경우에는 자외선과 같은 광을 배향막에 조사하여 배향방향을 결정한다. 특히, 광반응성 배향막에 결정되는 배향방향은 조사되는 광의 편광방향과 같이 광의 고유한 성질에 따라 배향방향이 달라지기 때문에, 기계적인 러빙을 사용했을 때 뱅향막에 먼지나 정전기가 생기는 문제를 해결할 수 있게 된다.
이후, 도면으로 나타내지는 않았지만, 제2기판에 Cr이나 CrO등으로이루어진 블랙매트릭스, 컬러필터층, 제2배향막을 형성한 후, 제1기판과 제2기판 사이로 액정을 주입하여 횡전계방식 액정표시소자를 완성한다.
본 발명의 다른 실시예에서는 상기 공통전극 및 데이터전극과 대향하는 전극 을 제2기판에 형성하여 상하 및 경사전계를 인가하므로써 액정분자의 구동특성을 다양하게 하는 것도 가능하다.
본 발명에 따르면 반도체층 및 패드영역을 동시에 에칭하는 것에 의해 액정표시소자의 제조 공정을 단축시키는 것이 가능하다.
또한, 본 발명은 상기한 바와 같이, 공통전극과 데이터전극을 동일층에 형성하여 상기 전극들 사이에 형성되는 전계가 기판의 표면과 평행하게 하므로써 액정층 내의 액정분자가 기판의 표면과 거의 평행하게 스위칭되어 상대적으로 향상된 시야각특성를 얻을 수 있다.
더욱이, 공통전극과 데이터전극 사이의 게이트절연막을 제거하므로써 액정분자의 스위층속도를 증가시켜 액정분자의 반응속도를 향상시키는 것이 가능하다.
또한, 축적용량배선 형성시에 게이트절연막이 존재하지 않으므로 스토리지전극과 데이터배선을 직접 접속시켜 접촉저항을 낮출 수 있다.
도 1(a)는 종래 횡전계방식 액정표시소자의 단위화소의 평면도, 도 1(b)는 도 1(a)의 Ⅰ-Ⅰ'선에 따른 단면도.
도 2(a)는 도 1(a)에 나타낸 액정표시소자의 축적용량배선 형성부의 평면도, 도 2(b)는 도 2(a)의 Ⅱ-Ⅱ'선에 따른 단면도.
도 3은 종래 횡전계방식 액정표시소자의 제조방법을 나타내는 도면.
도 4(a)는 본 발명의 복합전계방식 액정표시소자의 단위화소의 평면도, 도 4(b)는 도 4(a)의 Ⅲ-Ⅲ'선에 따른 단면도.
도 5(a)는 도 4(a)에 나타낸 액정표시소자의 축적용량배선 형성부의 평면도, 도 5(b)는 도 5(a)의 Ⅳ-Ⅳ'선에 따른 단면도.
도 6은 본 발명의 복합전계방식 액정표시소자의 제조방법을 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명*
101 : 게이트 배선 102 : 데이터배선
103 : 게이트전극 104a : 소스전극
104b : 드레인전극 107 : 공통전극
108 : 데이터전극 110 : 제1기판
111 : 제2기판 112 : 반도체층
113 : 오믹컨택층 116 : 공통배선
119 : 게이트절연층 122 : 보호막
125 : 컬러필터층 130 : 액정층

Claims (10)

  1. 제1기판 및 제2기판과,
    상기 제1기판에 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과,
    상기 화소영역에 게이트배선과 평행하게 배열된 공통배선과,
    상기 게이트배선 및 데이터배선의 교차점에 형성된 박막트랜지스터와,
    상기 화소영역의 제1기판 위에 형성되고 상기 공통배선에 전기적으로 연결된 공통전극과,
    상기 공통배선 위에 형성되고 상기 공통전극과 함께 기판면에 대하여 평행한 전계를 형성하는 데이터전극과,
    상기 공통전극 및 데이터전극과 동일한 평면에 형성된 축적용량배선과,
    상기 공통배선과 데이터전극의 중첩영역 및 데이터배선과 게이트배선의 중첩영역에만 차례로 형성된 게이트절연막 및 반도체층과,
    상기 화소영역을 제외한 상기 박막트랜지스터 위와 상기 축적용량배선 위에 적층된 보호막과,
    상기 제1기판과 제2기판 사이에 형성된 액정층과,
    상기 보호막 위에 형성되어 상기 액정층 내의 액정분자의 배향방향을 결정하는 배향막으로 이루어지고, 상기 데이터배선이 상기 축적용량배선을 완전하게 덮는 것을 특징으로 하는 복합전계방식 액정표시소자.
  2. 제1항에 있어서, 상기 박막트랜지스터가,
    상기 게이트배선 및 공통전극에 연결된 게이트전극과,
    상기 공통배선과 데이터전극의 중첩영역 및 데이터배선과 게이트배선의 중첩영역에 차례로 형성된 게이트절연막 및 반도체층과,
    상기 반도체층 위에 적층된 오믹콘택층과,
    상기 오믹콘택층 위에 형성되어 데이터배선 및 데이터전극에 연결된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 복합전계방식 액정표시소자.
  3. 제1항에 있어서, 상기 제2기판에 형성되어 박막트랜지스터, 게이트배선, 데이터배선 근처로 빛이 새는 것을 방지하는 차광층을 추가로 포함하는 것을 특징으로 하는 복합전계방식 액정표시소자.
  4. 제1기판 및 제2기판과,
    상기 제1기판에 배열되어 화소영역을 정의하는 게이트배선 및 데이터배선과,
    상기 화소영역에 게이트배선과 평행하게 배열된 공통배선과,
    상기 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와,
    상기 화소영역의 제1기판 위에 형성되고 상기 공통배선에 전기적으로 연결된 공통전극과,
    상기 공통배선 위에 형성되고 상기 공통전극과 함께 기판면에 대하여 평행한 전계를 형성하는 데이터전극과,
    상기 공통전극 및 데이터전극과 동일한 평면에 형성된 축적용량배선과,
    상기 공통배선과 데이터전극의 중첩영역 및 데이터배선과 게이트배선의 중첩영역에만 차례로 형성된 게이트절연막 및 반도체층과,
    상기 화소영역을 제외한 상기 박막트랜지스터 위와 상기 금속배선 위에 적층된 보호막과,
    상기 제1기판과 제2기판 사이에 형성된 액정층과,
    상기 제2기판 위에 형성되어 상기 공통전극 및 데이터전극과 함께 수직 및 경사전계를 인가하는 적어도 하나의 대향전극과,
    상기 보호막 위에 형성되어 상기 액정층내의 액정분자의 배향방향을 결정하는 배향막으로 이루어지고, 상기 데이터배선이 상기 축적용량배선을 완전하게 덮는 것을 특징으로 하는 복합전계방식 액정표시소자.
  5. 제4항에 있어서, 상기 대향전극이 박막트랜지스터, 게이트배선, 데이터배선 근처로 빛이 새는 것을 방지하는 것을 특징으로 하는 복합전계방식 액정표시소자.
  6. 제1기판 및 제2기판을 제공하는 단계와,
    상기 제1기판에 금속을 적층하고 에칭하여 게이트배선, 게이트전극, 공통배선, 공통전극 및 축적용량배선을 형성하는 단계와,
    상기 게이트전극을 포함한 게이트배선 및 공통배선위에만 게이트 절연막 및 반도체층 그리고 오믹콘택층을 형성하는 단계와,
    상기 제1기판에 금속을 적층하고 에칭하여 상기 오믹콘택층 위에 소스전극, 드레인전극을 형성하고, 상기 공통전극과 동일 평면에 데이터전극을 형성하고, 그리고 축적용량배선위에 데이터배선을 형성하는 단계와,
    상기 데이터배선을 포함한 제1기판의 전면에 보호막을 형성하고, 상기 화소영역을 제외한 소스/드레인전극, 공통전극, 데이터전극, 데이터배선 및 반도체층위에만 남도록 상기 보호막을 선택적으로 제거하는 단계로 구성된 복합전계방식 액정표시소자 제조방법.
  7. 제6항에 있어서, 상기 게이트절연막, 반도체층 및 오믹콘택층을 형성하는 단계가,
    상기 제1기판 전체에 걸쳐서 절연물질, 반도체물질 및 불순물 반도체물질을 적층하는 단계와,
    상기 절연물질, 반도체물질 및 불순물 반도체물질을 에칭하여 상기 게이트전극, 게이트배선, 공통배선 위에 게이트절연막, 반도체층 및 오믹콘택층을 형성하는 단계로 구성된 것을 특징으로 하는 복합전계방식 액정표시소자 제조방법.
  8. 제6항에 있어서, 상기 축적용량배선과 데이터배선의 에칭선택비가 다른 것을 특징으로 하는 복합전계방식 액정표시소자 제조방법.
  9. 제6항에 있어서, 상기 제2기판위에 상기 공통전극 및 데이터전극과 함께 수직 및 경사전계를 인가하는 적어도 하나의 대향전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 복합전계방식 액정표시소자 제조방법.
  10. 제9항에 있어서, 상기 대향전극이 박막트랜지스터, 게이트배선, 데이터배선 근처로 빛이 새는 것을 방지하는 것을 특징으로 하는 복합전계방식 액정표시소자 제조방법.
KR10-1998-0027587A 1998-07-09 1998-07-09 복합전계방식액정표시소자및그제조방법 Expired - Fee Related KR100487424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0027587A KR100487424B1 (ko) 1998-07-09 1998-07-09 복합전계방식액정표시소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0027587A KR100487424B1 (ko) 1998-07-09 1998-07-09 복합전계방식액정표시소자및그제조방법

Publications (2)

Publication Number Publication Date
KR20000007972A KR20000007972A (ko) 2000-02-07
KR100487424B1 true KR100487424B1 (ko) 2005-08-29

Family

ID=19543544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0027587A Expired - Fee Related KR100487424B1 (ko) 1998-07-09 1998-07-09 복합전계방식액정표시소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100487424B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368515B2 (ja) * 2000-10-31 2009-11-18 シャープ株式会社 液晶表示パネル

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970071059A (ko) * 1996-04-04 1997-11-07 구자홍 액정표시장치
KR980003747A (ko) * 1996-06-26 1998-03-30 김광호 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
JPH10301141A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19980083765A (ko) * 1997-05-19 1998-12-05 구자홍 횡전계방식 액정표시장치
KR20000007760A (ko) * 1998-07-07 2000-02-07 구본준, 론 위라하디락사 복합전계방식 액정표시소자 및 그 제조방법
KR100360355B1 (ko) * 1994-03-17 2003-01-15 가부시끼가이샤 히다치 세이사꾸쇼 액티브매트릭스형액정표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360355B1 (ko) * 1994-03-17 2003-01-15 가부시끼가이샤 히다치 세이사꾸쇼 액티브매트릭스형액정표시장치
KR970071059A (ko) * 1996-04-04 1997-11-07 구자홍 액정표시장치
KR980003747A (ko) * 1996-06-26 1998-03-30 김광호 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
JPH10301141A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
KR19980083765A (ko) * 1997-05-19 1998-12-05 구자홍 횡전계방식 액정표시장치
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR20000007760A (ko) * 1998-07-07 2000-02-07 구본준, 론 위라하디락사 복합전계방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20000007972A (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
KR100313949B1 (ko) 멀티도메인액정표시소자
KR100257370B1 (ko) 횡전계방식액정표시장치
KR100313952B1 (ko) 멀티도메인 액정표시소자
KR100357216B1 (ko) 멀티도메인 액정표시소자
KR100257369B1 (ko) 횡전계방식액정표시장치
KR100504532B1 (ko) 멀티도메인 액정표시소자
KR100344844B1 (ko) 액정표시소자및그제조방법
KR100293436B1 (ko) 횡전계방식액정표시장치
KR100258063B1 (ko) 횡전계방식액정표시소자및그제조방법
KR19980037086A (ko) 액정표시소자
JP4240433B2 (ja) マルチドメイン液晶表示素子
KR100269351B1 (ko) 횡전계방식 액정표시장치
KR100293431B1 (ko) 횡전계방식액정표시소자
KR100244537B1 (ko) 액정표시소자
KR100313951B1 (ko) 멀티도메인 액정표시소자
KR19990074855A (ko) 복합전계방식 액정표시소자
KR100293432B1 (ko) 횡전계방식액정표시장치
KR19990012990A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100487424B1 (ko) 복합전계방식액정표시소자및그제조방법
KR20010066178A (ko) 멀티도메인 액정표시소자
KR100313950B1 (ko) 멀티도메인 액정표시소자
KR100293433B1 (ko) 복합전계방식액정표시소자
KR100487425B1 (ko) 멀티도메인 액정표시소자
KR100323734B1 (ko) 멀티도메인 액정표시소자
KR100290923B1 (ko) 멀티도메인 액정표시소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980709

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020530

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980709

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040924

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050426

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050427

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090310