[go: up one dir, main page]

KR100486348B1 - 펀치스루우형절연게이트바이폴라트랜지스터 - Google Patents

펀치스루우형절연게이트바이폴라트랜지스터 Download PDF

Info

Publication number
KR100486348B1
KR100486348B1 KR1019970050395A KR19970050395A KR100486348B1 KR 100486348 B1 KR100486348 B1 KR 100486348B1 KR 1019970050395 A KR1019970050395 A KR 1019970050395A KR 19970050395 A KR19970050395 A KR 19970050395A KR 100486348 B1 KR100486348 B1 KR 100486348B1
Authority
KR
South Korea
Prior art keywords
bipolar transistor
gate bipolar
buffer layer
insulated gate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970050395A
Other languages
English (en)
Other versions
KR19990027865A (ko
Inventor
심상남
윤종만
김원철
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970050395A priority Critical patent/KR100486348B1/ko
Publication of KR19990027865A publication Critical patent/KR19990027865A/ko
Application granted granted Critical
Publication of KR100486348B1 publication Critical patent/KR100486348B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment

Landscapes

  • Bipolar Transistors (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 특히 순방향 전압강하를 낮출 수 있는 펀치스루우형 절연 게이트 바이폴라 트랜지스터에 관한 것이다. 본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터는 고농도의 P+ 기판과 P+ 기판 상에 형성된 N+ 버퍼층과 N+ 버퍼층 상에 형성된 저농도의 N- 에피텍셜층으로 된 웨이퍼를 사용하여 형성한다. N+ 버퍼층은 농도와 두께가 다른 여러 개의 분할층들이 횡측으로 이어져 있는 구조로 되어 있다.

Description

펀치스루우형 절연 게이트 바이폴라 트랜지스터{Punchthrough type insulated gate bipolar transistor}
본 발명은 반도체 장치에 관한 것으로, 특히 순반향 전압강하를 낮출 수 있는 펀치스루우형 절연 게이트 바이폴라 트랜지스터에 관한 것이다.
파워 모스펫의 고속 스위칭 특성과 바이폴라 트랜지스터의 대전력 특성을 겸비한 새로운 반도체 소자로서 절연 게이트 바이폴라 트랜지스터 (Insulated Gate Bipolar Transistor; 이하, "IGBT"라 칭함)가 최근 주목받고 있다.
펀치스루우(punchthrough)형의 절연 게이트 바이폴라 트랜지스터는 일반적으로 고농도의 P+ 기판 위에 N+ 버퍼(buffer)층을 갖고 그 위에 저농도의 N- 에피텍셜층이 성장된 웨이퍼를 사용하여 제조한다.
IGBT는 MOSFET와는 달리, 정공이 P+ 기판으로 부터 N- 에피텍셜층으로 주입이되어 전도도 변조가 일어나게 되므로 MOSFET 보다는 훨씬 낮은 순방향 전압강하 특성을 나타낸다. 그런데 정공이 너무 많이 주입될 경우 턴-오프(Turn-off)시 소요되는 시간이 증가하고 래치업, 쇼트 회로(Short circuit) 특성이 나빠지기 때문에 정공의 주입의 제한이 필요하다.
이를 위해서, N+ 버퍼층을 P+ 기판과 N- 에피텍셜층 사이에 형성하는데, N+ 버퍼층의 농도와 두께가 커질수록 래치업, 쇼트 회로 내량, 스위칭 특성은 개선되는 반면 순방향 전압강하는 높아지는 특성이 있다.
도 1은 종래의 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 도시한 단면도로, P+ 기판과 N- 에피텍셜층 사이에 N+ 버퍼층을 형성한 경우이다. 도면부호 "10"은 P+ 기판을, "12"는 N+ 버층층을, "14"는 N- 에피텍셜층을, "16"은 P 베이스(base)를, "18"은 N+ 소오스를, "20"은 게이트 산화막을, "22"는 게이트를, "24"는 소오스 전극을, 그리고 "26"은 드레인 전극을 나타낸다.
도 1을 참조하면, P+ 기판(10)의 전면(全面)에 균일한 두께 및 농도로 고농도의 N+ 버퍼층(12)이 존재한다.
본 발명의 목적은 순방향 전압강하를 낮출 수 있는 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터는 고농도의 P+ 기판과 상기 P+ 기판 상에 형성된 N+ 버퍼층과 상기 N+ 버퍼층 상에 형성된 저농도의 N- 에피텍셜층으로 된 웨이퍼를 사용하여 형성되는데, 상기 N+ 버퍼층은 농도와 두께가 다른 여러 개의 분할층들이 횡측으로 이어져 있는 구조로 되어 있다.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 더욱 자세하게 설명하고자 한다.
도 2는 분할된 N+ 버퍼층을 구비하는 본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 도시한 단면도로서, 도면부호 "30"은 P+ 기판을, "32"는 분할된 N+ 버퍼층을, "34"는 N- 에피텍셜층을, "36"은 P 베이스를, "38"은 소오스를, "40"은 게이트 산화막을, "42"는 게이트를, "44"는 소오스 전극을, 그리고 "46"은 드레인 전극을 나타낸다.
이때, 상기 분할된 N+ 버퍼층(32)은 농도와 두께가 다른 여러 개의 분할층들이 횡측으로 이어져 있는 구조로 되어 있다.
도 3 및 도 4는 각각 상기 도 2의 Ⅲ-Ⅲ 및 Ⅳ-Ⅳ선을 잘라본 단면의 불순물 분포도이다. 도 3은 도 1의 불순물 농도 분포와 같은 반면, 도 4의 경우 N+ 버퍼층과 P+ 기판 사이의 불순물 농도차가 작고 N+ 버퍼층의 두께가 얇기 때문에 정공의 에피텍셜 영역으로의 주입이 용이하다. 따라서 순방향 전압강하를 낮출 수 있다. 또한, 턴-오프(turn-off)시에는 도 2의 Ⅲ-Ⅲ선을 잘른 단면의 버퍼층이 고농도이기 때문에 정공과의 재결합을 높일 수 있어 빠른 스위칭이 가능하다.
도 5의 (a) 내지 (c)는 상기 도 2의 소자를 제조하기 위한 방법을 설명하기 위해 도시한 단면도들이다.
최근에는 실리콘 웨이퍼를 직접 결합시키는 실리콘 다이렉트 본딩(silicon direct bonding; SDB) 기술이 발달하여 N- 웨이퍼에 N+ 불순물을 주입시킨 후 P+ 웨이퍼와 직접 붙이는 것이 가능하다. 본 발명에서는 상기한 실리콘 다이렉트 본딩 기술을 이용한다.
N- 웨이퍼(50) 상에 이온주입 마스크(52)를 형성한 후, N형 불순물을 고농도로 주입하여 N++층(54)을 형성하고 (도 5의 (a)), 이후, 상기 이온주입 마스크를 제거한 후, 상기 N++층(54)이 형성되어 있는 면이 P+ 웨이퍼(56)와 접하도록 두 웨이퍼를 실리콘 다이렉트 본딩 기술로 본딩시킨다 (도 5의 (b)). 계속해서, 일반적인 IGBT 공정을 행하면 고온의 열확산 공정시 상기 N++층이 상하좌우로 확산되어 도 5의 (c)의 55와 같은 구조의 고농도 N+ 에피층(55)이 형성된다. 도 5의 (c)에 있어서, 도면부호 "58"은 P 베이스를, "60"은 소오스를, "62"는 게이트 산화막을, "64"는 게이트를, "66"은 소오스 전극을, 그리고 "68"은 드레인 전극을 나타낸다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터에 의하면, N+ 버퍼층을 농도와 두께가 다른 여러 개의 분할층들이 횡측으로 이어져 있는 구조로 형성함으로써 래치업, 쇼트 회로 내량, 스위칭 특성을 유지함과 동시에 순방향 전압강하를 낮출 수 있다.
도 1은 종래의 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 도시한 단면도이다.
도 2는 분할된 N+ 버퍼층을 구비하는 본 발명에 의한 펀치스루우형 절연 게이트 바이폴라 트랜지스터를 도시한 단면도이다.
도 3 및 도 4는 각각 상기 도 2의 Ⅲ-Ⅲ 및 Ⅳ-Ⅳ선을 잘라본 단면의 불순물 분포도이다.
도 5의 (a) 내지 (c)는 상기 도 2의 소자를 제조하기 위한 방법을 설명하기 위해 도시한 단면도들이다.

Claims (1)

  1. n형 불순물이 제 1 농도로 도핑된 제 1 반도체 기판의 표면에 n형 불순물이 상기 제 1 농도보다 높은 제 2 농도로 도핑된 복수의 제 1 영역들을 형성하는 단계;
    상기 제 1 영역들이 p형 불순물이 고농도로 도핑된 제 2 반도체 기판과 접하도록 상기 제 1 반도체 기판을 제 2 반도체 기판과 접합시켜 제 3 반도체 기판을 형성하는 단계;
    상기 제 3 반도체 기판을 열처리하여 상기 제 1 영역들의 n형 불순물을 측면으로 확산시켜, 제 2 농도의 n형 불순물로 도핑된 상기 제 1 영역들과 상기 제 1 농도보다는 높고 상기 제 2 농도보다는 낮은 제 3 농도로 도핑된 n형 불순물이 횡으로 나열된 버퍼층을 형성하는 단계; 및
    상기 버퍼층이 형성된 결과물에 절연 게이트 바이폴라 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 펀치쓰루형 절연 게이트 바이폴라 트랜지스터의 제조 방법.
KR1019970050395A 1997-09-30 1997-09-30 펀치스루우형절연게이트바이폴라트랜지스터 Expired - Lifetime KR100486348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050395A KR100486348B1 (ko) 1997-09-30 1997-09-30 펀치스루우형절연게이트바이폴라트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050395A KR100486348B1 (ko) 1997-09-30 1997-09-30 펀치스루우형절연게이트바이폴라트랜지스터

Publications (2)

Publication Number Publication Date
KR19990027865A KR19990027865A (ko) 1999-04-15
KR100486348B1 true KR100486348B1 (ko) 2006-04-21

Family

ID=37180680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050395A Expired - Lifetime KR100486348B1 (ko) 1997-09-30 1997-09-30 펀치스루우형절연게이트바이폴라트랜지스터

Country Status (1)

Country Link
KR (1) KR100486348B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270230A (en) * 1990-04-20 1993-12-14 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
JPH07226514A (ja) * 1994-01-27 1995-08-22 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 高導電率絶縁ゲートバイポーラトランジスタ集積構造
JPH07226503A (ja) * 1994-02-14 1995-08-22 Nissan Motor Co Ltd 横形絶縁ゲートバイポーラトランジスタ
KR100194668B1 (ko) * 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270230A (en) * 1990-04-20 1993-12-14 Fuji Electric Co., Ltd. Method for making a conductivity modulation MOSFET
JPH07226514A (ja) * 1994-01-27 1995-08-22 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 高導電率絶縁ゲートバイポーラトランジスタ集積構造
JPH07226503A (ja) * 1994-02-14 1995-08-22 Nissan Motor Co Ltd 横形絶縁ゲートバイポーラトランジスタ
KR100194668B1 (ko) * 1995-12-05 1999-07-01 윤종용 전력용 절연 게이트 바이폴라 트랜지스터

Also Published As

Publication number Publication date
KR19990027865A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US7476942B2 (en) SOI lateral semiconductor device and method of manufacturing the same
KR920005513B1 (ko) 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
US5698454A (en) Method of making a reverse blocking IGBT
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
EP2497116A1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
JP3259485B2 (ja) 炭化けい素たて型ｍｏｓｆｅｔ
EP0091686B1 (en) Semiconductor device having a diffused region of reduced length and method of fabricating the same
US20140213022A1 (en) Method of Manufacturing a Reduced Free-Charge Carrier Lifetime Semiconductor Structure
WO2012068777A1 (zh) 一种用于制造大功率器件的半导体衬底的制造方法
KR20040063085A (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
US20080315251A1 (en) Semiconductor device and method for fabricating thereof
JPH1117176A (ja) 炭化けい素半導体装置
US6448588B2 (en) Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode
US7535040B2 (en) Insulated gate semiconductor device and method for manufacturing same
US20080135971A1 (en) High voltage semiconductor device and method of manufacture thereof
US20070063269A1 (en) Trench IGBT with increased short circuit capability
KR100486348B1 (ko) 펀치스루우형절연게이트바이폴라트랜지스터
KR100505562B1 (ko) 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법
KR100492981B1 (ko) 래터럴 이중확산 모스 트랜지스터 및 그 제조방법
US6727527B1 (en) Reverse blocking IGBT
JPH05121425A (ja) バイポーラ静電誘導トランジスタ
JP2005158804A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2005150651A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0416443Y2 (ko)
US20040061170A1 (en) Reverse blocking IGBT

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970930

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990414

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020902

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970930

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050421

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100412

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110404

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130322

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20150326

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160421

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170329

Start annual number: 13

End annual number: 13

PC1801 Expiration of term