[go: up one dir, main page]

KR100476293B1 - Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법 - Google Patents

Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법 Download PDF

Info

Publication number
KR100476293B1
KR100476293B1 KR1019970013781A KR19970013781A KR100476293B1 KR 100476293 B1 KR100476293 B1 KR 100476293B1 KR 1019970013781 A KR1019970013781 A KR 1019970013781A KR 19970013781 A KR19970013781 A KR 19970013781A KR 100476293 B1 KR100476293 B1 KR 100476293B1
Authority
KR
South Korea
Prior art keywords
memory
data
board
routine
controller
Prior art date
Application number
KR1019970013781A
Other languages
English (en)
Other versions
KR19980076885A (ko
Inventor
박노희
윤병기
Original Assignee
유티스타콤코리아 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유티스타콤코리아 유한회사 filed Critical 유티스타콤코리아 유한회사
Priority to KR1019970013781A priority Critical patent/KR100476293B1/ko
Publication of KR19980076885A publication Critical patent/KR19980076885A/ko
Application granted granted Critical
Publication of KR100476293B1 publication Critical patent/KR100476293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 이동 통신 시스템에 관한 것으로, 특히 이동 통신 시스템 내의 보드가 오류 수정 작업시 라이트 데이타와 리드 데이타를 비교하여(S5) 메모리와 관련한 문제의 경우 손쉽게 빨리 알 수 있고, 보드에 메모리가 미 실장 상태로 시스템에 장착되었을 경우 발광 다이오드를 점멸하여(S8) 사용자가 이를 쉽게 알 수 있도록 한 효과가 있는 것이다.

Description

MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법{Method of verifying and testing whether a memory is mounted on a board incorporating a MC683 series}
본 발명은 이동 통신 시스템에 관한 것으로, 특히 CDMA(CODE DIVISION MULTIPLE ACCESS), TDMA(TIME DIVISION MULTIPLE ACCESS), FDMA(FREQUENCY DIVISION MULTIPLE ACCESS)등의 이동 통신 시스템내의 보드(BOARD)에서 각종 메모리(DRAM, SRAM)가 실장되어 있는지 확인할 수 있도록 한 것이다.
종래의 이동 통신 시스템내의 보드에는 각종 메모리가 실장되어 있는지 확인할 수가 없었고 또한 오류 수정 작업시에도 메모리의 실장 여부를 등한시 하여 많은 시간을 소비하여 사용자가 각종 메모리가 내장되어 있는 카세트를 개방하여 일일이 확인하는 문제점이 있었다.
본 발명의 목적은, 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, MC683 시리즈 계열의 커뮤니케이션 제어기를 사용하여 보드내에 메모리가 실장되어 있지 않으면 보드에 있는 특정 발광 다이오드를 점멸 시켜서 메모리가 실장되어 있는지를 알릴 수 있는 “MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법” 을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 “MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법” 은, 제어기내의 2중 포트 램(DUAL PORT RAM)을 목적한 기능에 맞게끔 정확하게 초기화시키는 초기화 단계(S1)와; EPROM을 사용하기 위한 글로발 칩 셀렉트(GPOBAL CHIP SELECT) 및 메모리 뱅크, 또는 칩 셀렉트들을 목적한 용도로 설정을 하는 EPROM 설정단계(S2)와; 메모리에 임의의 데이타를 라이트하는 메모리 라이트(WRITE) 단계(S3)와; 메모리로부터 임의의 데이타를 리드하는 데이타 리드(READ) 단계(S4)와; 라이트 데이타와 리드 데이타를 비교하는 데이타 비교 단계(S5)와; 메모리의 범위내에서 비교한 데이타가 같은지 확인하여 같으면 메모리 라이트 단계(S3)부터 다시 수행하고 아니면 다음 단계를 수행하는 비교 데이타 확인 단계(S6)와; 비교한 데이타가 다르면 메모리가 불량하거나 미 실장 상태이므로 특정 발광 다이오드를 점멸시키는 루틴(ROUTINE)을 수행하거나 제어기를 정지시키는 루틴 수행 또는 제어기 정지 단계(S7)와; 발광 다이오드 점멸 루틴에서는 특정 어드레스(ADDRESS) 및 제어기의 병렬 입/출력 포트를 이용해서 점멸시키는 발광 다이오드 점멸 단계(S8)를 포함하여 구성됨을 그 방법적 구성상의 특징으로 한다.
이러한 본 발명 “MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법”은 이동 통신 시스템내의 보드가 오류 수정 작업시 라이트 데이타와 리드 데이타를 비교하여(S5) 메모리와 관련한 문제의 경우 손쉽게 빨리 알 수 있고, 보드에 메모리가 미 실장 상태로 시스템에 장착되었을 경우 발광 다이오드를 점멸하여(S8) 사용자가 이를 쉽게 알 수 있도록 한 효과가 있는 것이다.
이하, 본 발명 “MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법”의 기술적 사상에 따른 일 실시예를 들어 그 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
[실시예]
먼저, 제어기내의 2중 포트 램을 목적한 기능에 맞게 초기화하여(S1) EPROM 사용을 위한 글로발 칩 셀렉트 및 메모리 뱅크, 기타 칩 셀렉트들을 설정하여(S2) 메모리에 임의의 데이타를 라이트하고(S3) 메모리로부터 임의의 데이타를 리드하여(S4) 라이트 데이타와 리드 데이타를 비교하고(S5) 메모리의 범위내에서 비교한 데이타가 같은지 확인하여 같으면 메모리 라이트 단계(S3)부터 다시 수행하고 아니면 다음 단계를 수행하여(S6) 비교한 데이타가 다르면 메모리가 불량이거나 미 실장 상태이므로 특정 발광 다이오드를 점멸시키는 루틴(ROUTINE)을 수행하거나 제어기를 정지시키고(S7) 발광 다이오드 점멸 루틴에서 특정 어드레스 및 제어기의 병렬 입/출력 포트를 이용해서 발광 다이오드를 점멸시켜 사용자에게 메모리 실장 상태를 알려주는 동작을 할 수 있게 되는 것이다.
이상에서 살펴본 바와 같이 본 발명 “MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법”은, 특히, 이동 통신 시스템 내의 보드가 오류 수정 작업시 라이트 데이타와 리드 데이타를 비교하여(S5) 메모리와 관련한 문제의 경우 손쉽게 빨리 알 수 있고, 보드에 메모리가 미 실장 상태로 시스템에 장착되었을 경우 발광 다이오드를 점멸하여(S8) 사용자가 이를 쉽게 알 수 있도록 한 효과가 있는 것이다.
도 1은 본 발명의 일실시예에 따른 “MC683 시리즈 게열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법” 을 나타낸 동작플로우챠트.

Claims (1)

  1. 제어기내의 2중 포트 램(DUAL PORT RAM)을 초기화시키는 초기화 단계(S1);
    EPROM 사용을 준비하기 위한 글로발 칩 셀렉트(GLOBAL CHIP SELECT) 및 메모리 뱅크, 또는 칩 셀렉트들을 목적한 용도로 설정하는 EPROM 설정단계(S2);
    메모리에 임의의 데이타를 라이트하는 메모리 라이트 단계(S3);
    메모리로부터 임의의 데이타를 리드하는 데이타 리드 단계(S4);
    라이트 데이타와 리드 데이타를 비교하는 데이타 비교 단계(S5);
    메모리의 범위내에서 비교한 데이타가 같으면 메모리 라이트 단계(S3)로 리턴하는 리턴 단계(S6); 및
    메모리의 범위내에서 비교한 데이타가 다르면 메모리가 불량하거나 미 실장 상태로 판단하여, 특정 어드레스(ADDRESS) 및 제어기의 병렬 입/출력 포트를 이용해서 특정 발광 다이오드를 점멸시키는 루틴(ROUTINE)을 수행하거나, 제어기를 정지시키는 루틴 수행하는 제어 단계(S7)
    를 포함하는 것을 특징으로 하는 MC683 시리즈 계열을 사용한 보드에서의 메모리 실장 확인 및 테스트 방법.
KR1019970013781A 1997-04-15 1997-04-15 Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법 KR100476293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970013781A KR100476293B1 (ko) 1997-04-15 1997-04-15 Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013781A KR100476293B1 (ko) 1997-04-15 1997-04-15 Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법

Publications (2)

Publication Number Publication Date
KR19980076885A KR19980076885A (ko) 1998-11-16
KR100476293B1 true KR100476293B1 (ko) 2005-06-08

Family

ID=37302809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013781A KR100476293B1 (ko) 1997-04-15 1997-04-15 Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법

Country Status (1)

Country Link
KR (1) KR100476293B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276474B1 (ko) * 1992-03-17 2001-01-15 스즈키 진이치로 마이크로컴퓨터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100276474B1 (ko) * 1992-03-17 2001-01-15 스즈키 진이치로 마이크로컴퓨터

Also Published As

Publication number Publication date
KR19980076885A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US7143236B2 (en) Persistent volatile memory fault tracking using entries in the non-volatile memory of a fault storage unit
US5996096A (en) Dynamic redundancy for random access memory assemblies
US7133960B1 (en) Logical to physical address mapping of chip selects
US5960462A (en) Method and apparatus for analyzing a main memory configuration to program a memory controller
US7487413B2 (en) Memory module testing apparatus and method of testing memory modules
US6567904B1 (en) Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
CA1291269C (en) Efficient address test for large memories
TWI739678B (zh) 記憶體測試裝置以及測試電壓調整方法
US5109382A (en) Method and apparatus for testing a memory
US7197675B2 (en) Method and apparatus for determining the write delay time of a memory utilizing the north bridge chipset as in charge of the works for checking the write delay time of the memory
KR100383479B1 (ko) 디지털 반도체 회로를 테스트하기 위한 회로 및 방법
KR100476293B1 (ko) Mc683시리즈계열을사용한보드에서의메모리실장확인및테스트방법
US20070250740A1 (en) System and method for conducting BIST operations
US7251773B2 (en) Beacon to visually locate memory module
US6781398B2 (en) Circuit for testing an integrated circuit
US20070033487A1 (en) Semiconductor memory device and method of operating the same
US6999887B2 (en) Memory cell signal window testing apparatus
KR20200010708A (ko) 듀얼 인 라인 메모리 모듈 안정성 및 테스트 효율 향상을 위한 분산 시스템
JPS608556B2 (ja) メモリ−のリフレツシユカウンタ−検査方法及び装置
KR100311757B1 (ko) 반도체메모리용메모리블록치환시스템및치환방법
US12125554B2 (en) Systems and methods for resolving data (DQ) line swapping configurations in double data rate (DDR) memories
US5797032A (en) Bus for connecting extension cards to a data processing system and test method
US11354255B2 (en) Processing chip having different modes and corresponding chip system and operation method of the same
US12148499B1 (en) Test system for dynamic random access memory module of AMD system
US7929363B1 (en) Memory test and setup method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970415

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020415

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970415

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20040116

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040331

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20040430

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041216

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210