KR100475338B1

KR100475338B1 - Chip scale package using wire bonder and manufacture method for the same

Info

Publication number: KR100475338B1
Application number: KR1019970051947A
Authority: KR
Inventors: 김재준; 정도수
Original assignee: 삼성전자주식회사
Priority date: 1997-10-10
Filing date: 1997-10-10
Publication date: 2005-05-24
Anticipated expiration: 2017-10-10
Also published as: KR19990031293A

Abstract

본 발명은 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법에 관한 것으로서, 본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 반도체 칩과, 인쇄 회로 기판과, 와이어 본더에 의해 인쇄 회로 기판의 개구부에 충전되어 반도체 칩과 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 금충전물과,인쇄 회로 기판의 상부의 전도성 회로 패턴 끝단에 형성된 솔더 볼 패드와, 솔더 볼 패드에 실장된 솔더 볼, 및 금충전물을 보호하기 위해서 봉지된 에폭시 성형 수지를 포함하는 것을 특징으로 한다. 그리고, 본 발명의 와이어 본더를 이용한 칩 스케일 패키지 제조 방법에 따르면, 금충전물은 와이어 본더로 반도체 칩의 본딩 패드에 해당되는 상기 인쇄 회로 기판의 개구부에 금충전물을 형성시키고 와이어를형성하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계와, 와이어 절단기로 와이어를 절단하여 인쇄 회로 기판의 개구부에 대해 돌출된 금충전물만을 남기는 단계를 통하여 형성된다. 따라서, 본 발명은 기존의 조립 공정에서 사용되는 설비를 그대로 이용하여 칩 스케일 패키지를 제조할 수 있고, 그 구조면에서도 단순하여 제조 비용 측면이나 수율면에서도 우수하다는 이점이 있다.The present invention relates to a chip scale package using a wire bonder and a manufacturing method, wherein a chip scale package using a wire bonder is filled in an opening of a printed circuit board by a semiconductor chip, a printed circuit board, and a wire bonder. Protects the gold charge electrically connecting the conductive circuit pattern of the semiconductor chip and the printed circuit board, the solder ball pad formed at the end of the conductive circuit pattern on the upper portion of the printed circuit board, the solder ball mounted on the solder ball pad, and the gold charge It characterized in that it comprises an epoxy molding resin sealed in order to. In addition, according to the chip scale package manufacturing method using the wire bonder of the present invention, the gold filler is a wire bonder to form a gold filler in the opening of the printed circuit board corresponding to the bonding pad of the semiconductor chip and form a wire to form a semiconductor chip. Electrically connecting the bonding pad and the conductive circuit pattern of the printed circuit board, and cutting the wire with a wire cutter to leave only the gold filling protruding to the opening of the printed circuit board. Therefore, the present invention can manufacture a chip scale package by using the equipment used in the existing assembly process as it is, there is an advantage in that the structure is simple and excellent in terms of manufacturing cost and yield.

Description

Chip scale package using wire bonder and manufacture method for the same}

본 발명은 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법에 관한 것으로서, 더욱 상세하게는 인쇄 회로 기판에 반도체 칩을 접착시켜 실현하는 칩 스케일 패키지에 있어서, 반도체 칩의 본딩패드와 인쇄 회로 기판에 형성된 전도성 회로 패턴의 전기적 연결을 와이어 본더를 사용하여 실현한 칩 스케일 패키지 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip scale package and a manufacturing method using a wire bonder, and more particularly, to a chip scale package implemented by bonding a semiconductor chip to a printed circuit board. The present invention relates to a method for manufacturing a chip scale package in which electrical connection of a circuit pattern is realized using a wire bonder.

전자기기의 소형화, 경량화, 대용량화, 다기능화 등의 추세에 따라 점차 여러 가지 기능들을 요구하는 전자 부품의 조립이 요구되고 있다. 이에 따라 반도체도 고집적화, 대용량화, 다핀화 등이 요구되며, 반도체 칩의 실장기술도 높은 실장밀도를 요구하게 되었다.BACKGROUND With the trend of miniaturization, light weight, large capacity, and multifunctionality of electronic devices, assembly of electronic parts that require various functions is increasingly required. Accordingly, semiconductors also require high integration, large capacity, and multi-pinning, and semiconductor chip mounting technology also requires high mounting density.

통상의 반도체 칩 패키지는 패키지 크기에 비해 칩 크기에 대한 제약이 많다. 이는 패키지 구조상 다이 패드를 기본적으로 배치하여야 하고, 또한 다이 패드와 내부 리드들 간의 공간은 최소한 리드 프레임의 두께만큼은 확보되어야 하므로 실제 실장 가능한 칩의 크기는 패키지 크기의 약 70%가 일반적인 한계이다.Conventional semiconductor chip packages have more chip size constraints than package sizes. In the package structure, the die pad should be basically disposed, and since the space between the die pad and the inner leads should be secured at least as much as the thickness of the lead frame, the actual mountable chip size is about 70% of the package size.

이러한 한계를 극복하기 위하여, 최근 탭(TAB), 볼 그리드 어레이(Ball Grid Array) 또는 칩만을 실장하는 방법인 칩 온 보드(Chip On Board)등과 같은 칩 스케일 패키지로 변화되고 있다. 그러나, 통상적인 칩 스케일 패키지를 구현하기 위해서 막대한 신규 장비의 구입 및 그 패키지의 제조에 있어서 각기 개별로 제조가 이루어지기 때문에 각 패키지의 제조 단가가 높아지는 단점을 내포하고 있다.In order to overcome these limitations, chip scale packages, such as a chip on board (TAB), a ball grid array, or a chip only board, are being changed. However, in order to implement a conventional chip scale package, the manufacturing cost of each package is increased because the individual manufacturing is performed in the purchase of enormous new equipment and the manufacture of the package.

도 1은 테세라(Tessera)사의 칩 스케일 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a chip scale package of Tessera.

도 1과 같은 구조의 칩 스케일 패키지(10)를 개발한 회사는 테세라(Tessera), 엔이씨(NEC), 지이(GE) 등 이다. 이러한 마이크로 볼 그리드 어레이(μ BGA) 형태의 칩 스케일 패키지(10)의 구조는 반도체 칩(12)의 상부면 상에 형성된 본딩 패드(14)들이 그에 각기 대응되는 금(金)의 플랙시블(Flexible) 패턴(16)과 전기적으로 연결되어 있고, 이 플랙시블 패턴(16)은 외부와의 접속단자의 역할을 하는 솔더 범프(18)와 전기적으로 연결되어 있다. 그리고, 플랙시블 패턴(16)의 상부에는 관통 구멍들을 갖는 폴리이미드 재질의 절연 필름(20)이 부착되어 있으며, 반도체 칩(12) 상부면의 본딩 패드(14)들이 형성되지 않은 부분과 플랙시블 패턴(16) 사이에는 탄성을 갖는 고분자 물질인 엘라스토머(22 ; Elastomer)가 개재되어 있다. 그리고 플랙시블 패턴(16)과 전기적으로 연결되어 있는 본딩 패드들(14) 및 연결부위를 보호하기 위하여 포팅(Potting) 등의 방법으로 에폭시 성형 수지(24)에 의해서 봉지되어 있다.Companies that developed the chip scale package 10 having the structure as shown in FIG. 1 include Tessera, NEC, GE, and the like. The structure of the chip scale package 10 in the form of a micro ball grid array (μ BGA) is that the bonding pads 14 formed on the upper surface of the semiconductor chip 12 are flexible in gold. ) Is electrically connected to the pattern 16, and the flexible pattern 16 is electrically connected to the solder bumps 18 serving as a connection terminal with the outside. In addition, a polyimide insulating film 20 having through holes is attached to the upper portion of the flexible pattern 16, and a portion where the bonding pads 14 of the upper surface of the semiconductor chip 12 are not formed is flexible. Elastomers 22 which are elastic polymer materials are interposed between the patterns 16. In order to protect the bonding pads 14 and the connection portions electrically connected to the flexible pattern 16, the sealing pads are encapsulated by the epoxy molding resin 24 by potting or the like.

이와 같은 구조를 갖는 패키지는 일종의 μBGA 패키지로써 번인 검사가 가능하며, 고밀도 실장이 가능한 플립 칩의 상호 접속 기술이다. 그러나 대부분의 공정이 현재 사용되고 있는 설비로 제조하기 어려운 공정이고 단위 공정별로 제조가 각기 개별로 진행되기 때문에 대량 생산이 되지 않는 단점이 있다.This type of package is a kind of μBGA package that allows burn-in inspection and is a high-density, flip-chip interconnect technology. However, most of the processes are difficult to manufacture with the equipment currently used, and there is a disadvantage in that mass production is not possible because the manufacturing is performed separately for each unit process.

도 2는 미찌비시(Mitsubishi)사의 칩 스케일 패키지를 나타내는 단면도이다.2 is a cross-sectional view showing a chip scale package of Mitsubishi Corporation.

도 2를 참조하면, 칩 스케일 패키지(30) 구조는 반도체 칩(32)의 상부면 중심 부분에 형성된 본딩 패드들(34)이 각기 대응되는 솔더 범프들(36)과 반도체 칩(32) 상부면에 형성된 회로 패턴들(38)에 의해서 각기 전기적으로 연결되어 있다. 그리고 반도체 칩(32)과 회로 패턴들(38)을 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위해서 에폭시 성형 수지(40)에 의해 봉지되어 있고, 솔더 범프들(36)의 일부분이 에폭시 성형 수지(40)에 대해 노출되게 형성된 구조를 갖는다.Referring to FIG. 2, the chip scale package 30 has a solder bump 36 and a top surface of the semiconductor chip 32 to which bonding pads 34 formed at the center of the top surface of the semiconductor chip 32 respectively correspond. Each of the circuit patterns 38 is electrically connected to each other. And to protect the electrical connection portion including the semiconductor chip 32 and the circuit patterns 38 from an external environment, and a portion of the solder bumps 36 is epoxy-molded to protect the electrical connection portion from the external environment. It has a structure formed to be exposed to the resin 40.

이와 같은 구조의 패키지는 반도체 칩 상부면에 회로 패턴들이 형성되어 있기 때문에 본딩 패드의 위치에 제한을 받지 않는 동시에 TSOP(Thin Small Outline Package)와 같은 신뢰성이 보장되는 장점이 있다.Since the package of the structure has circuit patterns formed on the upper surface of the semiconductor chip, the package pad is not limited to the position of the bonding pad and has the same reliability as the thin small outline package (TSOP).

그러나 이러한 구조도 기존의 조립(Assembly) 공정으로는 제조하기 어렵고, 주로 팹(FAB) 공정 기술을 사용하여 한다. 그러므로 팹 공정에서 회로 패턴들을 제조하기 때문에 공정이 복잡해지고, 제조 비용이 증가하는 문제점이 있다.However, such a structure is also difficult to manufacture by the existing assembly process, mainly using the Fab (FAB) process technology. Therefore, since the circuit patterns are manufactured in the fab process, the process becomes complicated and the manufacturing cost increases.

따라서, 본 발명의 목적은 기존의 조립 공정에서 사용되는 설비를 그대로 이용할 수 있고, 구조면에서도 단순하여 제조 비용 측면이나 수율면에서도 우수한 칩 스케일 패키지 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a chip scale package that can be used as it is in the existing assembly process as it is, is simple in terms of structure and excellent in terms of manufacturing cost and yield.

본 발명은 와이어 본더를 이용한 칩 스케일 패키지로서, 활성면에 패시베이션층과 본딩 패드가 형성된 반도체 칩과, 전도성 회로 패턴이 상면 또는 내부에 일정하게 형성되고 반도체 칩의 본딩 패드에 해당되는 부분에 개구부가 형성되어 있으며 반도체 칩의 활성면에 비전도성 접착제로 접착된 인쇄 회로 기판과, 와이어 본더에 의해 인쇄 회로 기판의 개구부에 충전되어 반도체 칩과 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 금충전물과, 전도성 회로 패턴의 끝단에 형성된 솔더 볼 패드와, 솔더 볼 패드에 실장된 솔더 볼, 및 금충전물을 보호하기 위해서 봉지된 에폭시 성형 수지를 포함하는 것을 특징으로 한다.The present invention provides a chip scale package using a wire bonder, wherein a semiconductor chip having a passivation layer and a bonding pad formed on an active surface thereof, a conductive circuit pattern is formed on the top or inside of the semiconductor chip, and an opening is formed in a portion corresponding to the bonding pad of the semiconductor chip. A printed circuit board which is formed and adhered to the active surface of the semiconductor chip with a non-conductive adhesive, and a gold filler which is filled in an opening of the printed circuit board by a wire bonder and electrically connects the conductive circuit pattern of the semiconductor chip and the printed circuit board; And a solder ball pad formed at the end of the conductive circuit pattern, a solder ball mounted on the solder ball pad, and an epoxy molding resin encapsulated to protect the gold filler.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 인쇄 회로 기판상의 개구부에 돌출된 금충전물의 높이가 인쇄 회로 기판의 전도성 회로 패턴과 전기적으로 연결되도록 인쇄 회로 기판면보다 높은 것이 바람직하다.In the chip scale package using the wire bonder according to the present invention, it is preferable that the height of the gold filling protruding into the opening on the printed circuit board is higher than the printed circuit board surface so as to be electrically connected with the conductive circuit pattern of the printed circuit board.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 솔더 볼 패드를 만들기 위한 방법이 스크린 프린팅(Screen Printing)방법 또는 디스팬싱(Dispensing)방법 중 어느 하나인 것이 바람직하다.In the chip scale package using the wire bonder according to the present invention, it is preferable that the method for making the solder ball pad is any one of a screen printing method and a dispensing method.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지는 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위한 방법이 포팅(Potting)방법으로이루어진 것이 바람직하다.In the chip scale package using the wire bonder according to the present invention, it is preferable that a method for protecting the gold filling protruding from the opening on the printed circuit board is performed by a potting method.

한편, 상기 목적을 달성하기 위한 본 발명에 따른 와이어 본더를 이용한 칩스케일 패키지 제조 방법은 본딩 패드를 제외한 활성면에 패시베이션층이 형성된 반도체 칩을 준비하는 단계와, 반도체 칩의 본딩 패드에 대응되는 부분에 개구부가 형성되어 있고 상부 또는 내부에 전도성의 회로 패턴이 형성된 인쇄 회로 기판을 준비하는 단계와, 반도체 칩과 인쇄 회로 기판을 접착제로 접착시키는 단계와, 와이어 본더로 반도체 칩의 본딩 패드에 해당되는 인쇄 회로 기판의 개구부에 금충전물을 형성시키고 와이어를 형성하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계와, 와이어 절단기로 와이어를 절단하여 인쇄 회로 기판의 개구부에 대해 돌출된 금충전물만을 남기는 단계와, 인쇄 회로 기판의 전도성 회로 패턴에 솔더 볼이 올라갈 수 있는 솔더 볼 패드를 만드는단계와, 솔더 볼 패드에 솔더 볼을 올리고 리플로우 솔더(Reflow Solder)하여 솔더볼 패드에 솔더 볼을 융착시키는 단계, 및 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위하여 에폭시 성형 수지로 봉지하는 단계를 포함하는 것을 특징으로 한다.On the other hand, the chip scale package manufacturing method using a wire bonder according to the present invention for achieving the above object comprises the steps of preparing a semiconductor chip having a passivation layer formed on the active surface excluding the bonding pad, the portion corresponding to the bonding pad of the semiconductor chip Preparing a printed circuit board having an opening formed therein and having a conductive circuit pattern formed thereon, or bonding the semiconductor chip and the printed circuit board with an adhesive, and bonding the semiconductor chip to the bonding pad of the semiconductor chip using a wire bonder. Forming a gold filler in the opening of the printed circuit board and forming a wire to electrically connect the bonding pad of the semiconductor chip and the conductive circuit pattern of the printed circuit board, and cut the wire with a wire cutter to Leaving only the protruding gold filling, and the conductivity of the printed circuit board Creating a solder ball pad that allows the solder ball to rise in the furnace pattern, placing the solder ball on the solder ball pad and reflow soldering to fuse the solder ball to the solder ball pad, and openings on the printed circuit board. It characterized in that it comprises a step of encapsulating with epoxy molding resin to protect the gold filling protruded against.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 (c)단계에서 다이 본더로 반도체 칩과 인쇄 회로 기판을 접착시키는 것이 바람직하다.In the method of manufacturing a chip scale package using a wire bonder according to the present invention, it is preferable to bond the semiconductor chip and the printed circuit board to the die bonder in step (c).

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 와이어본더에 사용되는 금선의 직경이 인쇄 회로 기판의 개구부의 넓이 보다 큰 것이 바람직하다.In the chip scale package manufacturing method using the wire bonder according to the present invention, it is preferable that the diameter of the gold wire used for the wire bonder is larger than the width of the opening of the printed circuit board.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 인쇄 회로 기판상의 개구부에 돌출된 금충전물의 높이는 인쇄 회로 기판의 전도성 회로패턴과 전기적으로 연결되도록 인쇄 회로 기판면보다 높은 것이 바람직하다.In the chip scale package manufacturing method using the wire bonder according to the present invention, the height of the gold filling protruding from the opening on the printed circuit board is preferably higher than the printed circuit board surface so as to be electrically connected to the conductive circuit pattern of the printed circuit board.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 솔더 볼 패드를 만들기 위한 방법이 스크린 프린팅 방법 또는 디스팬싱 방법 중 어느 하나인 것이 바람직하다.In the method of manufacturing a chip scale package using a wire bonder according to the present invention, it is preferable that the method for making a solder ball pad is either a screen printing method or a dispensing method.

본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 제조 방법은 인쇄 회로 기판상의 개구부에 대해 돌출된 금충전물을 보호하기 위한 방법이 포팅 방법으로 이루어진 것이 바람직하다.In the chip scale package manufacturing method using the wire bonder according to the present invention, it is preferable that the method for protecting the gold filling protruding with respect to the opening on the printed circuit board is a porting method.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 칩 스케일 패키지의 단면도이다.3 is a cross-sectional view of a chip scale package according to the present invention.

도 3을 참조하면, 본 발명의 칩 스케일 패키지(50) 구조는 반도체 칩(52)이전도성의 회로 패턴(59)이 형성된 인쇄 회로 기판(58)을 매개로 하여 외부 접속 단자인 솔더 볼(64)과 전기적으로 연결된 구조이다.Referring to FIG. 3, the chip scale package 50 structure of the present invention is a solder ball 64 that is an external connection terminal via a printed circuit board 58 on which a semiconductor chip 52 conductive circuit pattern 59 is formed. ) Is electrically connected to the structure.

인쇄 회로 기판(58)은 전도성의 회로 패턴(59)들이 상면 또는 내부에 일정하게 형성되어 있고, 반도체 칩(52)의 본딩 패드(54)에 해당하는 부분이 개구되어 있는 구조이다. 이런 인쇄 회로 기판(58)은 반도체 칩(52)의 활성면에 형성된 패시배이션층(56 ; Passivation) 위에 비전도성의 접착제(57)로 접착되어 있고, 본딩 패드(54)의 개구부는 와이어 본더에 의해서 금충전물(60)로 충전되어 인쇄 회로 기판(58) 상면 또는 내부의 회로 패턴(59)과 전기적으로 연결되어 있으며, 금충전물(60)은 에폭시 성형 수지(88)로 봉지되어 있다. 그리고 인쇄 회로 기판(58) 상면에형성된 회로 패턴(59)의 끝단에는 솔더 볼 패드(62)가 형성되고, 그 위에 솔더 볼(64)이 올라간 구조이다.The printed circuit board 58 has a structure in which conductive circuit patterns 59 are formed on the top or inside of the printed circuit board 58, and a portion corresponding to the bonding pad 54 of the semiconductor chip 52 is opened. The printed circuit board 58 is bonded with a nonconductive adhesive 57 on a passivation layer 56 formed on the active surface of the semiconductor chip 52, and the opening of the bonding pad 54 is a wire bonder. Is filled with the gold filler 60 and electrically connected to the circuit pattern 59 on the upper surface or the inside of the printed circuit board 58, and the gold filler 60 is sealed with the epoxy molding resin 88. As shown in FIG. The solder ball pad 62 is formed at the end of the circuit pattern 59 formed on the upper surface of the printed circuit board 58, and the solder balls 64 are raised thereon.

도 4a는 반도체 칩을 인쇄 회로 기판에 접착시키는 단계의 단면도, 도 4b 내지 4d는 와이어 본더를 이용하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계의 단면도, 도 4e와 4f는 와이어 절단기로 와이어를 절단시키는 단계의 단면도, 도 4g와 4h는 스크린 프린팅 방법으로 솔더 볼 패드를 형성시키는 단계의 단면도, 도 4i는 솔더 볼 패드에 솔더 볼을 올려 놓는 단계의 단면도이다.4A is a cross-sectional view of bonding a semiconductor chip to a printed circuit board, and FIGS. 4B to 4D are cross-sectional views of electrically connecting a bonding pad of a semiconductor chip and a conductive circuit pattern of a printed circuit board using a wire bonder, and FIG. 4E. And 4f are sectional views of cutting a wire with a wire cutter, FIGS. 4g and 4h are sectional views of forming a solder ball pad by screen printing, and FIG. 4i is a sectional view of placing a solder ball on a solder ball pad.

도 4a 내지 4i를 참조하여, 본 발명에 따른 칩 스케일 패키지(50)의 제조방법에 대하여 설명하면, 본딩 패드(54)를 제외한 활성면에 패시베이션층(56)이 형성된 반도체 칩(52)에 인쇄 회로 기판(58)을 비전도성의 접착제(57)로 접착시킨다. 이때, 반도체 칩(52)과 인쇄 회로 기판(58)의 접착은 종래의 다이 본더(도시 안됨)로 가능하다. 상술한 인쇄 회로 기판(58)은 기판 내부와 상면에 소정의 전도성 물질로 회로 패턴(59)이 형성되어 있고, 반도체 칩(52)의 본딩 패드(54)에 해당되는개구부를 갖고 있다. 이 개구부는 반도체 칩(52)의 본딩 패드(54)의 크기보다 넓게형성되어 있다.Referring to FIGS. 4A to 4I, a method of manufacturing the chip scale package 50 according to the present invention will be described. The semiconductor chip 52 has a passivation layer 56 formed on an active surface except for the bonding pad 54. The circuit board 58 is bonded with a nonconductive adhesive 57. At this time, adhesion of the semiconductor chip 52 and the printed circuit board 58 is possible with a conventional die bonder (not shown). The above-described printed circuit board 58 has a circuit pattern 59 formed of a predetermined conductive material inside and on the upper surface of the printed circuit board 58, and has an opening corresponding to the bonding pad 54 of the semiconductor chip 52. This opening is formed wider than the size of the bonding pad 54 of the semiconductor chip 52.

다음은 반도체 칩(52)의 본딩 패드(54)와 인쇄 회로 기판(58)에 형성된 전도성의 회로 패턴(59)을 전기적으로 연결시키기 위해 와이어 본더(70)를 이용한다. 먼저 캐필러리(72)의 팁에 금볼(74)을 형성하여 인쇄 회로 기판(58)의 개구부 안쪽의 본딩 패드(54)에 가압하여 열압착시키고, 캐필러리(72)를 반도체 칩(52)과 일정거리로 떨어져 있는 보조기판(76)으로 이동시켜 와이어(75)를 형성한다. 이때 사용되는 금선(73)의 직경은 인쇄 회로 기판(58)의 개구부의 공간을 충분히 메울 수 있고 인쇄 회로 기판(58)의 상부면에 대해서 일정부분 돌출될 수 있어야 하기에, 기존에 사용되는 금선보다 다소 굵은 약 2 mil정도 이다. 그러나 인쇄 회로 기판(58)의 개구부 크기에 따라 금선의 크기는 정해질 수 있다. 이렇게 와이어(75)가 형성되면, 와이어 절단기(78)로 와이어(75)를 절단하여, 인쇄 회로 기판(58)의 개구부에 대해 돌출된 금충전물(60)만을 남긴다. 즉, 와이어 절단기(78)로 절단된 금충전물(60)은 인쇄 회로 기판(58)에 형성된 전도성 회로 패턴(59)과 서로 전기적으로 연결된다.Next, the wire bonder 70 is used to electrically connect the bonding pads 54 of the semiconductor chip 52 and the conductive circuit patterns 59 formed on the printed circuit board 58. First, a gold ball 74 is formed at the tip of the capillary 72 and pressed to the bonding pad 54 inside the opening of the printed circuit board 58 to be thermocompressed. Then, the capillary 72 is pressed into the semiconductor chip 52. ) Moves to the auxiliary substrate 76, which is spaced apart by a certain distance, to form a wire 75. In this case, the diameter of the gold wire 73 used may sufficiently fill the space of the opening of the printed circuit board 58 and may protrude a predetermined portion with respect to the upper surface of the printed circuit board 58. A little thicker, about 2 mils. However, the size of the gold wire may be determined according to the size of the opening of the printed circuit board 58. When the wire 75 is formed in this way, the wire 75 is cut by the wire cutter 78 to leave only the gold filler 60 protruding to the opening of the printed circuit board 58. That is, the gold filling 60 cut by the wire cutter 78 is electrically connected to the conductive circuit pattern 59 formed on the printed circuit board 58.

이와 같이 반도체 칩(52)과 인쇄 회로 기판(58)을 접착하고 전기적으로 연결한 후, 반도체 칩(52)이 실장된 인쇄 회로 기판(58)을 외부의 접속단자(도시 안됨)와 연결시키기 위한 솔더 볼이 안착되는 솔더 볼 패드(62)가 인쇄 회로 기판(58)에형성된다. 여기서, 솔더 볼 패드(62)에 플럭스를 도포하는 방법은 스크린 프린팅 방법 또는 디스팬싱 방법 중 어느 하나인 것이 바람직하다.After the semiconductor chip 52 and the printed circuit board 58 are bonded and electrically connected in this manner, the printed circuit board 58 on which the semiconductor chip 52 is mounted is connected to an external connection terminal (not shown). Solder ball pads 62 on which solder balls are seated are formed on the printed circuit board 58. Here, the method of applying the flux to the solder ball pad 62 is preferably one of a screen printing method and a dispensing method.

그 중 스크린 프린팅 방법을 설명하면, 인쇄 회로 기판(58)면의 일정한 곳에형성시킬 솔더 볼 패드(62)영역에 해당되는 관통 구멍을 갖는 금속마스크(80)를 정렬시키고, 금속 마스크(80) 상면에 주성분이 로진(Rosin)인 플럭스(82)를 공급한다. 공급된 플럭스(82)는 스퀴지(84 ; Squeegee)에 의해서 금속 마스크(80)의 관통구멍에 밀어 넣어진다. 그 다음에 솔더 볼 정렬 장비(도시 안됨)를 이용하여 자동으로 금속 마스크(80)에 솔더 볼(64)을 투입하여 솔더 볼(64)을 플럭스의 솔더 볼 패드(62)에 부착시킨다. 최종적으로 약 23O℃ 이상의 온도에서 진행되는 리플로우솔더(Reflow Solder) 공정에 의해 솔더 볼 패드(62)에 솔더 볼(64)을 융착시킨다.Among the screen printing methods, the metal mask 80 having the through holes corresponding to the solder ball pads 62 to be formed at a predetermined position on the surface of the printed circuit board 58 is aligned, and the upper surface of the metal mask 80 is aligned. It supplies the flux 82 whose main component is rosin. The supplied flux 82 is pushed into the through hole of the metal mask 80 by a squeegee 84. The solder balls 64 are then automatically introduced into the metal mask 80 using solder ball alignment equipment (not shown) to attach the solder balls 64 to the solder ball pads 62 of the flux. Finally, the solder balls 64 are fused to the solder ball pads 62 by a reflow solder process performed at a temperature of about 23O ° C. or more.

이 때, 리플로우 솔더 공정 이후에 솔더 볼(64) 주위에 남게되는 플럭스(82)는 인쇄 회로 기판(58)을 오염시키는 오염원으로 작용하기 때문에 유기용제를 이용하여 플럭스(82)를 제거하는 세정 공정을 한다.At this time, since the flux 82 remaining around the solder ball 64 after the reflow solder process acts as a pollutant that contaminates the printed circuit board 58, the organic solvent is used to remove the flux 82. Do the process.

마지막으로 인쇄 회로 기판(58)상에 형성된 금충전물(60)을 보호하기 위하여 포팅(Potting)방법으로 에폭시 성형수지(88)로 봉지한다.Finally, in order to protect the gold filling 60 formed on the printed circuit board 58 is sealed with an epoxy molding resin 88 by a potting method (Potting).

이와 같이 본 발명은 기존의 다이 본더로 인쇄 회로 기판을 반도체 칩에 접착시킬 수 있으며, 반도체 칩과 인쇄 회로 기판의 전기적 연결은 와이어 본더를 이용할 수 있기 때문에 기존의 마이크로 볼 그리드 어레이형 칩 스케일 패키지와 같이 팹(FAB)공정이나 새로운 설비를 거의 사용하지 않고도 우수한 칩 스케일 패키지를 얻을 수 있다.As described above, the present invention can bond a printed circuit board to a semiconductor chip using a conventional die bonder, and the electrical connection between the semiconductor chip and the printed circuit board can use a wire bonder, and thus, the conventional micro ball grid array type chip scale package can be used. Likewise, excellent chip-scale packages can be obtained with little use of FAB processes or new equipment.

이상에서 살펴본 바와 같이, 본 발명에 따른 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법은 팹 공정에서 칩 스케일 패키지를 제조할 필요가 없어지며, 새로운 설비를 사용하지 않고 기존에 사용되는 다이 본더, 와이어 본더 등의 조립 공정에서 사용되는 설비로 제조가 가능하기 때문에 제조 비용을 크게 줄일 수있다. 그리고, 공정이 단순화되기에 제조 비용 측면이나 수율면에서도 우수하다.As described above, the chip scale package and manufacturing method using the wire bonder according to the present invention eliminates the need to manufacture the chip scale package in the fab process, and is a die bonder, a wire bonder that is used without a new facility. Manufacturing costs can be significantly reduced because it can be manufactured by the equipment used in the assembly process, such as. In addition, because the process is simplified, it is also excellent in terms of manufacturing cost and yield.

도 1은 테세라(Tessera)사의 칩 스케일 패키지를 나타내는 단면도,1 is a cross-sectional view showing a chip scale package of Tessera Corporation;

도 2는 미찌비시(Mitsubishi)사의 칩 스케일 패키지를 나타내는 단면도,2 is a cross-sectional view showing a chip scale package of Mitsubishi Corporation;

도 3은 본 발명에 따른 칩 스케일 패키지의 단면도,3 is a cross-sectional view of a chip scale package according to the present invention;

도 4a는 반도체 칩을 인쇄 회로 기판에 접착시키는 단계의 단면도,4A is a cross-sectional view of a step of bonding a semiconductor chip to a printed circuit board,

도 4b 내지 4d는 와이어 본더를 이용하여 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 전기적으로 연결시키는 단계의 단면도,4B to 4D are cross-sectional views of electrically connecting a bonding pad of a semiconductor chip and a conductive circuit pattern of a printed circuit board using a wire bonder;

도 4e와 4f는 와이어 절단기로 와이어를 절단시키는 단계의 단면도,4E and 4F are cross-sectional views of cutting a wire with a wire cutter,

도 4g와 4h는 스크린 프린팅 방법으로 솔더 볼 패드를 형성시키는 단계의 단면도,Figure 4g and 4h is a cross-sectional view of the step of forming a solder ball pad by the screen printing method,

도 4i는 솔더 볼 패드에 솔더 볼을 올려놓는 단계의 단면도이다.Figure 4i is a cross-sectional view of the step of placing the solder ball on the solder ball pad.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 30, 50 : 칩 스케일 패키지 12, 32, 52 : 반도체 칩10, 30, 50: chip scale package 12, 32, 52: semiconductor chip

14, 34, 54 : 본딩 패드 58 : 인쇄 회로 기판14, 34, 54: bonding pad 58: printed circuit board

59 : 전도성 회로 패턴 60 : 금충전물59: conductive circuit pattern 60: gold filling

62 : 솔더 볼 패드 64 : 솔더 볼62: solder ball pad 64: solder ball

Claims

A semiconductor chip having a passivation layer and a bonding pad formed on an active surface thereof;

A printed circuit board having a conductive circuit pattern uniformly formed on an upper surface or inside thereof, an opening formed in a portion corresponding to a bonding pad of the semiconductor chip, and bonded to an active surface of the semiconductor chip with a non-conductive adhesive;

A gold filler filled in the opening of the printed circuit board by a wire bonder to electrically connect the semiconductor chip and the conductive circuit pattern of the printed circuit board;

A solder ball pad formed at an end of the conductive circuit pattern;

A solder ball mounted on the solder ball pad; And

Chip scale package using a wire bonder, comprising; an epoxy molding resin encapsulated to protect the gold filling.

The chip scale of claim 1, wherein the height of the gold filling protruding from the opening on the printed circuit board is higher than the surface of the printed circuit board so as to be electrically connected to the conductive circuit pattern of the printed circuit board. package.

The chip scale package of claim 1, wherein the solder ball pad is formed by one of a screen printing method and a dispensing method.

The chip scale package according to claim 1, wherein the method for protecting the gold filling protruding from the opening on the printed circuit board is a potting method.

(a) preparing a semiconductor chip having a passivation layer formed on an active surface other than a bonding pad;

(b) preparing a printed circuit board having an opening formed in a portion corresponding to a bonding pad of the semiconductor chip and having a conductive circuit pattern formed on or in the upper portion thereof;

(c) adhering the semiconductor chip and the printed circuit board with an adhesive;

(d) a gold filler is formed in the opening of the printed circuit board corresponding to the bonding pad of the semiconductor chip with a wire bonder, and a wire is formed, thereby forming the conductive pad pattern of the bonding pad of the semiconductor chip and the printed circuit board. Electrically connecting;

(e) cutting the wire with a wire cutter to leave only the gold filling protruding to the opening of the printed circuit board;

(f) making a solder ball pad on which the solder ball can rise on the conductive circuit pattern of the printed circuit board;

(g) placing a solder ball on the solder ball pad and reflow soldering to fuse the solder ball to the solder ball pad;

(h) encapsulating with an epoxy molding resin to protect the gold filling protruding from the opening on the printed circuit board; chip scale package manufacturing method using a wire bonder comprising a.

The method of claim 5, wherein the step (c) comprises bonding the semiconductor chip and the printed circuit board to each other using a die bonder.

6. The method of claim 5, wherein the diameter of the gold wire used in the wire bonder is larger than the width of the opening of the printed circuit board.

The chip of claim 5, wherein a height of the gold filling protruding from the opening on the printed circuit board is higher than the surface of the printed circuit board so as to be electrically connected to the conductive circuit pattern of the printed circuit board. Scale package manufacturing method.

The method of claim 5, wherein the solder ball pad is manufactured by using a screen printing method or a dispensing method. 7.

The method of claim 5, wherein the method for protecting the gold filling protruding from the opening on the printed circuit board is a potting method.