[go: up one dir, main page]

KR100471771B1 - 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치 - Google Patents

광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치 Download PDF

Info

Publication number
KR100471771B1
KR100471771B1 KR1019960070573A KR19960070573A KR100471771B1 KR 100471771 B1 KR100471771 B1 KR 100471771B1 KR 1019960070573 A KR1019960070573 A KR 1019960070573A KR 19960070573 A KR19960070573 A KR 19960070573A KR 100471771 B1 KR100471771 B1 KR 100471771B1
Authority
KR
South Korea
Prior art keywords
light blocking
liquid crystal
crystal display
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960070573A
Other languages
English (en)
Other versions
KR19980051662A (ko
Inventor
송진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960070573A priority Critical patent/KR100471771B1/ko
Publication of KR19980051662A publication Critical patent/KR19980051662A/ko
Application granted granted Critical
Publication of KR100471771B1 publication Critical patent/KR100471771B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치를 제공하기 위한 것이다. 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치는 기판 위에 광차단을 하는 제1광차단막 및 제2 광차단막 이 두 부분으로 나누어져 형성되어 있으며, 제2 광차단막은 데이터 라인과 연결되며 듀얼 데이터라인이 되어 리던던시 역할을 한다. 또한, 게이트 전극 하부에는 광차단막이 형성되어 있지 않아 커플링의 영향을 최소화할 수 있다. 그리고 보호막 위에 소오스 전극과 연결되게 ITO클래드가 형성되어 있는데, 이 ITO클래드는 리던던시 역할을 한다.

Description

광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치
본 발명은 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 액정 표시 장치는 광에 의한 광 누설 전류(photo induced current)가 발생하는 단점이 있다. 현재는 박막 트랜지스터 액정 표시 장치에서는 비정질 실리콘을 채널층으로 주로 사용하고 있는데 박막 트랜지스터 구조에 따라 광에 대한 민감도가 차이가 많이 난다. 따라서 박막 트랜지스터 구조를 광차단할 수 있게 형성해 주는 것이 필요하다.
특히, 에치백 구조의 박막 트랜지스터 액정 표시 장치는 에치 스토퍼 구조의 박막 트랜지스터 액정 표시 장치에 비해 광에 더 취약하며, 광 누설 전류는 오프 전류(Ioff) 들뜸현상을 유발시켜 액정 표시 장치의 박막 트랜지스터 동작시 백화 현상이나 수직 크로스토크 등의 디스 플레이시 제반 불량의 직접적인 원인으로 작용한다.
이러한 박막 트랜지스터의 누설 전류는 박막 트랜지스터 채널층의 구조와 빛에 반응하는 비정질 실리콘 자체의 물성에 의해 발생한다. 여기서 박막 트랜지스터 채널층의 구조의 변경이 효과적인 방법이라 볼 수 있다.
한편, 게이트 전극이 반도체층보다 하부에 형성되어 있는 역스태거 구조의 박막 트랜지스터는 하부에 형성되어 있는 게이트 전극에 의해서 입사광을 어느 정도 차단하는 효과를 볼 수 있고, 반도체층이 게이트에 의해서 전면 보호되는 구조(active island on Gate)는 직접광에 대해서 이상적이나 반사광에 의한 난반사 영향까지 배제시킬 수 없다.
박막 트랜지스터의 하부에 광차단막을 형성한 박막 트랜지스터 액정 표시 장치의 구조는 가장 간단한 광차단 방법이나 공정 수가 증가하는 단점이 있으며 박막 트랜지스터 하부에 형성된 광차단막이 인가되는 게이트 및 데이터 구동 전압에 커플링되는 현상을 유발시킨다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 광차단막을 형성시 공정수의 증가는 불가피하나 커플링 효과를 최소화하기 위해서, 게이트선에 의해서 가려지는 부분의 광차단막을 분리시키고 광차단막 형성시 데이터 리던던시(redundancy)를 동시에 형성하여, 데이터 오픈 프리( data open free)가 가능한 박막 트랜지스터 액정 표시 장치의 구조 및 제조 방법을 제공하기 위한 것이다.
이하, 첨부한 도면을 참고로 하여 종래의 박막 트랜지스터 액정 표시 장치의 구조를 설명한다.
도1은 종래의 박막 트랜지스터 액정 표시 장치의 구조를 나타낸 단면도이다.
도1에 도시한 바와 같이, 종래의 박막 트랜지스터 액정 표시 장치는, 투명한 기판(10) 위에 게이트 전극(20)이 형성되어 있고, 게이트 전극(20) 위에 게이트 전극(20)을 덮는 게이트 절연막(30)이 형성되어 있다. 그리고 게이트 전극(20)에 대응하는 게이트 절연막(30) 상부에 비정질 실리콘으로 이루어진 반도체층(40)이 형성되어 있고, 그 위에 두개의 전극(50, 60)이 형성되어 있는데 두 전극(50, 60)중 하나는 소스 전극이고 다른 하나는 드레인 전극이다. 그리고 드레인 전극(60)의 일부가 드러나게 전면에 보호막(70)이 형성되어 있다. 드레인 전극(60)과 전기적으로 접속되도록 화소 전극(80)이 보호막 일부분 위에 형성되어 있다.
이하, 첨부한 도면을 참고로 하여 종래의 일반적인 5매 마스크 박막 트랜지스터 액정 표시 장치의 제조 공정 순서를 설명한다.
도2는 종래의 일반적인 5매 마스크 박막 트랜지스터 액정 표시 장치의 제조 공정 순서를 나타낸 순서도이다.
도2에서 보는 바와 같이, 종래의 박막 트랜지스터 액정 표시 장치의 제조 방법은, 투명한 기판 위에 도전 물질을 적층하고 제1마스크를 사용하여 게이트 전극을 형성하는 단계(100), 게이트 절연막을 적층하는 단계(200), 반도체를 적층하고 제2마스크를 사용하여 반도체층을 형성하는 단계(300), 도전 물질을 적층하고 제3마스크를 사용하여 소스 전극 및 드레인 전극을 형성하는 단계(400), 절연 물질을 적층하고 제4마스크를 사용하여 보호막을 형성하는 단계(500), 투명 도전 물질을 적층하고 제5마스크를 사용하여 화소 전극을 형성하는 단계(600)로 이루어져 있다.
그런데 이러한 박막 트랜지스터 액정 표시 장치는 광에 의한 광 누설 전류(photo induced current)가 발생하며, 데이터 라인의 오픈도 쉽게 일어나는 단점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 광차단막을 형성시 공정수의 증가는 불가피하나 커플링 효과를 최소화하기 위해서, 게이트선에 의해서 가려지는 부분의 광차단막을 분리시키고 광차단막 형성시 데이터 리던던시(redundancy)를 동시에 형성하여, 데이터 오픈 프리( data open free)가 가능한 박막 트랜지스터 액정 표시 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치는,
기판,
상기 기판 위에 두 부분으로 나누어져 형성되어 있으며 광차단을 하는 제1광차단막 및 제2 광차단막,
상기 기판 위에 상기 제1광차단막 및 제2 광차단막을 덮도록 형성되어 있는 절연막,
상기 절연막 위에 상기 제1광차단막과 제2광차단막이 사이에 대응하는 부분에 형성되어 있는 게이트 전극,
상기 절연막 위에 상기 게이트 전극을 덮도록 형성되어 있는 게이트 절연막,
상기 게이트 절연막 위에 상기 게이트 전극에 대응하는 부분에 형성되어 있는 비정질 실리콘층,
상기 비정질 실리콘층 위에 형성되어 있는 드레인 전극 및 상기 n+ 비정질실리콘층 위에 형성되어 있으며 상기 제2 광차단막에 연결되게 형성되어 있는 소오스 전극,
상기 드레인 전극 및 소오스 전극 위에 상기 소오스 전극의 일부가 드러나도록 적층되어 있는 보호막,
상기 보호막 위에 상기 소오스 전극과 연결되게 형성되어 있는 ITO클래드로 이루어져 있다.
이와 같이 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치는 광차단막이 광누설 전류의 발생을 억제하며, 동시에 광차단막, 데이터 라인 그리고 ITO클래드로 이루어진 3층막이 형성되어 있어 데이터 라인의 오픈을 방지할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치를 설명한다.
도3은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 단면도이고, 도4는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 구조를 나타낸 평면도이다.
도3에서 보는 바와 같이, 기판(10) 위에 광차단을 하는 제1광차단막(20) 및 제2 광차단막(22)이 두 부분으로 나누어져 형성되어 있으며, 바람직하게는 크롬(Cr)으로 1000Å의 두께로 형성한다. 여기서 제2 광차단막(22)은 데이터 라인과 연결되며 듀얼 데이터라인이 되어 리던던시 역할을 한다.
상기 기판(10) 위에 상기 제1광차단막(20) 및 제2 광차단막(22)을 덮도록 콘택홀(46)을 가진 절연막(30)이 형성되어 있으며, 바람직하게는 질화막(SiNx)으로 3000 내지 4000Å의 두께로 증착한다.
상기 절연막(30) 위에 상기 제1광차단막(20)과 제2광차단막(22)이 사이에 대응하는 부분에 게이트 전극(40)이 형성되어 있다. 여기서, 게이트 전극 하부에는 광차단막이 형성되어 있지 않아 커플링의 영향을 최소화할 수 있다.
상기 절연막(30) 위에 상기 게이트 전극(40)을 덮도록 콘택홀(46)을 가진 게이트 절연막(45)이 형성되어 있다.
상기 게이트 절연막(45) 위에 상기 게이트 전극(40)에 대응하는 부분에 비정질 실리콘층(50)이 형성되어 있다.
상기 비정질 실리콘층(50) 위에 n+ 비정질실리콘층(60)이 형성되어 있다.
상기 n+ 비정질실리콘층(60) 위에 드레인 전극(70) 및 상기 n+ 비정질실리콘층(60) 위에 콘택홀(46)을 통하여 상기 제2 광차단막(22)에 연결되게 소오스 전극(80)이 형성되어 있다.
상기 드레인 전극(70) 및 소오스 전극(80) 위에 상기 소오스 전극(80)의 일부가 드러나도록 보호막(90)이 적층되어 있다.
상기 보호막(90) 위에 상기 소오스 전극(80)과 연결되게 ITO클래드(100)가 형성되어 있는데, 이 ITO클래드(100)는 리던던시 역할을 한다. 소오스 전극으로 사용되는 크롬의 스텝 커버리지로 게이트 절연막과 광차단막의 절연막을 커버하기 어렵기 때문이다.
이러한 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치는 제2 광차단막(22), 소오스 전극(80) 그리고 ITO클래드(100)가 3층막으로 연결되게 형성하기 위해서는 콘택홀(46)을 형성하는 공정이 추가되어, 제조 공정시 공정수가 증가하는 단점이 있다.
도5는 본 발명의 7매 마스크 박막 트랜지스터 액정 표시 장치의 제조 공정 순서를 나타낸 순서도이다.
도5에 도시한 바와 같이, 기판 위에 광차단 기능을 갖는 제1 및 제2 광차단막을 형성하는 단계(100), 절연막을 형성하는 단계(200), 게이트 전극을 형성하는 단계(300), 게이트 절연막을 형성하는 단계(400), 반도체층을 형성하는 단계(500), 콘택홀을 형성하는 단계(600), 소오스 및 드레인 전극을 형성하는 단계(700), 보호막을 형성하는 단계(800), 화소 전극 및 ITO 클래드를 형성하는 단계(900)로 이루어진다.
이와 같이, 제1 및 제2 광차단막을 형성하는 단계(100)와 콘택홀을 형성하는 단계(600)를 포함하여 7매 마스크를 사용한다. 그러나 이러한 콘택홀(46)은 듀얼 데이터 라인을 가능하게 한다.
이러한 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치는, 플로팅 면적의 축소로 커플링 효과를 최소한으로 할 수 있으며, 데이터 라인의 저항 감소로 구동 마진을 확보할 수 있으며, 듀얼 데이터 효과에 의한 데이터 오픈 프리 가능하며, 박막 트랜지스터 동작에 대한 데이터 신호의 영향을 최소화할 수 있는 장점이 있다.
도1은 종래의 박막 트랜지스터 액정 표시 장치의 구조를 나타낸 단면도이다.
도2는 종래의 일반적인 5매 마스크 박막 트랜지스터 액정 표시 장치의 제조 공정 순서를 나타낸 순서도이다.
도3은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 구조를 나타낸 단면도이다.
도4는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 구조를 나타낸 평면도이다.
도5는 본 발명의 7매 마스크 박막 트랜지스터 액정 표시 장치의 제조 공정 순서를 나타낸 순서도이다.

Claims (5)

  1. 기판,
    상기 기판의 상부에 형성되어 있는 광차단막,
    상기 기판 상부에 형성되어 있으며, 상기 광차단막을 덮는 절연막,
    상기 절연막 상부에 형성되어 있는 게이트 전극,
    상기 절연막 상부에 형성되어 있으며, 상기 게이트 전극을 덮는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 상부에 형성되어 있는 비정질 실리콘층,
    상기 비정질 실리콘층 상부에 게이트 전극을 중심으로 두 부분으로 분리 형성되어 있는 n+ 비정질 실리콘층,
    상기 n+ 비정질 규소층 상부에 각각 형성되어 있는 소오스 및 드레인 전극,
    상기 n+ 비정질 규소층 상부에 형성되어 있으며, 소오스 전극과 연결되고, 상기 광차단막과도 연결되어 있는 데이터 라인,
    상기 비정질 규소층을 덮는 보호막,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 액정 표시 장치.
  2. 제1항에서,
    상기 기판의 상부에 형성되어 있으며, 상기 데이터 라인과 연결되지 않은 제2 광차단막을 더 포함하는 박막 트랜지스터 액정 표시 장치.
  3. 제2항에서,
    상기 광차단막과 상기 제2 광차단막은 게이트 전극을 중심으로 두 부분을 분리된 박막 트랜지스터 액정 표시 장치.
  4. 제1항에서,
    상기 광차단막은 상기 게이트 절연막의 접촉 구멍을 통하여 상기 소오스 전극과 연결되어 있는 박막 트랜지스터 액정 표시 장치.
  5. 제1항에서,
    상기 보호막은 상기 소오스 전극을 드러내는 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층으로 형성되어 있으며, 상기 접촉 구멍을 통하여 상기 소오스 전극과 연결되어 있는 리던던시 클래드를 더 포함하는 박막 트랜지스터 액정 표시 장치.
KR1019960070573A 1996-12-23 1996-12-23 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치 Expired - Fee Related KR100471771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070573A KR100471771B1 (ko) 1996-12-23 1996-12-23 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070573A KR100471771B1 (ko) 1996-12-23 1996-12-23 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치

Publications (2)

Publication Number Publication Date
KR19980051662A KR19980051662A (ko) 1998-09-25
KR100471771B1 true KR100471771B1 (ko) 2005-07-07

Family

ID=37303351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070573A Expired - Fee Related KR100471771B1 (ko) 1996-12-23 1996-12-23 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치

Country Status (1)

Country Link
KR (1) KR100471771B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768601B2 (en) 2002-12-17 2010-08-03 Samsung Electronics Co., Ltd Thin film transistor array panel and liquid crystal display including the panel
KR20150027361A (ko) * 2013-08-30 2015-03-12 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6452129A (en) * 1987-08-24 1989-02-28 Toshiba Corp Thin film transistor
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置
KR930018301A (ko) * 1992-02-07 1993-09-21 쯔지 하루오 액티브매트릭스 액정표시장치
KR980006527A (ko) * 1996-06-07 1998-03-30 김광호 박막 트랜지스터 및 이를 채용한 액정표시장치
KR19980027502A (ko) * 1996-10-16 1998-07-15 김영환 액정 표시 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6452129A (en) * 1987-08-24 1989-02-28 Toshiba Corp Thin film transistor
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置
KR930018301A (ko) * 1992-02-07 1993-09-21 쯔지 하루오 액티브매트릭스 액정표시장치
KR980006527A (ko) * 1996-06-07 1998-03-30 김광호 박막 트랜지스터 및 이를 채용한 액정표시장치
KR19980027502A (ko) * 1996-10-16 1998-07-15 김영환 액정 표시 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768601B2 (en) 2002-12-17 2010-08-03 Samsung Electronics Co., Ltd Thin film transistor array panel and liquid crystal display including the panel
KR20150027361A (ko) * 2013-08-30 2015-03-12 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR102090518B1 (ko) * 2013-08-30 2020-04-16 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Also Published As

Publication number Publication date
KR19980051662A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US7139045B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100380142B1 (ko) 반사투과형 액정표시장치용 어레이기판
US7760309B2 (en) Transflective liquid crystal display device and fabricating method thereof
KR100995020B1 (ko) 액정표시장치 및 그 제조방법
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JPH0691252B2 (ja) 薄膜トランジスタアレイ
KR100408346B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP2000162646A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR20080060861A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100257244B1 (ko) 액정표시장치
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100471771B1 (ko) 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치
KR19990003501A (ko) 박막 트랜지스터 및 그의 제조방법
JP3373620B2 (ja) 液晶表示装置
JP2672524B2 (ja) 薄膜トランジスタ
KR100488936B1 (ko) 액정표시소자
US6624856B2 (en) Liquid crystal display device having thin film transistors for reducing leak current
KR20090115449A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
JPH06130416A (ja) 液晶表示装置
JPH0933944A (ja) 液晶表示装置
KR100590749B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR0182040B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961223

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011224

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080128

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110114

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140109