KR100470997B1

KR100470997B1 - 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치

Info

Publication number: KR100470997B1
Application number: KR10-2002-0054429A
Authority: KR
Inventors: 강상석; 최종현; 정용환; 박충선; 김형동
Original assignee: 삼성전자주식회사
Priority date: 2002-04-26
Filing date: 2002-09-10
Publication date: 2005-03-10
Anticipated expiration: 2022-09-10
Also published as: JP2003323799A; US7016248B2; US20060114731A1; US7173872B2; KR20030084549A; US20040037150A1

Abstract

웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기 제어방법 및 전압 발생기의 동작제어를 위한 제어회로를 갖는 반도체 메모리 장치가 개시된다. 노말 전원전압보다 높거나 낮은 레벨의 전압을 발생하기 위한 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 전압 발생기(들)의 동작을 차단하고, 상기 특정 동작모드에서 필요한 전압을 상기 장치의 외부에서 전압 패드를 통해 인가하는 것을 특징으로 한다.

Description

웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기 제어방법 및 전압 발생기의 동작제어를 위한 제어회로를 갖는 반도체 메모리 장치 {method for controlling voltage generator for use in wafer burn-in test and voltage generator controlling circuit}

본 발명은 반도체 소자의 테스트 시에 필요한 전압 인가에 관한 것으로, 특히 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기 제어방법 및 전압 발생기의 동작제어를 위한 제어회로에 관한 것이다.

디램등과 같은 휘발성 반도체 메모리 소자에서의 번인 테스트는 반도체 메모리 소자에 대하여 실제의 사용환경보다 높은 전압 스트레스 또는 높은 온도 스트레스를 일정시간 동안 인가하는 가속 테스트로서 알려져 있다. 스트레스의 인가 후에 반도체 메모리 소자의 전기적 특성이 평가되고, 초기 결함이나 정규분포에서 벗어나는 특성을 가지는 연약 셀(weak cell)을 내포한 칩(chip)은 스크리닝된다.

그러한 번인 테스트중 웨이퍼 레벨에서 행해지는 웨이퍼 번인 테스트에 관한 기술들 중의 하나는 예를 들어 2002년 4월 16일자로 미합중국에서 발행(issue)되고 야마모토(Yamamoto)에게 특허허여된 특허번호 USP 6,372,528에 개시되어 있다.

웨이퍼 번인 테스트 시에 실제의 사용환경보다 높은 전압 스트레스를 반도체 메모리 소자에 인가하기 위해서는, 노말(nomal)전원전압(VDD)의 레벨보다 높은 레벨을 갖는 고전압(VPP)이 필요해진다. 그러한 고전압의 발생은 통상적으로 상기 반도체 메모리 소자의 칩 내부에 탑재된 고전압 발생기(high voltage generator)에 의해 이루어진다.

도 1은 종래기술에 따른 고전압 발생기의 블록도를 보여준다. 도면을 참조하면, 링 발진기(10), 차아지 펌프(20), 및 레벨 검출부(30)를 가지는 고전압 발생기가 도시된다. 상기 레벨 검출부(30)는 피드-백(feed-back)으로 수신되는 고전압(VPP)을 기준전압(Ref)과 비교하여 상기 고전압(VPP)의 레벨 상승 또는 하강의 정도를 나타내는 검출신호를 출력한다. 상기 링 발진기(10)는 상기 레벨 검출부(30)로부터 출력된 검출신호에 따라 대응되는 펌핑용 클럭들(CK,/CK)을 발생한다. 상기 차아지 펌프(20)는 상기 펌핑용 클럭들에 응답하여 전하펌핑 동작을 수행함에 의해 상기 기준전압(Ref)에 추종되는 고전압(VPP)을 출력한다.

상기 고전압 발생기(100)는 웨이퍼 번인 테스트 시 뿐만 아니라, 노말 동작 모우드에서 DRAM의 워드라인을 구동하거나 엔형(N-type)모오스 트랜지스터의 사용에 따른 문턱전압(threshold voltage)의 손실을 보상하기 위한 용도로 널리 사용되고 있다.

웨이퍼 번인 테스트의 경우에 테스트 시간의 단축을 위해 외부 전원전압(EVDD)이 높은 레벨로 반도체 소자로 인가되는데, 이에 따라 상기 고전압의 레벨도 기준전압의 영향을 받아 동일한 기울기를 가지면서 증가하게 된다. 이 때, 높은 외부 전원전압의 레벨에서 상기 고전압이 너무 큰 레벨로서 출력되면 반도체 소자내의 메모리 셀 트랜지스터의 게이트 산화막이 파괴되거나 펀치스루우 현상등이 발생하게 된다.

즉, 상기한 바와 같은 종래의 고전압 발생기는 번인 테스트 시에 외부 전원전압과 기준전압의 차이가 일정전압 차 이상으로 되면 외부 전원전압의 증가에 비례하여 기준전압이 증가하게 되고, 그 기준전압의 증가에 따라 번인 테스트를 위해 인가되는 고전압이 증가하게 되어, 트랜지스터의 게이트 산화막의 파괴나 펀치스루우 현상을 초래하는 문제점이 있어왔다.

따라서, 번인 테스트 등과 같은 특정 모드에서 고전압의 레벨을 일정하게 유지시킬 수 있는 해결책이 요망된다.

한편, 반도체 메모리 소자에는 기판 바이어스(substrate bias) 전압을 생성하기 위한 기판 바이어스 전압 발생기(substrate bias voltage generator)가 채용된다. 기판 바이어스 전압(이하 "VBB")이 전원전압(VDD)에 대하여 부(negative)의 전압 레벨을 가지기 때문에 상기 기판 바이어스 전압 발생기는 부강압 전압발생기(negative drop voltage generator)로서도 칭해지고 있다. 상기 기판 바이어스 전압(VBB)을 통상의 실리콘 기판에 공급하는 이유는 크게 3가지로 분류된다. 첫째는 반도체 메모리 장치내의 회로구성 소자들의 pn접합(junction)이 부분적으로 순방향(forward) 바이어스를 이루게 되는 것을 방지하여 메모리 셀의 데이터 손실이나 래치-업(latch-up) 현상 등을 방지하기 위함이다. 둘째는 백 게이트 효과(back gate effect)에 따른 모오스 트랜지스터의 문턱(threshold)전압의 변화를 감소시켜 소자의 안정화를 도모하기 위함이다. 셋째는 기생 모오스 트랜지스터의 문턱전압을 높임으로써 필드 옥사이드 층 아래의 채널 스톱 임플란트(channel stop implant)의 농도를 높일 필요성을 적게 하고, 역 바이어스가 인가되게 함으로써 모오스 트랜지스터의 pn 접합 용량이 감소되도록 하여 동작속도를 향상시키기 위함이다.

상기 부강압 전압 발생기도 상기 고전압 발생기와 유사하게, 링 발진기, 차아지 펌프, 및 레벨 검출부를 가진다. 상기 레벨 검출부는 피드-백(feed-back)으로 수신되는 부강압 전압(VBB)을 검출하여 부강압 전압(VBB)의 레벨 상승 또는 하강의 정도를 나타내는 검출신호를 출력한다. 상기 링 발진기는 상기 레벨 검출부로부터 출력된 검출신호에 따라 대응되는 펌핑용 클럭신호를 발생한다. 상기 차아지 펌프는 상기 펌핑용 클럭신호에 응답하여 전하펌핑 동작을 수행함에 의해 설정된 부의 전압레벨을 가지는 부강압 전압(VBB)을 기판 바이어스 전압으로서 출력한다.

웨이퍼 테스트나 번인 테스트 시에 상기 부강압 전압(VBB)은 반도체 메모리 장치의 가혹(severe)한 테스트를 위해 설정된 부강압 전압(VBB)보다 낮게 인가되거나 테스트 커버리지 향상을 위해 보다 높게 인가될 필요가 있다. 만약, 부강압 전압 발생기에서 출력되는 부강압 전압(VBB)보다 낮은 전압을 칩내의 외부에서 VBB 패드를 통해 인가할 경우, 외부에서 인가하는 부강압 전압의 레벨과 내부의 부강압 전압 발생기에서 생성되는 부강압 전압 레벨의 차이에 기인하여 부강압 전압 발생기내의 레벨 검출기가 계속적으로 동작할 수 있다. 그러한 경우에 부강압 전압(VBB)의 레벨은 기판의 각 영역들에서 불균일하게 나타난다. 즉, 부강압 전압 발생기가 위치된 부근의 기판 영역에서는 VBB 패드가 위치된 부근의 기판 영역보다 상대적은 높은 전압 레벨이 나타난다. 이와 같이 부강압 전압의 레벨이 기판의 전체에 걸쳐 불균일하게 분포되면, 메모리 테스트 모드에서는 리프레쉬 동작에 관련된 정확한 테스트 커버리지 구현이 어려워 테스트 신뢰성이 저하되는 문제점이 있다.

상기한 바와 같은 고전압 발생기 및 부강압 전압 발생기를 웨이퍼 테스트나 번인 테스트 등의 테스트를 행하는 EDS(Electrical Die Sorting) 테스트 모드에서 보다 적절히 제어하는 기술이 요구된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 전압 발생기 제어방법 및 회로를 제공함에 있다.

본 발명의 다른 목적은 웨이퍼 번인 테스트에 사용하기 적합한 고전압 발생기 제어방법 및 고전압 발생기의 동작제어를 위한 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 번인 테스트 시에 외부 전원전압이 높게 인가되는 경우에도 고전압의 증가율을 일정하게 유지시킬 수 있는 방법 및 장치를 제공함에 있다.

본 발명의 또 다른 목적은 반도체 메모리 소자를 필요한 고전압의 레벨 보다 높은 고전압으로부터 해방시킴에 의해 반도체 메모리 소자를 불안정하게 하는 모든 요인을 근본적으로 해소할 수 있는 개선된 방법 및 고전압 발생기 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 외부 전원전압을 높이더라도 고전압을 일정한 레벨로 출력하여 웨이퍼 번인 테스트 시간을 단축할 수 있는 방법 및 고전압 발생기 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 웨이퍼 번인 테스트에 사용하기 적합한 부강압 전압 발생기 제어방법 및 부강압 전압 발생기의 동작제어를 위한 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 번인 테스트 시에 부강압 전압 발생기의 동작을 오프시키고 부강압 전압 패드를 통해 일정한 부강압 전압을 기판에 인가할 수 있는 부강압 전압 발생기 제어방법 및 그 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 번인 테스트 동안에 반도체 메모리 소자의 기판 전체에 균일한 레벨의 부강압 전압을 제공할 수 있는 부강압 전압 발생기 제어방법 및 그 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 테스트 신뢰성을 개선할 수 있는 부강압 전압 발생기 제어방법 및 부강압 전압 발생기 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 칩에 인가되는 부강압 전압의 레벨을 보다 안정하게 하게 제공할 수 있는 부강압 전압 발생기 제어방법 및 부강압 전압 발생기 제어회로를 제공함에 있다.

본 발명의 또 다른 목적은 불량 모델링의 테스트 커버리지에 맞도록 기판 전체에 부강압 전압의 레벨이 균일하게 분포되도록 할 수 있는 부강압 전압 발생기 제어방법 및 부강압 전압 발생기 제어회로를 제공함에 있다.

상기한 목적들의 일부를 달성하기 위한 본 발명의 일 양상(aspect)에 따라, 노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 고전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 고전압 발생기(들)의 동작을 차단시키고, 상기 특정 동작모드에서 필요한 고전압이 상기 장치의 외부에서 패드를 통해 인가되도록 함을 특징으로 한다.

본 발명의 다른 양상에 따라, 레벨 검출부를 갖는 고전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 고전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 고전압 발생기(들)내의 상기 레벨 검출부의 기준 전압레벨을 조절하는 것에 의해 상기 고전압 발생기(들)를 통해 출력되는 고전압의 레벨이 변동되도록 함을 특징으로 한다.

본 발명의 또 다른 양상에 따라, 반도체 메모리 장치는, 노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기와, 특정 동작모드의 진입을 알리는 신호의 상태에 응답하여 상기 고전압 발생기의 동작을 차단시키는 동작 인에이블 판단부를 구비하여, 상기 특정 동작모드에서 필요한 고전압이 상기 장치의 외부에서 패드를 통해 인가되도록 하는 것을 특징으로 한다.

본 발명의 또 다른 양상에 따라, 반도체 메모리 장치는, 기준전압의 레벨과 피드백되는 고전압의 레벨을 서로 비교하여 상기 고전압의 레벨이 상기 기준전압의 레벨에 추종되도록 하는 검출신호를 출력하는 레벨 검출부를 가지며, 노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기와; 특정 동작모드의 진입을 알리는 신호의 상태에 응답하여 상기 레벨 검출부에 인가될 상기 기준전압의 레벨을 변동시킴으로써 상기 고전압 발생기를 통해 출력되는 고전압의 레벨이 상기 검출신호의 레벨변동에 의해 상기 특정 동작모드 동안에만 변동되도록 하는 기준레벨 조절부를 구비함을 특징으로 한다.

여기서, 상기 기준 전압레벨을 조절하는 것은 적어도 하나이상의 전압 강하소자를 사용하거나, 직렬로 연결된 피형 모오스 다이오드들의 사용에 의해 수행될 수 있다.

상기한 장치 및 방법적 구성에 따르면, 웨이퍼 번인 테스트 등과 같은 특정 모드에서 고전압의 레벨을 일정하게 유지시킬 수 있어, 반도체 메모리 소자를 불안정하게 하는 모든 요인을 근본적으로 해소할 수 있다.

본 발명의 또 다른 양상에 따라, 노말 전원전압보다 낮은 레벨의 전압을 발생하기 위한 부강압 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 부강압 전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 부강압 전압 발생기(들)의 동작을 차단하고, 상기 특정 동작모드에서 필요한 전압을 상기 장치의 외부에서 부강압 전압 패드를 통해 기판에 인가하는 것을 특징으로 한다.

본 발명의 또 다른 양상에 따라, 기판 바이어스 전압을 발생하기 위한 부강압 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 부강압 전압 발생기를 제어하기 위한 방법은, 상기 특정 동작모드 동안에 상기 부강압 전압 발생기내의 레벨 검출부의 출력을 무효화되도록 하여 부강압 전압 발생기의 동작을 완전히 금지시키고, 전적으로 부강압 전압 패드를 통해서만 칩의 외부에서 설정된 부강압 전압을 인가하는 것을 특징으로 한다.

본 발명의 또 다른 양상에 따라, 반도체 메모리 장치는, 노말 전원전압보다 낮은 레벨의 전압을 발생하기 위한 부강압 전압 발생기와, 특정 동작모드의 진입을 알리는 신호의 상태에 응답하여 상기 부강압 전압 발생기의 동작을 차단시키는 동작 인에이블 판단부를 구비하여, 상기 특정 동작모드에서 필요한 부강압 전압이 상기 장치의 외부에서 패드를 통해 인가되도록 하는 것을 특징으로 한다.

상기한 부강압 전압 발생기의 제어방법 및 제어회로에 따르면, 번인 테스트 시에 부강압 전압 발생기의 동작을 오프시키고 부강압 전압 패드를 통해 일정한 부강압 전압을 기판에 인가할 수 있으므로, 번인 테스트 동안에 반도체 메모리 소자의 기판 전체에 균일한 레벨의 부강압 전압을 제공할 수 있다.

이하에서는 본 발명의 실시 예에 따른 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기 제어방법 및 전압 발생기의 동작제어를 위한 제어회로에 대한 바람직한 실시 예들이 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.

먼저, 본 발명의 제1 실시예는 웨이퍼 번인 테스트 시에만 고전압 발생기의 동작을 턴-오프(Turn-off)시키고, 메모리 칩의 내부에 존재하는 고전압 패드(VPP PAD)를 통해 외부로부터 인입된 고전압이 필요 처에 직접적으로 공급되도록 하는 것이다.

본 발명의 제1 실시예에 따라 고전압 발생기와 고전압 발생기의 동작을 제어하는 회로간의 연결을 보인 도 2를 참조하면, 노말 전원전압보다 높은 고전압(VPP)을 발생하기 위한 고전압 발생기(100)와, 번인 테스트 모드의 진입을 알리는 신호를 입력단(IN2)로 수신하여 상기 고전압 발생기(100)의 동작을 차단시키는 동작 인에이블 판단부(110)가 보여진다.

상기한 구성에 따라, 상기 번인 테스트 모드에서 필요한 고전압(VPP)은 상기 장치의 외부에서 VPP 패드(200)를 통해 필요 처에 직접적으로 인가되며, 고전압 발생기(100)을 통해서는 고전압이 얻어지지 않는다.

상기 도 2내에서 동작 인에이블 판단부(110)의 구현 예는 도 3에 도시되어 있다. 도 3을 참조하면, 입력단(IN2)를 통해 인가되는 신호(PWBE)의 레벨을 반전하기 위한 인버터(IN1)와, 출력노드(NO1)를 통해 출력되는 출력신호를 반전하여 동작 인에이블 신호(PES)를 생성하는 인버터(IN2)와, 상기 인버터(IN1)를 통해 수신된 신호의 논리 레벨과 입력단(IN1)을 통해 수신된 구동신호(VPPDRV)의 논리 레벨을 낸드 게이팅 하여 상기 출력노드(NO1)에 출력신호를 제공하는 낸드 게이트(ND1)의 연결구성이 보여진다. 상기 낸드 게이트(ND1)는 피형 모오스 트랜지스터들 (P1,P2) 및 엔형 모오스 트랜지스터들(N1,N2)의 연결구성으로 이루어진다. 상기 구동신호(VPPDRV)는 고전압 발생기내의 차아지 펌프를 구동하기 위한 고전압 구동신호일 수 있다.

웨이퍼 번인 테스트가 시작되면 메모리 칩 내부에서는 특정한 신호 예컨대 상기 웨이퍼 번인 인에이블 신호(PWBE)가 생성된다. 상기 특정신호(PWBE)가 상기 인버터(IN1)에 인가되면 고전압 발생기(100)의 동작이 차단되는데, 그 구체적 동작이 이하에서 설명될 것이다.

고전압 발생기내의 차아지 펌프가 동작되어지기 위해서는, 메인 구동신호(VPPDRV)의 레벨이 로직 "H"로서 주어진다고 하자, 그러면, 로직 "L"로서 인가되는 경우에 고전압 발생기는 고전압을 발생하지 않는다. 한편, 웨이퍼 번인 테스트가 시작되면 메모리 칩 내부에서 발생되는 상기 신호(PWBE)의 레벨이 "L"에서 "H"로 변화된다. 본 실시 예에서는 상기 신호(PWBE)와 상기 메인 구동신호(VPPDRV)를 모두 수신하여 상기 동작 인에이블 신호(PES)를 하이 또는 로우 상태레벨로 출력한다. 즉, 웨이퍼 번인 테스트를 하지 않는 경우에는 상기 신호(PWBE)가 논리 "L"가 되므로, 이 경우에는 상기 메인 구동신호(VPPDRV)의 논리 상태가 그대로 상기 고전압 발생기(100)의 인에이블 단자에 전달된다. 따라서, 상기 메인 구동신호(VPPDRV)의 논리가 "H"인 경우에는 상기 고전압 발생기(100)가 동작하여 고전압이 생성된다.

웨이퍼 번인 테스트를 진행하는 동작 모드에서, 상기 신호(PWBE)는 논리 "H"가 되므로, 상기 메인 구동신호(VPPDRV)의 논리 상태에 무관하게 상기 고전압 발생기(100)의 인에이블 단자에는 논리 "L"가 인가된다. 이에 따라, 상기 고전압 발생기(100)의 동작은 차단되는 것이다.

상기한 설명에서, 상기 고전압 발생기(100)가 논리 "L"에 응답하여 차단되는 경우를 예를 들었으나, 이를 변경하여 논리 "H"의 인가시 차단되게 하거나, 논리 하이 또는 로우 중의 어느 하나의 레벨로 고정시키는 것에 의해 차단되게 할 수 있음은 물론이다. 또한, 차아지 펌프의 동작을 차단시키는 것에 의해 고전압의 생성이 금지되게 하였지만, 사안이 다른 경우에 링 발진기 또는 레벨 검출부의 동작을 차단하는 것에 의해 고전압의 생성을 막을 수 있는 것은 물론이다.

결국, 상기한 제1 실시 예에서는, 웨이퍼 번인 동작 모드에서는 고전압 발생기의 동작을 원천적으로 차단하고 외부에서 고전압(VPP)이 고전압 패드를 통해 직접적으로 인가될 수 있도록 함에 의해, 외부에서 보다 안정적으로 발생된 고전압(VPP)이 웨이퍼 번인을 위한 스트레스 전압으로 인가될 수 있게 된다. 이에 따라, 고전압 발생기에서 발생된 규정치 이상의 높은 레벨의 고전압은 워드라인을 통해 메모리 셀 트랜지스터에 인가되지 못하고, 고전압 패드를 통해 외부에서 인가되는 적절한 레벨의 고전압이 메모리 셀 트랜지스터에 인가되므로, 트랜지스터의 게이트 산화막의 파괴나 펀치스루우 현상을 초래하는 문제가 해소된다. 또한, 고전압 발생기를 턴 오프시킨 상태에서 고전압 패드를 통해 다양한 레벨을 갖는 고전압을 인가할 수 있으므로 테스트 커버리지가 양호해진다.

이제 부터는 본 발명의 제2 실시예가 도 4 내지 도 6을 참조하여 설명될 것이다. 본 발명의 제2 실시 예는 번인 테스트 시에 고전압 발생기내의 레벨 검출부의 기준 전압레벨을 조절하는 것에 의해, 상기 고전압 발생기에서 출력되는 고전압의 레벨이 변동되도록 하는 것이다. 즉, 웨이퍼 번인 테스트 시에 고전압(VPP)의 목표레벨(Target Level)이 조절될 수 있도록 레벨 검출부(30)의 기준전압 레벨을 가변시키는 것이다. 이에 따라, 고전압 발생기에 의해 생성되던 규정치 이상의 레벨을 가지는 고전압의 출력이 방지되어 휘발성 반도체 메모리 장치를 불안정 하던 모든 요인이 제거된다. 결국, 이는 테스트 동작시에 외부 전원전압의 레벨을 높일 수 있는 여건을 제공하여 테스트에 걸리는 시간이 단축될 수 있게 한다.

이제 도 4를 참조하면, 통상적인 고전압 발생기와, 상기 고전압 발생기의 레벨검출동작을 제어하는 회로(150)간의 연결을 보인 블록도가 보여진다.

도 1을 통해 설명된 바 있는 고전압 발생기(100)내의 레벨 검출부(30)는 기준전압(Ref)의 레벨과 피드백되는 고전압(VPP)의 레벨을 서로 비교하여 상기 고전압(VPP)의 레벨이 상기 기준전압(Ref)의 레벨에 추종되도록 하는 검출신호(REN)를 출력한다. 기준레벨 조절부(150)는 번인 테스트 모드의 진입을 알리는 신호(PWBE)의 상태에 응답하여 상기 레벨 검출부(30)에 인가될 상기 기준전압(Ref)의 레벨을 변동시킴으로써 상기 고전압 발생기(100)를 통해 출력되는 고전압(VPP)의 레벨이 상기 검출신호(REN)의 레벨변동에 의해 상기 특정 동작모드 동안에만 변동되도록 한다.

도 5에는 도 4중 기준레벨 조절부(150)의 구현 예가 보여진다. 도면을 참조하면, 오리지널(original) 기준전압들(VREF,VREFP)중의 하나를 소오스 단자로 수신하고, 상기 웨이퍼 번인 테스트의 진입을 알리는 신호(PWBE)를 게이트 단자로 수신하며, 드레인 단자가 상기 레벨 검출부의 기준전압(Ref) 입력노드에 연결된 노말리 온(nomally on) 타입의 피형 모오스 트랜지스터(PM5)와, 상기 오리지널 기준전압(VREF,VREFP)의 인가노드와 상기 기준전압(Ref) 입력노드 사이에서 상기 모오스 트랜지스터(PM5)와는 병렬로 연결되며 상기 웨이퍼 번인 테스트 동안에만 상기 오리지널 기준전압(VREF,VREFP)의 레벨을 강하시키는 모오스 다이오드 스트링(PM1,PM2,PM3)을 포함하는 연결구성이 보여진다. 상기 모오스 다이오드(PM2,PM3)의 게이트 단자에 각기 연결된 퓨즈들(F1,F2)은 레이저 빔등과 같은 광원에 의해 커팅가능한 폴리 실리콘 퓨즈들로서, 전압강하의 량을 세팅단계에서 조절하기 위한 용도로서 구비된 것이다. 여기서, 상기 모오스 다이오드 스트링(PM1,PM2,PM3)은 폴리실리콘 등과 같은 저항 소자들을 직렬로 연결하는 것에 의해 대치될 수 있다. 하나의 피형 모오스 다이오드는 피형 모오스 트랜지스터를 제조한 후 그의 드레인 단자와 게이트 단자를 커넥팅 하는 것에 의해 구현될 수 있다.

도 6은 도 4중 레벨 검출부(30)의 통상적 회로를 보인 것으로, 도 5로부터 출력되는 기준전압(Ref)이 레벨 검출부(30)의 어느 부분에 인가되는 가를 보다 구체적으로 보여주기 위한 예이다.

다시 도 5로 돌아가면, 반도체 메모리 장치의 칩에서 발생되는 다양한 기준전압들 예컨대 오리지날 기준전압(VREF, VREFP, VREFA)은 상기 모오스 다이오드 스트링 중 다이오드(PM1)의 소오스 단자에 인가되는 동시에 피형 모오스 트랜지스터(PM5)의 소오스 단자에 인가된다.

웨이퍼 번인 테스트를 하지 않는 모우드에서는 상기 신호(PWBE)가 논리 "L"을 유지하고 있으므로, 상기 모오스 트랜지스터(PM5)가 노말리 턴온된다. 이에 따라, 상기 오리지날 기준전압(VREF)은 상기 모오스 트랜지스터(PM5)를 통해 전압레벨의 강하없이 상기 기준전압(Ref)으로서 제공된다. 상기 기준전압(Ref)이 상기 오리지날 기준전압의 레벨로서 주어지는 이유는 상기 피형 모오스 트랜지스터(PM5)에서 문턱전압(Vtp:PMOS의 Threshold Voltage)에 의한 전압강하가 일어나지 않기 때문이다. 결국, 웨이퍼 번인 테스트가 아닌 경우에는 상기 모오스 다이오드 스트링(PM1,PM2,PM3)을 통한 전류의 흐름은 실질적으로 없는 것과 마찬가지이고, 전류 경로는 상기 모오스 트랜지스터(PM5)의 소오스-드레인 채널을 통해 형성되는 것이다.

중요하게도, 번인 테스트 모우드의 경우에 상기 신호(PWBE)가 논리 "H"로서 주어지기 때문에, 상기 기준전압(Ref)의 전압레벨은 몇 개의 다이오드를 통과하여 출력되는 가에 따라 결정된다. 즉, 퓨즈들(F1,F2)이 모두 커팅되었다고 가정하면, 상기 모오스 다이오드 스트링(PM1,PM2,PM3)을 이루는 각각의 다이오드는 저항소자로서 동작한다. 예를 들어, 하나의 다이오드의 통과시 전압 강하되는 레벨이 약0.7볼트라고 하면, 3개의 다이오드를 통과시 강하되는 레벨은 총 2.1볼트가 된다. 그러므로, 웨이퍼 번인 시에 상기 오리지널 기준전압(VREF)의 레벨이 5볼트라고 하면, 5볼트에서 2.1볼트를 뺀 차전압 2.9볼트가 상기 기준전압(Ref)으로서 제공되는 것이다. 상기 퓨즈들(F1,F2)이 커팅되지 않은 경우에는 5볼트에서 0.7볼트 만이 강하된 전압 즉, 4.3보울트가 상기 기준전압(Ref)으로서 제공된다.

상기 기준전압(Ref)의 변동에 따라 레벨 검출부(30)로부터 출력되는 검출신호(REN)는 링 발진기(10)의 동작을 온/오프(ON/OFF)함으로써, 출력되는 고전압의 레벨이 상기 기준전압에 추종되도록 한다. 결국, 레벨 검출부의 기준 전압레벨을 조절하는 것에 의해 상기 고전압 발생기를 통해 출력되는 고전압의 레벨은 종래의 경우보다 상대적으로 낮게 유지된다. 이에 따라 고전압 발생기는 규정 레벨 이상으로 높은 고전압을 출력하는 것이 원천적으로 방지되어, 웨이퍼 번인 시 과도한 스트레스에 의해 게이트 산화막의 파괴나 펀치스루우 현상이 발생되었던 종래의 문제점이 해결된다.

따라서, 테스트 모드에서 외부 전원전압을 높여 테스트 시간을 단축 시, 규정 치 이상으로 출력되던 고전압에 의해 반도체 소자가 불안정하게 되었던 요인들이 해소된 것이다.

덧붙여, 도 6의 동작을 간략히 설명하면, 기준전압(Ref)의 레벨이 피드 백되는 출력 고전압(VPP)의 레벨보다 낮은 경우에, 그 낮은 정도가 엔형 모오스 트랜지스터(NM10)의 문턱전압 이상으로 되면, 트랜지스터(NM10)는 턴온된다. 이에 따라, 트랜지스터(NM10)의 드레인 노드는 상기 고전압(VPP)의 레벨보다 떨어진다. 상기 트랜지스터(NM10)의 드레인 노드에 게이트 단자가 연결된 피형 트랜지스터(PM11)가 턴온되어 그의 드레인 노드는 전압레벨이 상승한다. 이에 따라, 인버터(IN10)는 로우 레벨의 검출신호를 출력한다. 상기 인버터(IN10)의 출력(REN)이 로우레벨로 되면 링 발진기(10)의 클럭 발진이 차단되어 차아지 펌프(20)의 동작이 차단된다. 이러한 과정을 통해 고전압(VPP)의 레벨은 상기 기준전압(Ref)에 하향으로 추종(trace)된다.

반대로, 상기 기준전압(Ref)의 레벨이 피드 백되는 출력 고전압(VPP)의 레벨보다 높은 경우에는, 엔형 모오스 트랜지스터(NM10)가 턴오프된다. 이에 따라, 트랜지스터(NM10)의 드레인 노드는 상기 고전압(VPP)의 레벨을 그대로 유지하므로, 피형 트랜지스터(PM11)가 턴오프되어 그의 드레인 노드에는 전류의 공급이 없게 된다. 한편, 엔형 모오스 트랜지스터(NM11)를 통해 상기 인버터(IN10)의 입력노드의 전류가 방전되므로 전압레벨은 하강한다. 이에 따라, 인버터(IN10)는 하이 레벨의 검출신호를 출력하여, 차아지 펌프(20)의 펌핑 동작이 수행되도록 한다. 이러한 과정을 통해 고전압(VPP)의 레벨은 상기 기준전압(Ref)에 상향으로 추종(trace)된다.

이하에서는 본 발명의 제3 실시예로서 부강압 전압 발생기의 동작을 제어하는 제어방법 및 회로가 설명될 것이다. 제3 실시예에서는 웨이퍼 번인 테스트 시에만 부강압 전압 발생기의 동작을 턴-오프(Turn-off)시키고, 메모리 칩의 내부에 존재하는 부강압 패드(VBB PAD)를 통해 외부로부터 인입된 부강압 전압이 필요 처에 직접적으로 공급되도록 하는 것이 설명된다.

본 발명의 제3 실시예에 따라 부강압 전압 발생기와 부강압 전압 발생기의 동작을 제어하는 회로간의 연결을 보인 도 7을 참조하면, 부강압 전압(VBB)을 발생하기 위한 부강압 전압 발생기(210)와, 번인 테스트 모드에서 생성되는 제어신호(PFVBB)를 입력단(IN2)로 수신하여 상기 부강압 전압 발생기(210)의 동작을 차단시키는 동작 인에이블 판단부(220)가 보여진다.

상기한 구성에 따라, 상기 번인 테스트 모드에서 필요한 부강압 전압(VBB)은 상기 장치의 외부에서 VBB 패드(240)를 통해 필요 처에 직접적으로 인가되며, 부강압 전압 발생기(210)을 통해서는 부강압 전압(VBB)이 발생되지 않는다.

상기 도 7내에서 동작 인에이블 판단부(220)의 구현은, 레벨 검출부(206)에서 출력되는 검출신호(DEOS)를 반전하는 인버터(212)와, 상기 인버터(212)를 통해 수신된 신호의 논리 레벨과 입력단(IN2)를 통해 인가되는 신호(PFVBB)의 논리 레벨을 노아 게이팅 하여 동작 인에이블 판단신호(VBBOSCE)를 생성하는 노아 게이트(214)에 의해 달성된다. 상기 노아 게이트(214)는 피형 모오스 트랜지스터들 (PM1,PM2) 및 엔형 모오스 트랜지스터들(NM1,NM2)의 연결구성으로 이루어진다. 상기 동작 인에이블 판단신호(VBBOSCE)는 부강압 전압 발생기(210)내의 링 발진기(202)를 디세이블 하기 위한 것으로 도면에 나타나 있지만, 경우에 따라 차아지 펌프나 레벨 검출부의 동작을 차단하는 것에 의해 부강압 전압의 생성을 막을 수 있음은 물론이다.

웨이퍼 번인 테스트가 시작되면 메모리 칩 내부에서는 특정한 신호 즉, 상기 제어신호(PFVBB)가 생성된다. 상기 제어신호(PFVBB)는, 테스트 시에 칩 내부의 부강압 전압 발생기의 동작을 완전히 차단하고, VBB 패드를 통해서 설정된 레벨의 부강압 전압을 인가할 경우에만 논리 "H"로 활성화되는 신호이다. 상기 제어신호(PFVBB)는 모드 레지스터 세트 명령을 통해 칩의 외부에서 인가될 수 있으며, 퓨즈 옵션 등을 이용하여 내부적으로 자동적으로 발생되도록 할 수 있다.

도 7의 부강압 전압 발생기(210)의 노말 동작 및 테스트 모드 하에서의 동작이 이하에서 설명될 것이다.

번인 테스트 모드가 아닌 노말 동작에서는 상기 제어신호(PFVBB)의 논리 레벨은 로우상태로 고정되어 있다. 따라서, 인버터(212)의 출력 상태에 의존하여 상기 부강압 전압 발생기(210)가 턴온 또는 턴 오프된다. 검출신호(DEOS)가 로우 레벨이면 상기 인버터(212)의 출력은 하이가 되고, 이를 상기 제어신호(PFVBB)의 로우 레벨과 노아 게이팅을 한 결과는 로우 레벨이 된다. 따라서, 부강압 전압 발생기(210)내의 링 발진기(202)는 동작 인에이블 판단신호(VBBOSCE)가 로우 상태일 때 차아지 펌프(204)를 구동하기 위한 발진신호를 출력하지 않는다. 차아지 펌프(204)가 차아지 펌핑 동작을 수행하지 않으면, 라인(L10)을 통해 기판으로 제공되는 부강압 전압(VBB)의 레벨은 은 포지티브 방향으로 올라간다.

상기 부강압 전압(VBB)의 레벨이 설정된 레벨보다 높은 음전압일 경우에, 상기 레벨 검출부(206)에서는 상기 검출신호(DEOS)가 하이 레벨로서 출력된다. 상기한 경우에 인버터(212)의 출력은 로우가 되고, 이를 상기 제어신호(PFVBB)의 로우 레벨과 노아 게이팅을 한 결과는 하이 레벨이 된다. 상기 부강압 전압 발생기(210)의 링 발진기(202)는 동작 인에이블 판단신호(VBBOSCE)가 하이 상태일 때 차아지 펌프(204)를 구동하기 위한 발진신호를 출력한다. 차아지 펌프(204)는 상기 발진신호에 응답하여 차아지 펌핑 동작을 수행함에 의해, 생성되는 부강압 전압(VBB)의 레벨은 네거티브 방향으로 낮아진다. 결국, 노말 동작에서는 부강압 전압 발생기(210)의 오프 또는 온 동작의 반복에 따라 내부에서 생성된 부강압 전압(VBB)이 기판에 기판 바이어스 전압으로서 인가된다.

웨이퍼 번인 테스트 모드에서 VBB 패드(240)를 통해서만 설정된 레벨의 부강압 전압(VBB)을 인가하고자 하는 경우에, 상기 제어신호(PFVBB)는 이제 논리 "H"로 주어진다. 이에 따라, 상기 레벨 검출부(206)의 상기 검출신호(DEOS)의 논리 레벨에 상관없이 상기 동작 인에이블 판단신호(VBBOSCE)는 로우 상태가 되어 부강압 전압 발생기(210)는 완전히 턴 오프 된다. 이 경우에 외부에서 포싱(forcing)된 부 강압 전압(VBB)이 기판에 기판 바이어스 전압으로서 인가된다.

상기한 설명에서, 상기 부강압 전압 발생기(210)가 논리 "L"에 응답하여 차단되는 경우를 예를 들었으나, 이를 변경하여 논리 "H"의 인가시 차단되게 하거나, 논리 하이 또는 로우 중의 어느 하나의 레벨로 고정시키는 것에 의해 차단되게 할 수 있음은 물론이다.

결국, 상기한 제3 실시 예에서는, 웨이퍼 번인 동작 모드에서는 부강압 전압 발생기의 동작을 원천적으로 차단하고 외부에서 부강압 전압(VBB)이 부강압 전압 패드(240)를 통해 직접적으로 인가될 수 있도록 함에 의해, 외부에서 보다 안정적으로 발생된 부강압 전압(VBB)이 다양한 테스트 커버리지 향상을 위해 기판 바이어스 전압으로 인가될 수 있게 된다.

이제 부터는 본 발명의 제4 실시예가 도 8을 참조하여 설명될 것이다. 본 발명의 제4 실시예에서는 상기 제어신호(PFVBB)에 응답하여 상기 부강압 전압 발생기내의 레벨 검출부(206)의 출력이 무효화되도록 제어하는 제어부(250)를 구비함에 의해, 부강압 전압 발생기의 동작은 완전히 금지되고, 전적으로 외부 패드를 통해서만 부강압 전압이 인가된다.

도 8은 본 발명의 또 다른 실시예에 따라 부강압 전압 발생기의 레벨 검출부(206)와, 상기 레벨 검출부(206)의 출력이 무효화되도록 하기 위한 제어부(250)로서의 엔형 모오스 트랜지스터(NM3)의 연결관계를 보인 것이다. 도면을 참조하면, 상기 엔형 모오스 트랜지스터(NM3)의 드레인은 인버터(IN1)의 입력단에 연결되고 그의 소오스는 접지와 연결되며, 그의 게이트는 상기 제어신호(PFVBB)를 수신한다.

상기 제어부(250)는 상기 제어신호(PFVBB)의 논리 레벨이 하이인 경우에 턴온되어 상기 인버터(IN1)의 입력단을 로우 레벨로 고정시킨다. 그럼에 의해, 상기 부강압 전압 발생기내의 레벨 검출부(206)의 동작 인에이블 신호(VBBOSCE)는 로우 레벨로 고정된다. 따라서, 부강압 전압 발생기(210)내의 링 발진기(202)는 동작 인에이블 신호(VBBOSCE)가 로우 상태일 때에는 차아지 펌프(204)를 구동하기 위한 발진신호를 출력하지 않는다. 결국, 차아지 펌프(204)의 차아지 펌핑 동작은 상기 제어신호(PFVBB)가 하이상태로 있는 한 금지되어, 부강압 전압 발생기(210)의 동작은 테스트 모드동안에는 완전히 차단된다. 물론 이 경우에 부강압 전압 패드를 통해 외부에서 포싱된 부강압 전압이 기판에 인가될 수 있다.

본 발명의 제3 및 제4 실시예에 따르면, 번인 테스트 시에 부강압 전압 발생기의 동작을 오프시키고 부강압 전압 패드를 통해 일정한 부강압 전압을 기판에 인가할 수 있으므로, 번인 테스트 동안에 반도체 메모리 소자의 기판 전체에 균일한 레벨의 부강압 전압을 제공할 수 있는 효과가 있다. 결국, 테스트 커버리지에 적합한 부강압 전압이 기판에 균일한 레벨로 제공되어 테스트 신뢰성이 개선된다.

도 9는 도 7 및 도 8내에 적용된 링 발진기의 구현 예와 차아지 펌프를 통해 출력되는 부강압 전압의 공급처를 보여준다. 도면을 참조하면, 도 8에서 나타난 링 발진기(202)는 도 9에서와 같이 3개의 낸드 게이트(NAN1-NAN3)의 조합으로 구성할 수 있다. 또한, 상기 차아지 펌프(204)로부터 발생된 부강압 전압(VBB)은 메모리 셀 어레이(300)내에서 각각의 메모리 셀(MC)을 구성하는 억세스 트랜지스터(AT)의 기판에 기판 바이어스 전압으로서 제공됨을 알 수 있다.

도 10은 특정한 테스트 예컨대 웨이퍼 번인 테스트 시에 본 발명에 따른 고전압 발생기 및 부강압 전압 발생기의 제어 상태를 이해하기 쉽게 나타낸 플로우챠트이다. 즉, 제1 내지 제4 실시예의 동작원리를 모두 포함하여 플로우챠트에 나타낸 것이다. 먼저, 단계(S100)에서 칩내의 패드를 통하여 고전압(VPP) 또는 부강압 전압(VBB)을 제공하고자 한다면, 단계(S101)에서 패드만을 통한 전압 제공인지 아니면 전압 발생기와 연동하여 전압을 제공할 것인지를 체크하여, 패드만을 통한 전압 제공이면 고전압 또는 부강압 전압 발생기를 테스트 모드 동안 완전히 동작 금지시키는 단계(S102)를 수행한다. 만약, 패드만을 통한 전압 제공이 아니거나 상기 단계(S100)의 체크에서 아닌 경우에는 고전압 또는 부강압 전압 발생기를 테스트 모드 동안 선택적으로 턴온 또는 턴 오프 시키는 단계(S103)를 수행한다.

상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 고전압 발생기 및 부강압 전압 발생기의 동작을 금지시키는 방법이나 회로의 세부적 연결구조를 변경할 수 있음은 물론이다.

상기한 바와 같이, 본 발명의 웨이퍼 번인 테스트에 사용하기 적합한 고전압 발생기 제어방법 및 고전압 발생기의 동작제어를 위한 제어회로에 따르면, 웨이퍼 번인 테스트 등과 같은 특정 모드에서 고전압의 레벨을 일정하게 유지시키는 효과를 갖는다. 그럼에 의해 게이트 산화막의 파괴나 펀치스루우 현상의 발생이 방지되어 반도체 메모리 소자를 불안정하게 하는 문제가 말끔이 해결된다.

또한, 부강압 전압 발생기의 제어방법 및 제어회로에 따르면, 번인 테스트 시에 부강압 전압 발생기의 동작을 오프시키고 부강압 전압 패드를 통해 일정한 부강압 전압을 기판에 인가할 수 있으므로, 번인 테스트 동안에 반도체 메모리 소자의 기판 전체에 균일한 레벨의 부강압 전압을 제공할 수 있는 효과가 있다. 이에 따라, 테스트 커버리지에 적합한 부강압 전압이 기판에 균일한 레벨로 제공되어 테스트 신뢰성이 개선되는 장점이 있다.

도 1은 종래기술에 따른 고전압 발생기의 블록도

도 2는 본 발명의 일 실시예에 따라 고전압 발생기와 고전압 발생기의 동작을 제어하는 회로간의 연결을 보인 블록도

도 3은 도 2중 동작 인에이블 판단부의 구현 예를 보인 상세회로도

도 4는 본 발명의 다른 실시예에 따라 고전압 발생기와 고전압 발생기의 레벨검출동작을 제어하는 회로간의 연결을 보인 블록도

도 5는 도 4중 기준레벨 조절부(150)의 구현 예를 보인 상세회로도

도 6은 도 4중 레벨 검출부(30)의 통상적 회로를 보인 회로도

도 7은 본 발명의 또 다른 실시예에 따라 부강압 전압 발생기와 부강압 전압 발생기의 동작을 제어하는 회로간의 연결을 보인 블록도

도 8은 본 발명의 또 다른 실시예에 따라 부강압 전압 발생기의 레벨 검출부와 레벨 검출부의 레벨검출동작을 제어하는 제어부간의 연결을 보인 블록도

도 9는 도 7 및 도 8내에 적용된 링 발진기의 구현 예와 차아지 펌프를 통해 출력되는 부강압 전압의 공급처를 보인 도면

도 10은 웨이퍼 번인 테스트 시에 본 발명에 따른 고전압 발생기 및 부강압 전압 발생기의 제어 상태를 이해하기 쉽게 나타낸 플로우챠트

Claims

(삭제)
(삭제)
노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 웨이퍼 번인 테스트 동작모드 동안에 상기 고전압 발생기를 제어하기 위한 방법에 있어서:

상기 웨이퍼 번인 테스트 동작모드의 진입을 알리는 신호에 응답하여 상기 고전압 발생기(들)의 동작을 차단시키고, 상기 웨이퍼 번인 테스트 동작모드에서 필요한 고전압이 상기 장치의 외부에서 패드를 통해 인가되도록 하며, 상기 고전압 발생기(들)의 동작을 상기 패드를 통해 외부에서 고전압이 인가되어 레벨안정된 후에는 완전히 차단함을 특징으로 하는 고전압 발생기 제어방법.
(삭제)
(삭제)
레벨 검출부를 갖는 고전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 웨이퍼 번인 테스트 동작모드 동안에 상기 고전압 발생기를 제어하기 위한 방법에 있어서:

상기 웨이퍼 번인 테스트 동작모드의 진입을 알리는 신호에 응답하여 상기 고전압 발생기(들)내의 상기 레벨 검출부의 기준 전압레벨을 적어도 하나이상의 전압 강하소자를 사용하여 조절하는 것에 의해 상기 고전압 발생기(들)를 통해 출력되는 고전압의 레벨이 변동되도록 함을 특징으로 하는 고전압 발생기 제어방법.
제6항에 있어서, 기준 전압레벨의 조절은 직렬로 연결된 피형 모오스 다이오드들의 사용에 의해 수행되도록 함을 특징으로 하는 고전압 발생기 제어방법.
(삭제)
(삭제)
(삭제)
반도체 메모리 장치에 있어서:

노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기와;

웨이퍼 번인 테스트 동작모드의 진입을 알리는 신호를 일측 입력단으로 수신하고 상기 고전압 발생기의 차아지 펌프를 구동하기 위한 고전압 구동신호를 타측 입력단으로 수신하여 낸드응답을 생성하는 게이트 소자를 포함하며, 상기 게이트 소자의 출력 상태에 응답하여 상기 고전압 발생기의 동작을 차단시키는 동작 인에이블 판단부를 구비하여,

상기 웨이퍼 번인 테스트 동작모드에서 필요한 고전압이 상기 장치의 외부에서 패드를 통해 인가되도록 하고 상기 패드를 통해 외부에서 고전압이 인가되어 레벨안정된 후에는 상기 고전압 발생기의 동작이 완전히 차단되도록 하는 것을 특징으로 하는 장치.
(삭제)
반도체 메모리 장치에 있어서:

기준전압의 레벨과 피드백되는 고전압의 레벨을 서로 비교하여 상기 고전압의 레벨이 상기 기준전압의 레벨에 추종되도록 하는 검출신호를 출력하는 레벨 검출부를 가지며, 노말 전원전압보다 높은 고전압을 발생하기 위한 고전압 발생기와;

웨이퍼 번인 테스트 동작모드의 진입을 알리는 신호의 상태에 응답하여 상기 레벨 검출부에 인가될 상기 기준전압의 레벨을 변동시킴으로써 상기 고전압 발생기를 통해 출력되는 고전압의 레벨이 상기 검출신호의 레벨변동에 의해 상기 웨이퍼 번인 테스트 동작모드 동안에만 변동되도록 하는 기준레벨 조절부를 구비함을 특징으로 하는 장치.
제13항에 있어서, 상기 기준레벨 조절부는:

오리지널 기준전압을 소오스 단자로 수신하고, 상기 웨이퍼 번인 테스트의 진입을 알리는 신호를 게이트 단자로 수신하며, 드레인 단자가 상기 레벨 검출부의 기준전압 입력노드에 연결된 노말리 온 타입의 모오스 트랜지스터와;

상기 오리지널 기준전압의 인가노드와 상기 기준전압 입력노드 사이에서 상기 모오스 트랜지스터와는 병렬로 연결되며 상기 웨이퍼 번인 테스트 동안에만 상기 오리지널 기준전압의 레벨을 강하시키는 모오스 다이오드 스트링을 포함함을 특징으로 하는 장치.
제13항에 있어서, 상기 기준레벨 조절부는:

오리지널 기준전압을 소오스 단자로 수신하고, 상기 웨이퍼 번인 테스트의 진입을 알리는 신호를 게이트 단자로 수신하며, 드레인 단자가 상기 레벨 검출부의 기준전압 입력노드에 연결된 피형 모오스 트랜지스터와;

상기 오리지널 기준전압의 인가노드와 상기 기준전압 입력노드 사이에서 상기 피형 모오스 트랜지스터와는 병렬로 연결되며 상기 웨이퍼 번인 테스트 동안에만 상기 오리지널 기준전압의 레벨을 강하시키는 저항소자를 포함함을 특징으로 하는 장치.
(삭제)
(삭제)
노말 전원전압보다 낮은 레벨의 전압을 발생하기 위한 부강압 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 부강압 전압 발생기를 제어하기 위한 방법에 있어서:

상기 특정 동작모드의 진입을 알리는 신호에 응답하여 상기 부강압 전압 발생기(들)의 동작을 선택적으로 차단하고, 상기 특정 동작모드에서 필요한 전압을 상기 장치의 외부에서 부강압 전압 패드를 통해 기판에 인가하는 것을 특징으로 하는 부강압 전압 발생기 제어방법.
기판 바이어스 전압을 발생하기 위한 부강압 전압 발생기를 적어도 하나이상 구비한 반도체 메모리 장치에서 특정 동작모드 동안에 상기 부강압 전압 발생기를 제어하기 위한 방법에 있어서:

상기 특정 동작모드 동안에 상기 부강압 전압 발생기내의 레벨 검출부의 출력을 무효화되도록 하여 부강압 전압 발생기의 동작을 완전히 금지시키고, 전적으로 부강압 전압 패드를 통해서만 칩의 외부에서 설정된 부강압 전압을 인가하는 것을 특징으로 하는 부강압 전압 발생기 제어방법.
반도체 메모리 장치에 있어서:

노말 전원전압보다 낮은 레벨의 전압을 발생하기 위한 부강압 전압 발생기와;

특정 동작모드의 진입을 알리는 신호의 상태에 응답하여 상기 부강압 전압 발생기의 동작을 차단시키는 동작 인에이블 판단부를 구비하여,

상기 특정 동작모드에서 필요한 부강압 전압이 상기 장치의 외부에서 패드를 통해 인가되도록 하는 것을 특징으로 하는 반도체 메모리 장치.
제20항에 있어서, 상기 동작 인에이블 판단부는,

상기 부강압 전압 발생기의 레벨 검출부에서 출력되는 검출신호를 반전하는 인버터와, 상기 인버터를 통해 수신된 신호의 논리 레벨과 상기 특정 동작모드의 진입을 알리는 신호의 논리 레벨을 노아 게이팅 하여 동작 인에이블 판단신호를 생성하는 노아 게이트로 구성됨을 특징으로 하는 하는 반도체 메모리 장치.
반도체 메모리 장치에 있어서:

노말 전원전압보다 낮은 레벨의 전압을 발생하기 위한 부강압 전압 발생기와;

특정 동작모드의 진입시 선택적으로 발생되는 제어신호에 응답하여 상기 부강압 전압 발생기내의 레벨 검출부의 출력이 무효화되도록 하는 제어부를 구비하여,

상기 부강압 전압 발생기의 동작은 완전히 금지되고, 전적으로 외부 패드를 통해서만 부강압 전압이 인가됨을 특징으로 하는 반도체 메모리 장치.
제22항에 있어서, 상기 제어부는, 드레인이 상기 레벨검출부의 출력단에 연결되고 소오스는 접지와 연결되며 게이트로 상기 제어신호를 수신하는 엔형 모오스 트랜지스터를 구비함을 특징으로 하는 반도체 메모리 장치.