KR100469345B1 - 액정 디스플레이 패널 제조방법 - Google Patents
액정 디스플레이 패널 제조방법 Download PDFInfo
- Publication number
- KR100469345B1 KR100469345B1 KR10-2001-0073002A KR20010073002A KR100469345B1 KR 100469345 B1 KR100469345 B1 KR 100469345B1 KR 20010073002 A KR20010073002 A KR 20010073002A KR 100469345 B1 KR100469345 B1 KR 100469345B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- gate insulating
- film
- data
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 24
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 99
- 239000010410 layer Substances 0.000 description 31
- 229910004205 SiNX Inorganic materials 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 패드부와 데이터 패드부의 전기적인 연결을 개선하기 위한 액정 디스플레이 패널 제조방법을 제공하기 위한 것으로, 본 발명의 액정 디스플레이 패널 제조방법은 제 1 기판 상에 게이트 배선 및 게이트 패드부를 형성하고, 상기 게이트 패드부를 포함하는 상기 제 1 기판 전면에, 하부에서 상부로 갈수록 저밀도가 되도록 게이트 절연막을 적층하고, 상기 게이트 절연막 상에 복수의 데이터 배선 및 데이터 패드부를 형성하고, 상기 데이터 패드부를 포함하는 상기 제 1 기판 전면에 하부에서 상부로 갈수록 저밀도가 되도록 보호막을 적층하기 때문에, 상기 게이트 절연막과 상기 보호막의 식각 공정 시에 상기 게이트 절연막과 상기 보호막 각각의 하부에서 상부보다 과도한 식각이 일어나지 않도록하여 상기 게이트 패드부와 상기 데이터 패드부에 증착되어지는 투명금속의 전기적이 연결이 끊어지지 않도록하는 효과가 있다.
Description
본 발명은 디스플레이 장치에 관한 것으로 특히, 액정디스플레이 패널 및 그 제조방법에 관한 것이다.
최근, 정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(cathod ray tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다. 하지만 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.
현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(liquid crystal display : LCD), 전계 발광 디스플레이(electro luminescent display : ELD), 전계 방출 디스플레이(field emission display : FED), 플라즈마 디스플레이(plasmadisplay panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(cost) 및 천연색 디스플레이 특성 등이 요구된다.
일반적으로 CRT는 외부에서 인가되는 디스플레이 타이밍과 데이터 신호를 기준으로 아날로그적으로 CRT 표면의 형광물질을 발광시켜 전자빔의 트레이스(trace)를 제어함으로써 디스플레이 하는 반면, 액정 디스플레이 장치(LCD)는 각 디스플레이 위치에 있는 LCD에 인가되는 전계를 제어하여 빛의 투과율을 조정하는 것에 의해 디스플레이 한다.
현재, TFT-LCD 산업의 급속한 발전과 그 응용은 크기의 증가, 해상도의 증가를 필연적으로 요구하게 되었으며, 그에 따른 생산성의 증가를 위해서 제조공정의 단순화 및 수율 향상의 관점에서 많은 노력이 계속되고 있다.
이하, 첨부된 도면을 참조하여 종래 액정 디스플레이 패널을 설명하기로 한다.
도 1은 종래 기술에 따른 액정 디스플레이 패널의 평면도이다.
도 1에 도시된 바와 같이, 종래 액정 디스플레이 패널은 크게 액티브 영역(A)과 패드 영역(P)으로 구분되는 두 장의 유리 기판과 그 사이에 봉입된 액정으로 구성된다.
상기 액티브 영역(A)의 제 1 유리 기판(1)에는 복수개의 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)이 교차 배치되어 복수개의 화소영역을 정의하고, 상기 각 화소영역에는 화소전극(8)이 배치되며, 상기 게이트 배선(G1,G2,...,Gn)과 데이터 배선(D1,D2,...,Dn)의 교차 부위에는 박막트랜지스터(도시하지 않음)가 배치된다.
상기 패드 영역(P)에는 게이트 구동 IC에서 출력되는 게이트 신호를 상기 게이트 배선(G1,G2,...,Gn )으로 전달하는 복수개의 게이트 패드(Gp1,Gp2,...,Gpn)들과, 데이터 구동 IC에서 출력되는 데이터 신호를 상기 데이터 배선(D1,D2,...,Dn)으로 전달하는 복수개의 데이터 패드(Dp1,Dp2,...,Dpn)들이 배치된다.
도 2은 도 1의 Ⅰ-Ⅰ'의 단면도이다.
도 2에 도시된 바와 같이, 액정표시장치는 제 1 기판(1) 및 제 2 기판(2)이 일체로 합착되어 있고, 제 1 기판(1) 내측에 게이트 전극(3)을 구비하여 일방향으로 형성된 게이트 배선(G1 내지 Gn)과, 상기 게이트 전극(3)을 포함한 기판 전면에 형성된 게이트 절연막(4)과, 상기 게이트 전극(3) 상측의 게이트 절연막(4) 상에 섬 모양으로 형성된 반도체층(5)과, 상기 반도체층(5) 상의 양측에 형성된 소스/드레인 전극(6a)(6b)을 포함하는 박막 트랜지스터(Thin Film Transistor ; TFT)가 구성된다. 그리고, 상기한 박막트랜지스터를 포함한 제 1 기판(1) 전체에 걸쳐 형성된 보호막(7)과, 상기 보호막(7) 상에서 드레인 전극(6b)과 연결되도록 형성된 화소전극(8)과, 액정의 규칙적인 배열을 위한 배향막(9a)이 상기 제 1 기판(1) 상에 더 구비된다.
또한, 상기 제 2 기판(2)의 내측에 상기한 게이트 배선, 데이터 배선(도시하지 않음), 및 박막 트랜지스터에 상응하는 부분의 빛을 차단하기 위해 형성된 차광막(10)과, 상기 차광막(10) 상과 상기 화소전극(8)의 상응하는 부분에 색상을 구현하기 위해 형성된 칼라필터층(11)과, 상기 칼라필터층(11) 및 상기 차광막(10) 상에 상기 제 1 기판(1)의 화소 전극(8)으로부터 전위차를 만들기 위해 투명전극(ITO)으로 이루어진 공통전극(13)과, 상기 공통전극(13) 위에 액정의 규칙적인 배열을 위한 형성된 배향막(9b)을 포함하여 구성된다. 이때 상기 제 2 기판(2)의 평탄화를 위해 상기 차광막(10)과 칼라필터층(11) 상에 오버코트층(12)을 더 형성할 수도 있다.
그리고, 상기 제 1 기판(1)과 상기 제 2 기판(2) 사이는 상기 배향막(9a,9b)에 의해 방향성을 갖는 액정(15)과, 상기 제 1 기판(1)과 상기 제 2 기판(2)간의 간격을 유지하는 플라스틱 재질의 스페이서(14)와, 상기 액정(15)내부로 습기나 기타 물질이 유입되는 것을 방지하기 위해 상기 제 1 기판(1)과 제 2 기판(2)의 액티브 영역(도시하지 않음) 외곽을 접착/밀봉하는 실런트(16)(sealent)를 포함하여 구성된다.
도시하지는 않았지만, 이러한 상기 액정 디스플레이 패널은 상기 박막트랜지스터를 구동하기 위한 구동회로는 TCP(Tape Carrier Package)를 통해 상기 제 1 기판(1)에 연결되어 있다.
이와 같은 종래 액정 디스플레이 패널을 보다 상세하게 설명하면 다음과 같다.
도 3a와 도 3b는 각각 도 1의 Ⅱ∼Ⅱ'와 Ⅲ∼Ⅲ'선에 따른 단면도로서, 게이트 패드와 데이터 패드를 중심으로 도시한 것이다.
도 3a에 도시된 바와 같이, 액티브 영역(A)과 패드 영역(P)으로 정의되고, 상기 패드 영역(P)은 다시 게이트 패드(GP1)가 형성될 영역과 게이트 배선을 포함하는 액티브 영역으로 정의되는 제 1 기판(1) 상에 게이트 배선(G1), 게이트 패드(GP1)가 형성되고, 상기 게이트 패드(GP1)를 포함한 제 1 기판(1)의 전면에 게이트 절연막(4)이 형성된다. 상기 게이트 절연막(4) 상에 보호막(7)이 형성되며, 상기 보호막(7) 및 게이트 절연막(4)을 관통하여 상기 게이트 패드(GP1)와 전기적으로 연결시키기 위해 상기 화소전극(8)과 동시에 투명도전막(ITO)이 형성된다.
여기서, 상기 게이트 배선(G1), 게이트 패드(GP1)는 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 구리(Cu) 및 알루미늄 합금 또는 이들의 이중층 등의 불투명 금속으로 이루어져 있고, 상기 게이트 절연막은 실리콘 질화막으로 이루어진다.
또한, 도 3b에 도시된 바와 같이, 패드 영역(P)의 제 1 기판(1) 상에는 액티브 영역(A)의 데이터 배선(D1,D2,D3)들로부터 연장되는 데이터 패드(Dp1,Dp2,Dp3)가 게이트 절연막(4)의 상부에서 서로 일정 간격을 갖고 형성되고, 상기 데이터 패드(Dp1,Dp2,Dp3)들의 상부에는 보호막(7)을 통해 상기 데이터 패드(Dp1,Dp2,Dp3)와 전기적으로 연결되는 투명도전막(ITO)이 형성되어 외부의 구동IC로부터 전달되는 구동신호를 TCP를 통해 각각의 데이터 배선으로 전달한다.
이와 같이 구성된 액정표시장치의 제조공정을 상세히 설명하면 다음과 같다.
상기 제 1 기판(1)과 상기 제 2 기판(2)의 제조공정과 TFT 어레이를 형성하는 공정은 실리콘 반도체 제조공정과 유사하여 박막 증착(Thin Film Deposition), 사진(Photolithography), 식각(Etching)과 같은 단위공정으로 이루어진다.
먼저, 제 1 기판(1)은 세정된 유리 기판 위에 스퍼트링 방법의 금속 증착을이용한 상기 단위공정을 통하여 게이트 배선(G1,G2,G3), 게이트 전극(3) 및 게이트 패드(GP1,GP2,GP3)가 형성되고, 상기 게이트 배선(G1,G2,G3) 및 게이트 전극(3)을 절연시키기 위해 플라즈마 CVD법으로 증착된 실리콘 질화막의 게이트 절연막(4)이 형성되고, 상기 게이트 절연막 상에 상기 게이트 전극의 상측만 덮도록 비정질 실리콘을 이용하여 반도체층(5)이 형성되고, 상기 반도체층(5)의 양측 각각 일부분 상에 도전성 금속을 이용하여 소스 전극(6a)과 드레인 전극(6b) 그리고 데이터 배선(D1,D2,D3) 및 데이터 패드(DP1,DP2,DP3)가 형성된다. 또한, 이 때 상기 소스/드레인 전극(6a, 6b)공정과 동시에 형성된 데이터 배선(D1,D2,D3)의 절연과 평탄화를 위하여 상기 플라즈마 CVD법으로 증착된 실리콘 질화막의 단위공정을 통하여 보호막(7)이 형성되고, 상기 보호막(7) 상에 상기 드레인 전극(6b)과 연결되도록 하여 화소전극(8)(ITO)이 형성된다.
이때, 상기 게이트 절연막(4)과 보호막(7)의 증착은 상기 플라즈마 CVD법으로 이루어지고 실리콘 질화막을 사용하여 게이트 배선(G1,G2,G3) 및 데이터 배선(D1,D2,D3)으로부터 전기적인 절연을 필요로 하기 때문에 각각에 대한 설명을 하지 않고 게이트 배선(G1,G2,G3)과 게이트 절연막(4)에 대하여 언급하여 데이터 배선(D1,D2,D3) 및 보호막(7)을 대신한다.
먼저, 상기 게이트 절연막(4)은 증착 조건의 변화에 따라 증착된 세 개의 층(layer) 즉, 테이프(taper)로 구분된다.
도 4a는 종래 기술에 따른 게이트 전극 및 게이트 절연막의 식각 전의 단면도이고, 도 4b는 식각 후의 단면도이다.
도 4a에 도시된 바와 같이, 종래 기술에 따른 액정 디스플레이 패드의 제조방법은 게이트 패드 영역 상에 R.I1st〈 R.I2nd〉R.I3rd 과 같은 증착 조건의 변화에 따라 증착된 세 개의 테이프로 구성된 실리콘 질화막이 형성된다.
참고적으로, "R.I"는 굴절율을 나타내고 상기 굴절율이 커짐에 따라 게이트 절연막에 사용된 실리콘 질화막의 증착 시에 모노실란(SiH4)가스의 유량을 많게 하여 증착된 것이다. 따라서, 상기 굴절율과 실리콘 질화막(SiNx) 내에서의 실리콘(Si)량과 비례하는 관계가 있으므로 굴절율이 증가하면 막질의 실리콘이 증가한다. 여기에서, 상기 굴절율은 엘립소미터(ellipsometer)를 이용하여 측정하였다.
한편, 상기와 같은 조건으로 증착된 실리콘 질화막은 식각 공정은 건식 식각방법이 주로 이용된다. 하지만, 도 4b에 도시된 바와 같이, 첫 번째(1st SiNx) 실리콘 질화막의 굴절율R.I 보다 두 번째(2nd SiNx) 실리콘 질화막의 굴절율이 크기 때문에 굴절율이 작은 실리콘 질화막이 더 많이 식각된다. 즉, 실리콘 질화막의 조밀하지 않은 것이 더 많은 식각이 일어난다.
이와 같은 구조의 종래 기술에 따른 액정 디스플레이는 다음과 같은 문제점이 있다.
도 4c는 종래 기술에 따른 게이트 패드부의 단면이다.
도 4c에 도시된 바와 같이, 종래 기술에 따른 게이트 절연막이 형성된 게이트 패드 상에 투명전극(8a)(ITO)이 형성된다. 이와 같이 상기 투명전극이 상기 게이트 패드와 서로 연결되어야 하지만, 과도하게 식각된 첫 번째 게이트 절연막으로 인하여 상기 투명전극의 연결이 끊어질 수 있다. 여기서, 화살표는 상기 투명전극의 연결이 취약한 부분이다.
도 5는 종래 기술에 의해 형성된 게이트 패드부의 단면 SEM(scanning electron microscope)사진으로써, 종래 기술의 게이트 절연막의 형성에 따른 실리콘 질화막의 식각된 정도를 볼 수 있다.
결국, 하부 막질보다 상부 막질이 조밀한 경우에 하부 막질의 식각이 과도하게 일어날 수 있는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 상부의 막질보다 하부의 막질이 치밀화된 실리콘 질화막을 형성하여 전기적으로 안정된 연결이 가능한 게이트 패드부 및 데이터 패드부를 구비하는 액정 디스플레이 패널 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 액정 디스플레이 패널의 평면도
도 2는 도 1의 Ⅰ-Ⅰ'의 단면도.
도 3a는 도 1의 Ⅱ∼Ⅱ'의 단면도.
도 3b는 도 1의 Ⅲ∼Ⅲ'의 단면도.
도 4a는 종래 기술에 따른 게이트 패드 및 게이트 절연막의 식각 전의 상세 단면도.
도 4b는 종래 기술에 따른 게이트 패드 및 게이트 절연막의 식각 후의 상세 단면도.
도 4c는 종래 기술에 따른 게이트 패드부의 단면도.
도 5는 종래 기술에 따른 게이트 패드부의 단면 SEM 사진.
도 6a는 본 발명에 따른 게이트 패드 및 게이트 절연막 식각 전의 상세 단면도.
도 6b는 본 발명에 따른 게이트 패드 및 게이트 절연막 식각 후의 상세 단면도.
도 7은 본 발명에 따른 게이트 패드부의 단면 SEM 사진.도 8은 본 발명에 따른 액정 디스플레이 패널의 단면도.
도면의 주요부분에 대한 부호의 설명
21 : 기판 24 : 게이트 절연막
27 : 보호막 28a : 투명전극
상기 목적을 달성하기 위한 본 발명에 따른 액정 디스플레이 패널의 제조방법은 제 1 기판 상에 게이트 배선 및 게이트 패드를 형성하는 공정과, 상기 게이트 패드를 포함하는 상기 제 1 기판 전면에, 하부에서 상부로 갈수록 저밀도가 되도록 게이트 절연막을 적층하는 공정과, 상기 게이트 절연막 상에 복수의 데이터 배선 및 데이터 패드를 형성하는 공정과, 상기 데이터 패드를 포함하는 상기 제 1 기판 전면에, 하부에서 상부로 갈수록 저밀도가 되도록 보호막을 적층하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이와 같은 본 발명의 액정 디스플레이 패널의 제조 방법은 게이트 절연막과 보호막을 형성할 때, 각각의 막질이 상부 막질보다 하부 막질의 구조가 조밀하도록 형성함으로서 게이트 패드부와 데이터 패드부에서의 식각공정 시에 과도한 식각을 방지하여 도전성 금속의 증착에 따른 전기적인 연결이 잘 되도록 하는 것이다.
이하, 본 발명의 실시예에 따른 액정 디스플레이 패널의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 6a는 본 발명에 따른 게이트 패드 및 게이트 절연막 식각 전의 상세 단면도이고, 도 6b는 본 발명에 따른 게이트 패드 및 게이트 절연막 식각 후의 상세 단면도이다.
도 6a에 도시된 바와 같이, 본 발명에 따른 액정 디스플레이 패널의 제조 방법은 게이트 패드(GP1) 상에 R.I1st〉 R.I2nd〉R.I3rd과 같은 증착 조건의 변화에 따라 증착된 세 개의 층으로 구성된 실리콘 질화막(1st SiNx, 2nd SiNx, 3rd SiNx)이 게이트 절연막(24)으로 형성되는 것이다.
이때, 상기 실리콘 질화막은 모노실란(SiH4)가스와 암모니아(NH3)의 혼합가스를 이용한 플라즈마 CVD법으로 증착는 데, 상기 실리콘 질화막(SiNx)의 증착 시에 상기 모노실란가스의 유량을 초기에는 많게 하고 순차적으로 떨어뜨려 상기 실리콘 질화막 내에서 실리콘의 함양이 줄어들도록 한다. 즉, 상기 실리콘 질화막의 굴절율(R.I)과 상기 실리콘 질화막 내에서의 상기 실리콘 함양과는 비례하는 관계이므로 도면과 같은 방법이 가능하다.
또한, 도 6b에 도시된 바와 같이, 본 발명에 따른 액정 디스플레이 패널 제조방법에 의해 형성된 실리콘 질화막(1st SiNx, 2nd SiNx, 3rd SiNx)은 게이트 패드(GP1)의 상에서 좌우에 일정한 경사각을 가지고 정상적으로 경사 식각된다. 따라서, 상기 실리콘 질화막에서 상부 막질 보다 하부의 막질이 조밀화 될 경우에 상부 실리콘 질화막(2nd SiNx, 3rd SiNx)보다 하부(1st SiNx)에서 과도한 식각이 일어나지 않는 것을 알 수 있다.
예컨대, 도 7은 본 발명에 의해 형성된 게이트 패드부의 단면 SEM(scanning electron microscope)사진으로써, (a)는 종래 기술의 게이트 절연막의 형성에 따른 실리콘 질화막의 식각 정도이고, (b)와 (c)는 본 발명의 게이트 절연막(24)의 형성에 따른 실리콘 질화막(SiNx)의 식각된 정도를 볼 수 있다.
그리고, 이와 같은 상기 게이트 절연막(24)과 보호막(27)의 증착은 상기 플라즈마 CVD법으로 이루어지고 실리콘 질화막을 사용하여 게이트 배선 및 데이터 배선으로부터 전기적인 절연을 필요로 하기 때문에 각각에 대한 설명을 하지 않고 상기 게이트 배선과 게이트 절연막(24)에 대하여 언급하여 데이터 배선 및 보호막을 대신한다.
이와 같이, 상기 실시예을 바탕으로 본 발명에 따른 액정 디스플레이 패널의 제조방법에 대하여 상세히 설명하면 다음과 같다.
도 8은 본 발명에 따른 액정 디스플레이 패널의 단면도이다.
도 8에 도시된 바와 같이, 제 1 기판(21) 상에 도전성 금속을 이용하여 복수개의 게이트 전극(도시하지 않음) 및 게이트 배선(G1)과 상기 게이트 배선(G1)의 말단 일부분에 게이트 패드(GP1)가 형성되고, 상기 게이트 패드(GP1)를 포함하는 상기 제 1 기판(21) 전면 상에 플라즈마 CVD법을 이용한 실리콘 질화막을 하부에서 상부로 갈수록 고밀도에서 저밀도가 되도록 게이트 절연막(24)이 적층되고, 상기 게이트 패드(GP1) 상단에 증착된 게이트 절연막(24)이 식각되고, 상기 게이트 절연막(24) 상에 상기 게이트 전극의 상측 부분에 섬모양의 반도체층(도시하지 않음)이 형성된다.
또한, 상기 게이트 절연막(24) 및 반도체층 상에 도전성 금속을 이용하여 상기 게이트 배선(G1)에 수직하도록 복수의 데이터 배선(도시하지 않음) 및 소스/드레인 전극9도시하지 않음)과 상기 데이터 배선의 말단 일부에 데이터 패드(도시하지 않음)가 형성되고, 상기 데이터 패드를 포함하는 상기 제 1 기판(21) 전면 상에 플라즈마 CVD법을 이용한 실리콘 질화막을 하부에서 상부로 갈수록 저밀도가 되도록 보호막(27)이 적층되고, 상기 게이트 패드(GP1) 및 데이터 패드와 상기 드레인 전극 상의 일부분이 식각되고, 상기 게이트 배선(G1)과 상기 데이터 배선으로 정의되는 화소영역과 상기 게이트 패드(GP1) 및 상기 데이터 패드 상에 투명전극(28a)(ITO)이 형성된다.
여기에서, 상기 게이트 절연막(24)과 상기 보호막(27)의 식각은 패터닝을 이용하는 상기 게이트 절연막을 게이트 패드부의 상측 전면 또는 일부가 노출되도록 진행되고, 마찬가지로, 상기 보호막을 데이터 패드부의 상측 전면 또는 일부가 노출되도록 한다.
따라서, 상기 게이트 패드부와 상기 데이터 패드부 상에 형성된 상기 투명전극(28a)은 구동회로를 접속하기 위한 TCP(Tape Carrier Package)와 전기적으로 연결된다.
이상에서 상술한 바와 같이, 본 발명에 따른 액정 디스플레이 패널의 제조방법은 실리콘 질화막을 이용한 게이트 절연막과 보호막의 증착 시에 각각의 상기 실리콘 질화막 하부에서 상부로 갈수록 저밀도의 막질로 형성하여 상기 게이트 절연막과 상기 보호막의 식각 공정에서 상기 실리콘 질화막의 상부보다 하부에서 과도한 식각이 일어나지 않도록 하는 것이 가능하다.
이상 상술한 바와 같이, 본 발명의 액정 디스플레이 패널 제조방법은 다음과 같은 효과가 있다.
본 발명에 따른 액정 디스플레이 패널 제조방법에 의해 형성된 게이트 절연막과 보호막은 실리콘 질화막을 각각 이용하며, 상기 실리콘 질하막 하부에서 상부로 갈수록 저밀도의 막질이 형성되기 때문에 상기 게이트 절연막과 상기 보호막의 식각 공정 시에 상기 상부보다 하부에서 과도한 식각이 일어나지 않도록 하는 것이 가능하다.
Claims (6)
- 기판 상에 게이트 배선 및 게이트 패드부를 형성하는 공정;상기 게이트 패부드를 포함하는 상기 기판 전면에, 하부에서 상부로 갈수록 저밀도가 되도록 게이트 절연막을 적층하는 공정;상기 게이트 절연막 상에 복수의 데이터 배선 및 데이터 패드부를 형성하는 공정;상기 데이터 패드부를 포함하는 상기 기판 전면에, 하부에서 상부로 갈수록 저밀도가 되도록 보호막을 적층하는 공정;상기 게이트 패드부 및 데이터 패드부의 일부가 노출되도록 상기 보호막 및 게이트 절연막을 패터닝하는 공정;상기 게이트 패드부 및 데이터 패드부 상에 투명전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
- 제 1 항에 있어서, 상기 게이트 절연막과 상기 보호막은 플라즈마 CVD법으로 증착되는 실리콘 질화막을 이용하는 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
- 제 1 항에 있어서, 상기 게이트 패드부는 상기 게이트 배선의 한쪽 말단부분에 형성된 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
- 제 1 항에 있어서, 상기 데이터 패드부는 상기 데이터 배선 한쪽 말단 부분에 형성된 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
- 제 2 항에 있어서, 상기 실리콘 질화막은 모노실란가스와 암모니아의 혼합가스를 이용하여 증착되는 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
- 제 2 항에 있어서, 상기 게이트 절연막 및 상기 보호막 각각의 증착 시에 모노실란가스의 많은 유량으로부터 점점 줄어들어 실리콘의 양이 점점 줄어드는 것을 특징으로 하는 액정 디스플레이 패널 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0073002A KR100469345B1 (ko) | 2001-11-22 | 2001-11-22 | 액정 디스플레이 패널 제조방법 |
| US10/219,007 US6927832B2 (en) | 2001-11-22 | 2002-08-15 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0073002A KR100469345B1 (ko) | 2001-11-22 | 2001-11-22 | 액정 디스플레이 패널 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030042282A KR20030042282A (ko) | 2003-05-28 |
| KR100469345B1 true KR100469345B1 (ko) | 2005-02-02 |
Family
ID=19716199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0073002A Expired - Lifetime KR100469345B1 (ko) | 2001-11-22 | 2001-11-22 | 액정 디스플레이 패널 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6927832B2 (ko) |
| KR (1) | KR100469345B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101052960B1 (ko) * | 2004-04-29 | 2011-07-29 | 엘지디스플레이 주식회사 | 반투과형 폴리실리콘 액정표시소자 제조방법 |
| KR101048927B1 (ko) | 2008-05-21 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20100069935A (ko) | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| KR102017204B1 (ko) | 2012-11-01 | 2019-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102573763B1 (ko) | 2017-10-12 | 2023-08-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130731A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置ならびにその製造方法および製造装置 |
| JPH10173052A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR19990079183A (ko) * | 1998-04-02 | 1999-11-05 | 김영환 | 반도체 장치의 제조 방법 |
| KR20000003505A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 도핑된 산화막을 이용한 반도체소자의 평탄화 방법 |
| JP2000029066A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 表示装置用アレイ基板、及びその製造方法 |
| KR20010010116A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010069008A (ko) * | 2000-01-11 | 2001-07-23 | 윤종용 | 반도체 장치의 콘택 홀 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262784B1 (en) * | 1993-06-01 | 2001-07-17 | Samsung Electronics Co., Ltd | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line |
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| JPH0864824A (ja) * | 1994-08-24 | 1996-03-08 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| US5608557A (en) * | 1995-01-03 | 1997-03-04 | Xerox Corporation | Circuitry with gate line crossing semiconductor line at two or more channels |
| US5703382A (en) * | 1995-11-20 | 1997-12-30 | Xerox Corporation | Array having multiple channel structures with continuously doped interchannel regions |
| JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
-
2001
- 2001-11-22 KR KR10-2001-0073002A patent/KR100469345B1/ko not_active Expired - Lifetime
-
2002
- 2002-08-15 US US10/219,007 patent/US6927832B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130731A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置ならびにその製造方法および製造装置 |
| JPH10173052A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR19990079183A (ko) * | 1998-04-02 | 1999-11-05 | 김영환 | 반도체 장치의 제조 방법 |
| KR20000003505A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 도핑된 산화막을 이용한 반도체소자의 평탄화 방법 |
| JP2000029066A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 表示装置用アレイ基板、及びその製造方法 |
| KR20010010116A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010069008A (ko) * | 2000-01-11 | 2001-07-23 | 윤종용 | 반도체 장치의 콘택 홀 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6927832B2 (en) | 2005-08-09 |
| US20030095226A1 (en) | 2003-05-22 |
| KR20030042282A (ko) | 2003-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390456B1 (ko) | 액정 디스플레이 패널 및 그 제조방법 | |
| US6919591B2 (en) | Thin film transistor array panel for a liquid crystal display | |
| US8027009B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR101119196B1 (ko) | 표시장치 및 이의 제조 방법 | |
| KR20030026831A (ko) | 액정 표시 장치 | |
| WO2020124823A1 (zh) | 显示面板及显示模组 | |
| JP2006516162A (ja) | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 | |
| JP3819104B2 (ja) | 液晶表示装置 | |
| KR100469345B1 (ko) | 액정 디스플레이 패널 제조방법 | |
| KR20090114722A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100720445B1 (ko) | 액정표시소자의 콘택 배선 및 그 형성방법 | |
| KR100493381B1 (ko) | 액정표시패널 | |
| US6069370A (en) | Field-effect transistor and fabrication method thereof and image display apparatus | |
| KR100652037B1 (ko) | 액정 디스플레이 패널 제조방법 | |
| KR20020053428A (ko) | 액정패널 및 그 제조방법 | |
| KR100381053B1 (ko) | 액정표시장치 | |
| KR100200435B1 (ko) | 액정 표시 장치 | |
| KR100469346B1 (ko) | 액정 디스플레이 패널 및 그 제조방법 | |
| US20070063280A1 (en) | Thin film transistor array substrate | |
| KR101441376B1 (ko) | 액정표시장치 | |
| US20050083477A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| CN120091715A (zh) | 显示面板及电子设备 | |
| KR101087380B1 (ko) | 액정표시장치 및 그 제조방법 | |
| TWI388044B (zh) | 焊墊結構及液晶顯示面板 | |
| KR100517594B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20011122 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040409 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20041201 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050121 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050124 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20071231 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091218 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101228 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111221 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121228 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131227 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141230 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151228 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161214 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171218 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181226 Start annual number: 15 End annual number: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201222 Start annual number: 17 End annual number: 17 |
|
| PC1801 | Expiration of term |
Termination date: 20220522 Termination category: Expiration of duration |