[go: up one dir, main page]

KR100468415B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100468415B1
KR100468415B1 KR10-2002-0040876A KR20020040876A KR100468415B1 KR 100468415 B1 KR100468415 B1 KR 100468415B1 KR 20020040876 A KR20020040876 A KR 20020040876A KR 100468415 B1 KR100468415 B1 KR 100468415B1
Authority
KR
South Korea
Prior art keywords
discharge
scan line
numbered
address
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0040876A
Other languages
Korean (ko)
Other versions
KR20040006570A (en
Inventor
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0040876A priority Critical patent/KR100468415B1/en
Publication of KR20040006570A publication Critical patent/KR20040006570A/en
Application granted granted Critical
Publication of KR100468415B1 publication Critical patent/KR100468415B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 휘도를 증가시킴과 아울러 화질 저하 현상을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel which increases brightness and reduces image quality deterioration.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와, 제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와, 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 제1 서브필드의 상기 어드레스전극에 인가된 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.A driving method of a plasma display panel according to the present invention includes a plurality of subfields in one field, and a driving method of a plasma display panel including scan electrodes and address electrodes for generating a discharge. Setting the discharge period, resetting discharge of the odd-numbered discharge cells by the reset pulse on the odd-numbered scan line of the first subfield, and scanning the negative polarity applied to the odd-numbered scan line of the first subfield. Causing an address discharge of an odd-numbered discharge cell by a pulse and a positive data pulse applied to the address electrode, a data pulse applied to the address electrode of the first subfield and the data pulse to the even-th scan line; Sustain discharge of even-numbered discharge cells is caused by alternating sustain pulses. It is characterized by including the steps:

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL}Driving Method of Plasma Display Panel {METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 휘도를 증가시킴과 아울러 화질 저하 현상을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel capable of increasing brightness and reducing image degradation.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is used to excite and emit phosphors by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Will be displayed. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.Referring to FIG. 1, a discharge cell of a conventional three-electrode AC surface discharge type PDP has a scan electrode (Y) and a sustain electrode (Z), and an address electrode (X) orthogonal to the scan electrode (Y) and the sustain electrode (Z). It is provided.

스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.At the intersection of the scan electrode Y, the sustain electrode Z and the address electrode X, a cell 1 for displaying any one of red, green and blue is formed. The scan electrode Y and the sustain electrode Z are formed on an upper substrate (not shown). On the upper substrate, a dielectric layer and an MgO protective layer (not shown) are stacked. The address electrode X is formed on the lower substrate (not shown). On the lower substrate, partition walls are formed to prevent optical and electrical interference between horizontally adjacent cells. Phosphors are excited on the lower substrate and the partition walls to be excited by vacuum ultraviolet rays and emit visible light. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space between the upper substrate and the lower substrate.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.In the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform (Ramp-up) causes a discharge in the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. After the rising ramp waveform Ramp-up is supplied in the set-down period SD, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is divided into the scan electrodes. Is simultaneously applied to Y). Ramp-down causes a slight erase discharge in the cells, thereby partially erasing the excessively formed wall charge. This set-down discharge causes the wall charges to be uniformly retained in the cells so that the address discharge can be stably generated.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다.The sustain electrode Z is supplied with a positive DC voltage Zdc during the set down period and the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(sus)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(sus)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(sus)는 다음 방전을 일으킬 수 있는 정도의 벽전하를형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, that is, a display discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. This will happen. The sustain pulse sus has a pulse width of about 2 to 3 ㎲ so that the discharge can be stabilized. It is discharged within approximately 0.5 to 1 시점 after the time when the sustain pulse (sus) is generated, but the sustain pulse (sus) after the discharge to form a wall charge to the extent that can cause the next discharge, This is because the sustain voltage (Vs) should be maintained at about 2 to 3 mA.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.After the sustain discharge is completed, ramp waveforms having a small pulse width and a low voltage level are supplied to the sustain electrode Z to erase wall charges remaining in the cells of the full screen.

상기에서와 같은 종래기술에 따른 PDP에 있어서 한 프레임동안 어드레스기간이 차지하는 시간이 가장 길며, 특히 라인 수가 증가할수록 어드레싱 구동시간이 길어지게 된다. 이로 인하여, 종래기술에 따른 PDP의 구동방법은 한 프레임동안 서브필드 수가 제한 되어 동영상 구현시 화질 저하 현상 등이 발생하는 단점이 있게 된다.In the PDP according to the related art as described above, the address period takes the longest during one frame, and the addressing driving time becomes longer as the number of lines increases. For this reason, the driving method of the PDP according to the related art has a disadvantage in that the number of subfields is limited during one frame, which causes a deterioration in image quality.

따라서, 본 발명의 목적은 대향방전을 사용하여 셀 면적을 줄이도록 한 PDP의 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a method of driving a PDP in which a cell area is reduced by using opposite discharge.

본 발명의 다른 목적은 어드레스기간을 줄일 수 있도록 한 PDP의 구동방법을 제공하는 데 있다.Another object of the present invention is to provide a method of driving a PDP that can reduce an address period.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.1 is a plan view schematically showing an electrode arrangement of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.2 is a diagram illustrating a frame configuration of an 8-bit default code for implementing 256 gray levels.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.3 is a waveform diagram showing a drive waveform for driving a conventional PDP.

도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극 배치를 개략적으로 나타낸 도면이다.4 is a diagram schematically illustrating an electrode arrangement of a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 플라즈마 디스플레이 패널에서 화상 계조를 구현하기 위한 프레임 구성을 나타내는 도면이다.FIG. 5 is a diagram illustrating a frame configuration for implementing image gray scale in the plasma display panel illustrated in FIG. 4.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.FIG. 6 is a diagram illustrating a driving waveform of the PDP according to the subfield arrangement shown in FIG. 5.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와, 제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와, 상기 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 스캔 펄스와 상기 어드레스전극에 인가된 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 상기 제1 서브필드의 상기 어드레스전극에 인가된 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a plasma display panel driving method according to an embodiment of the present invention includes a plurality of subfields in one field, and a driving method of a plasma display panel including scan electrodes and address electrodes for generating a discharge. And setting two subfields to one discharge period, resetting discharge of the odd-numbered discharge cells by a reset pulse on the odd-numbered scan line of the first subfield, and Causing an address discharge of an odd-numbered discharge cell by a scan pulse applied to an odd-numbered scan line and a data pulse applied to the address electrode, and a data pulse and the even-numbered data applied to the address electrode of the first subfield; Even-numbered second due to the sustain pulse applied to the scan line alternately with the data pulse Characterized in that it comprises a step that causes a sustain discharge in all cells.

본 발명에 있어서 제2 서브필드의 우수 번째 스캔라인에 리셋 펄스에 의한 우수 번째 방전셀의 리셋방전하는 단계와, 상기 제2 서브필드의 상기 우수 번째 스캔라인에 인가된 스캔 펄스와 상기 어드레스전극에 인가된 데이터 펄스에 의한 우수 번째 방전셀의 어드레스 방전을 일으키는 단계와, 제2 서브필드의 어드레스 전극에 인가된 데이터 펄스와 상기 기수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 더 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a reset discharge of an even-numbered discharge cell is performed by a reset pulse on an even-numbered scan line of a second subfield; Generating an address discharge of the even-numbered discharge cell by the applied data pulse, and sustaining the data pulse applied to the address electrode of the second subfield and the sustain pulse applied to the odd-numbered scan line alternately with the data pulse. It further comprises the step of causing a discharge.

본 발명에서의 상기 리셋 방전시 인가되는 리셋 펄스는 세폭 펄스 및 램프 펄스 중 어느 하나의 형태를 가지는 것을 특징으로 한다.The reset pulse applied during the reset discharge in the present invention is characterized in that it has any one of a narrow pulse and a ramp pulse.

본 발명의 경우 상기 제1 서브필드의 기수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 우수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되며, 상기 제2 서브필드의 우수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 기수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되는 것을 특징으로 한다.In the present invention, while the reset pulse is applied to the odd scan line of the first subfield, the base voltage level is maintained on the even scan line and the address electrode, and the reset pulse is applied to the even scan line of the second subfield. The base voltage level is maintained at the odd-numbered scan line and the address electrode while is applied.

본 발명에서의 상기 데이터 펄스는 서스테인 펄스와 동일하거나 작은 차이로 서스테인 펄스보다 낮은 전압으로 인가되는 것을 특징으로 한다.The data pulse in the present invention is characterized by being applied at a lower voltage than the sustain pulse with a difference equal to or less than that of the sustain pulse.

이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 6.

도 4는 본 발명의 실시예에 따른 PDP를 개략적으로 나타낸 도면이다.4 schematically illustrates a PDP according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 따른 PDP의 방전셀은 스캔전극(Y)과, 스캔전극(Y)과 직교하는 어드레스전극(X)을 구비하는 2전극 교류 대향방전형 구조를 가진다.Referring to FIG. 4, the discharge cell of the PDP according to the embodiment of the present invention has a two-electrode alternating current counter discharge type structure including a scan electrode Y and an address electrode X orthogonal to the scan electrode Y. .

스캔전극(Y)과 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(31)이 형성된다. 스캔전극(Y)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 격벽은 어드레스전극(X)과 교번되도록 스트라이프 형태로 구성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. 상기에서와 같이 PDP 구성시 방전셀은 면방전 대신 대향방전을 상용함으로써 셀 면적을 줄일 수 있음과 아울러 해상도도 증가시킬 수 있다.At the intersection of the scan electrode Y and the address electrode X, a cell 31 for displaying any one of red, green and blue is formed. The scan electrode Y is formed on an upper substrate (not shown). On the upper substrate, a dielectric layer and an MgO protective layer (not shown) are stacked. The address electrode X is formed on the lower substrate (not shown). On the lower substrate, partition walls are formed to prevent optical and electrical interference between horizontally adjacent cells. The partition wall is formed in a stripe shape so as to alternate with the address electrode (X). Phosphors are excited on the lower substrate and the partition walls to be excited by vacuum ultraviolet rays and emit visible light. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space between the upper substrate and the lower substrate. As described above, in the PDP configuration, the discharge cell can reduce the cell area and increase the resolution by using opposite discharge instead of surface discharge.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임은 도 5에서와 같이 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전 화면을 초기화시키거나 잔류 벽전하를 소거시키는 소거기간과, 스캔라인을 선택하고 선택된 주사라인에서 셀을 선택하거나 방전횟수에 따라 계조를 구현하는 어드레스 및 서스테인기간으로 나뉘어진다.In order to realize the gray level of the image, the PDP is time-divisionally driven by dividing one frame into several subfields having different emission counts as shown in FIG. Each subfield is divided into an erasing period for initializing the entire screen or erasing residual wall charges, and an address and sustain period for selecting a scan line, selecting a cell from the selected scan line, or implementing gray levels according to the number of discharges.

이 때, 홀수 번째 스캔라인(Y2m-1)과 짝수 번째 스캔라인(Y2m)은 어드레싱 및 서스테인이 서로 교번되도록 구동되어진다. 즉, 홀수 번째 스캔라인(Y2m-1)이 서스테인 방전을 하는 동안 짝수 번째 스캔라인(Y2m)은 어드레스 스캔을 한다. 일반적으로 어드레스에 사용되는 시간이 서스테인 방전에 사용되는 시간보다 길기 때문에 홀수 번째 스캔라인(Y2m-1)은 서스테인 방전이 끝난 시점에서 짝수 번째 스캔라인(Y2m)에서 어드레스 스캔이 끝나기를 기다린다. 다음으로 짝수 번째 스캔라인(Y2m)의 어드레스 스캔이 끝난 뒤에 홀수 번째 스캔라인(Y2m-1)은 소거 방전을 통해 온(on)이었던 방전셀을 오프(off) 상태로 만든다. 다음 서브필드에서는 짝수 번째 스캔라인(Y2m)은 서스테인 방전을 하는 동안 홀수 번째 스캔라인(Y2m-1)은 어드레스 스캔을 하도록 구성된다.At this time, the odd-numbered scan line Y2m-1 and the even-numbered scan line Y2m are driven so that addressing and sustain alternate with each other. That is, the even-numbered scan line Y2m performs an address scan while the odd-numbered scan line Y2m-1 performs sustain discharge. In general, since the time used for the address is longer than the time used for the sustain discharge, the odd-numbered scan line Y2m-1 waits for the address scan to end on the even-numbered scan line Y2m at the end of the sustain discharge. Next, after the address scan of the even-numbered scan line Y2m is finished, the odd-numbered scan line Y2m-1 turns off the discharge cells that were on through erase discharge. In the next subfield, the even scan line Y2m-1 is configured to perform an address scan while the even scan line Y2m performs sustain discharge.

상기에서와 같이 PDP 구동시 스캔을 해야 하는 라인 수는 증가하지 않으면서 공간적 해상도가 증가하게 된다. 또한, 종래기술의 ADS 방식에 비해 어드레스 기간의 일부가 단축되므로 시간적인 절약을 하게 되어 서스테인 기간 등의 다른 부분에 활용할 수 있게 되므로 전력 소모를 줄임과 아울러 발광 휘도를 향상시킬 수 있게 된다.As described above, the spatial resolution is increased without increasing the number of lines to be scanned when driving the PDP. In addition, since a part of the address period is shortened as compared to the ADS method of the prior art, it is possible to save time and to use it in other parts such as the sustain period, thereby reducing power consumption and improving luminous luminance.

도 6은 도 5에 도시된 서브필드 배치에 따른 PDP의 구동파형을 나타내는 도면이다.FIG. 6 is a diagram illustrating a driving waveform of the PDP according to the subfield arrangement shown in FIG. 5.

도 6을 참조하면, 본 발명에 따른 PDP는 전화면을 초기화시키거나 이전 서브필드 구동에 의해 방전셀에 잔류한 벽전하를 소거시키기 위한 소거기간, 셀을 선택하거나 선택된 셀의 방전을 유지시키기 위한 어드레스기간 및 서스테인기간으로 나누어 구동된다. 특히, 도 6은 홀수 번째 스캔라인(Y2m-1)에 먼저 어드레스 스캔이 들어가고 짝수 번째 스캔라인(Y2m)에 서스테인 방전이 일어나는 경우를 나타낸 것이다.Referring to FIG. 6, the PDP according to the present invention is an erase period for initializing a full screen or erasing wall charge remaining in a discharge cell by driving a previous subfield, selecting a cell, or maintaining a discharge of a selected cell. The operation is divided into an address period and a sustain period. In particular, FIG. 6 illustrates a case where an address scan enters an odd-numbered scan line Y2m-1 first and a sustain discharge occurs in an even-numbered scan line Y2m.

먼저 제1 서브필드(SF1)에 있어서 홀수 번째 스캔라인(Y2m-1)은 소거기간과 어드레스기간으로 구성되고, 짝수 번째 스캔라인(Y2m)은 홀수 번째 스캔라인(Y2m-1)의 어드레스기간과 대응되는 기간에 수행되는 서스테인기간으로만 구성된다.First, in the first subfield SF1, the odd-numbered scan line Y2m-1 includes an erase period and an address period, and the even-numbered scan line Y2m corresponds to the address period of the odd-numbered scan line Y2m-1. It consists only of the sustain period performed in the corresponding period.

홀수 번째 스캔라인(Y2m-1)의 소거기간에는 홀수 번째 스캔라인(Y2m-1)에 세폭 펄스나 소거펄스(EP)가 인가되어 방전셀을 초기화 시킨다. 이 때, 소거기간은 강한 방전을 일으킨 후 자가 소거방전(self-erasing)에 의해 소거될 수도 있다. 이 때, 짝수 번째 스캔라인(Y2m)에는 어드레스전극(X)과 동일한 전위로 유지되기 때문에 어드레싱한 벽전하 상태는 변화가 없다.In the erase period of the odd-numbered scan line Y2m-1, a narrow pulse or an erase pulse EP is applied to the odd-numbered scan line Y2m-1 to initialize the discharge cell. At this time, the erasing period may be erased by self-erasing after generating a strong discharge. At this time, since the even-numbered scan line Y2m is maintained at the same potential as the address electrode X, the addressed wall charge state does not change.

홀수 번째 스캔라인(Y2m-1)의 어드레스기간에는 부극성 스캔펄스(SP)가 홀수 번째 스캔라인(Y2m-1)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 제1 전압레벨(Vd1) 또는 제1 전압레벨(Vd1)보다 높은 제2 전압레벨(Vd2)의 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(SP)와 데이터펄스(DP)의 전압차에 의해 스캔펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period of the odd-numbered scan line Y2m-1, the negative scan pulse SP is sequentially applied to the odd-numbered scan line Y2m-1, and at the same time, the first voltage level Vd1 is applied to the address electrodes X. Alternatively, the positive data pulse DP of the second voltage level Vd2 higher than the first voltage level Vd1 is applied. The address discharge is generated in the cell to which the scan pulse DP is applied by the voltage difference between the scan pulse SP and the data pulse DP. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

짝수 번째 스캔라인(Y2m)의 서스테인기간에는 짝수 번째 스캔라인(Y2m)과 어드레스전극들(X)에 교번적으로 서스테인 펄스(SUSP)와 제1 전압레벨(Vd1) 또는 제2 전압레벨(Vd2)의 데이터펄스(DP)가 인가된다. 여기서, 데이터펄스(DP)는 또 다른 서스테인 펄스(SUSP)로 사용된다. 이로써, 이전 서브필드에서 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 짝수 번째 스캔라인(Y2m)과 어드레스전극라인(X) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSP)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSP)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSP)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.During the sustain period of the even-numbered scan line Y2m, the sustain pulse SUSP and the first voltage level Vd1 or the second voltage level Vd2 are alternately applied to the even-numbered scan line Y2m and the address electrodes X. The data pulse DP of is applied. Here, the data pulse DP is used as another sustain pulse SSUS. Thus, the cell selected by the address discharge in the previous subfield is added between the even-numbered scan line Y2m and the address electrode line X every time the sustain pulse SSUS is applied while the wall voltage and the sustain pulse in the cell are added. Sustain discharge, or display discharge, occurs. Sustain pulse (SUSP) has a pulse width of about 2 to 3 ㎲ so that discharge can be stabilized. This is caused by discharge within approximately 0.5 to 1 kW since the time when the sustain pulse (SUSP) is generated, but since the sustain pulse (SUSP) is discharged to form a wall charge to the extent that can cause the next discharge, This is because the sustain voltage (Vs) should be maintained at about 2 to 3 mA.

상기 구동에 있어서, 서스테인기간은 어드레스기간보다 짧기 때문에 서스테인기간이 지난 후 어드레스기간이 끝나기까지는 시간이 걸린다. 따라서, 본 발명에 따른 PDP의 구동방법은 어드레스기간을 서스테인 펄스 개수 만큼을 줄일 수가 있다. 즉, 서스테인 펄스가 2∼3㎲ 정도의 폭으로 100개가 인가될 경우 200∼300㎲ 정도의 어드레스 시간을 줄일 수 있다.In the above drive, since the sustain period is shorter than the address period, it takes time until the address period ends after the sustain period. Therefore, the PDP driving method according to the present invention can reduce the address period by the number of sustain pulses. That is, when 100 sustain pulses are applied with a width of about 2 to 3 ms, an address time of about 200 to 300 ms can be reduced.

다음 서브필드(SF2)에 있어서 홀수 번째 스캔라인(Y2m-1)은 서스테인기간으로만 구성되고, 짝수 번째 스캔라인(Y2m)은 소거기간과 어드레스기간으로 구성된다.In the next subfield SF2, the odd-numbered scan line Y2m-1 is composed only of the sustain period, and the even-numbered scan line Y2m is composed of the erase period and the address period.

짝수 번째 스캔라인(Y2m)의 소거기간에는 짝수 번째 스캔라인(Y2m)에 세폭 펄스나 소거펄스(EP)가 인가되어 방전셀을 초기화 시킨다. 이 때, 소거기간은 강한 방전을 일으킨 후 자가 소거방전(self-erasing)에 의해 소거될 수도 있다. 이 때, 홀수 번째 스캔라인(Y2m-1)에는 어드레스전극(X)과 동일한 전위로 유지되기 때문에 어드레싱한 벽전하 상태는 변화가 없다.In the erase period of the even-numbered scan line Y2m, a narrow pulse or an erase pulse EP is applied to the even-numbered scan line Y2m to initialize the discharge cell. At this time, the erasing period may be erased by self-erasing after generating a strong discharge. At this time, since the odd-numbered scan line Y2m-1 is maintained at the same potential as that of the address electrode X, the addressed wall charge state does not change.

짝수 번째 스캔라인(Y2m)의 어드레스기간에는 부극성 스캔펄스(SP)가 짝수 번째 스캔라인(Y2m)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 제1 전압레벨(Vd1) 또는 제2 전압레벨(Vd2)의 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(SP)와 데이터펄스(DP)의 전압차에 의해 스캔펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period of the even-numbered scan line Y2m, the negative scan pulse SP is sequentially applied to the even-numbered scan line Y2m and at the same time, the first voltage level Vd1 or the second voltage is applied to the address electrodes X. A positive data pulse DP of level Vd2 is applied. The address discharge is generated in the cell to which the scan pulse DP is applied by the voltage difference between the scan pulse SP and the data pulse DP. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

홀수 번째 스캔라인(Y2m-1)의 서스테인기간에는 홀수 번째 스캔라인(Y2m-1)과 어드레스전극들(X)에 교번적으로 서스테인 펄스(SUSP)와 제1 전압레벨(Vd1) 또는 제1 전압레벨(Vd1)보다 높은 제2 전압레벨(Vd2)의 데이터펄스(DP)가 인가된다. 여기서, 데이터펄스(DP)는 또 다른 서스테인 펄스(SUSP)로 사용된다. 이로써, 이전 서브필드에서 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 홀수 번째 스캔라인(Y2m-1)과 어드레스전극라인(X) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSP)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSP)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSP)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.In the sustain period of the odd-numbered scan line Y2m-1, the sustain pulse SUSP and the first voltage level Vd1 or the first voltage are alternately applied to the odd-numbered scan line Y2m-1 and the address electrodes X. The data pulse DP of the second voltage level Vd2 higher than the level Vd1 is applied. Here, the data pulse DP is used as another sustain pulse SSUS. As a result, in the cell selected by the address discharge in the previous subfield, the wall voltage and the sustain pulse in the cell are added, and the odd-numbered scan line Y2m-1 and the address electrode line X are applied every time the sustain pulse SSUS is applied. Sustain discharge, that is, display discharge, occurs between them. Sustain pulse (SUSP) has a pulse width of about 2 to 3 ㎲ so that discharge can be stabilized. This is caused by discharge within approximately 0.5 to 1 kW since the time when the sustain pulse (SUSP) is generated, but since the sustain pulse (SUSP) is discharged to form a wall charge to the extent that can cause the next discharge, This is because the sustain voltage (Vs) should be maintained at about 2 to 3 mA.

상기 구동에 있어서, 서스테인기간은 어드레스기간보다 짧기 때문에 서스테인기간이 지난 후 어드레스기간이 끝나기까지는 시간이 걸린다. 따라서, 본 발명에 따른 PDP의 구동방법은 어드레스기간을 서스테인 펄스 개수 만큼을 줄일 수가 있다. 즉, 서스테인 펄스가 2∼3㎲ 정도의 폭으로 100개가 인가될 경우 200∼300㎲ 정도의 어드레스 시간을 줄일 수 있다.In the above drive, since the sustain period is shorter than the address period, it takes time until the address period ends after the sustain period. Therefore, the PDP driving method according to the present invention can reduce the address period by the number of sustain pulses. That is, when 100 sustain pulses are applied with a width of about 2 to 3 ms, an address time of about 200 to 300 ms can be reduced.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 상판에 스캔전극, 하판에 어드레스전극을 매트릭스 형태로 배열함과 아울러 두 개의 서브필드를 하나의 방전기간으로 설정하고 짝수 번째와 홀수 번째 스캔라인을 한 서브필드마다 소거 및 어드레스기간과 서스테인기간이 교번되도록 구동한다. 그 결과, 본 발명에 따른 PDP의 구동방법은 서스테인 펄스 수 만큼의 구동 시간을 줄일 수 있어 줄인 시간을 유지 방전에 활용을 할 경우 보다 높은 휘도를 얻을 수 있다. 또한, 서브필드 수를 늘리는 경우 동영상 구현에 의한 화질 저하 현상을 줄일 수 있다.As described above, the driving method of the PDP according to the present invention arranges the scan electrodes on the upper plate and the address electrodes on the lower plate in a matrix form, sets two subfields to one discharge period, and even-numbered and odd-numbered scan lines. Is driven so that the erase, address period and sustain period are alternated for each subfield. As a result, the driving method of the PDP according to the present invention can reduce the driving time by the number of sustain pulses, so that higher luminance can be obtained when the reduced time is utilized for sustain discharge. In addition, when the number of subfields is increased, the deterioration of image quality due to the video implementation may be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (5)

1필드 내에 다수의 서브필드를 포함하며 방전을 일으키기 위한 스캔전극들과 어드레스전극들을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel including a plurality of subfields in one field and having scan electrodes and address electrodes for generating a discharge, the method comprising: 두 개의 서브필드를 하나의 방전기간으로 설정하는 단계와,Setting two subfields to one discharge period, 제1 서브필드의 기수 번째 스캔라인에 리셋 펄스에 의한 기수 번째 방전셀의 리셋방전하는 단계와,Resetting discharge of the odd-numbered discharge cell by the reset pulse in the odd-numbered scan line of the first subfield; 상기 제1 서브필드의 상기 기수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 기수 번째 방전셀의 어드레스 방전을 일으키는 단계와,Causing an address discharge of an odd-numbered discharge cell by a negative scan pulse applied to the odd-numbered scan line of the first subfield and a positive data pulse applied to the address electrode; 상기 제1 서브필드의 상기 어드레스전극에 인가된 정극성의 데이터 펄스와 상기 우수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 정극성의 서스테인 펄스에 의한 우수 번째 방전셀의 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.Causing sustain discharge of even-numbered discharge cells by positive data pulses applied to the address electrodes of the first subfield and positive sustain pulses applied alternately to the data pulses on the even-th scan line; A driving method of a plasma display panel, characterized in that. 제 1 항에 있어서,The method of claim 1, 제2 서브필드의 우수 번째 스캔라인에 리셋 펄스에 의한 우수 번째 방전셀의 리셋방전하는 단계와,Resetting discharge of the even-numbered discharge cell by the reset pulse to the even-numbered scan line of the second subfield; 상기 제2 서브필드의 상기 우수 번째 스캔라인에 인가된 부극성의 스캔 펄스와 상기 어드레스전극에 인가된 정극성의 데이터 펄스에 의한 우수 번째 방전셀의 어드레스 방전을 일으키는 단계와,Causing an address discharge of an even-numbered discharge cell by a negative scan pulse applied to the even-numbered scan line of the second subfield and a positive data pulse applied to the address electrode; 제2 서브필드의 어드레스 전극에 인가된 정극성의 데이터 펄스와 상기 기수 번째 스캔라인에 상기 데이터 펄스와 교번되도록 인가된 정극성의 서스테인 펄스에 의한 서스테인 방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And causing sustain discharge by positive data pulses applied to the address electrodes of the second subfield and positive sustain pulses applied alternately to the data pulses in the odd scan line. How to drive the panel. 제 2 항에 있어서,The method of claim 2, 상기 리셋 방전시 인가되는 리셋 펄스는,The reset pulse applied during the reset discharge, 세폭 펄스 및 램프 펄스 중 어느 하나의 형태를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.A driving method of a plasma display panel having any one of a narrow pulse and a ramp pulse. 제 1 항에 있어서,The method of claim 1, 상기 제1 서브필드의 기수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 우수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되며,While a reset pulse is applied to the odd scan line of the first subfield, a ground voltage level is maintained at the even scan line and the address electrode. 상기 제2 서브필드의 우수 번째 스캔라인에 리셋펄스가 인가되는 동안 상기 기수 번째 스캔라인과 어드레스전극에는 기저 전압 레벨이 유지되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a base voltage level is maintained at the odd scan line and the address electrode while a reset pulse is applied to the even scan line of the second subfield. 제 1 항에 있어서,The method of claim 1, 상기 데이터 펄스는 서스테인 펄스와 동일하거나 작은 차이로 서스테인 펄스보다 낮은 전압으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the data pulses are applied at a voltage lower than the sustain pulses with a difference equal to or less than that of the sustain pulses.
KR10-2002-0040876A 2002-07-12 2002-07-12 Method for driving plasma display panel Expired - Fee Related KR100468415B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040876A KR100468415B1 (en) 2002-07-12 2002-07-12 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040876A KR100468415B1 (en) 2002-07-12 2002-07-12 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20040006570A KR20040006570A (en) 2004-01-24
KR100468415B1 true KR100468415B1 (en) 2005-01-27

Family

ID=37316446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0040876A Expired - Fee Related KR100468415B1 (en) 2002-07-12 2002-07-12 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100468415B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273288A (en) * 1991-02-28 1992-09-29 Fujitsu Ltd Ac type plasma display panel driving circuit
JPH09244578A (en) * 1996-03-13 1997-09-19 Fujitsu Ltd Plasma display device and driving method thereof
JPH11316571A (en) * 1998-03-13 1999-11-16 Lg Semicon Co Ltd Method for driving ac pdp
KR20010000986A (en) * 1999-06-01 2001-01-05 김영남 Method for Driving Alternative Current Surface-discharge Plasma Display Panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273288A (en) * 1991-02-28 1992-09-29 Fujitsu Ltd Ac type plasma display panel driving circuit
JPH09244578A (en) * 1996-03-13 1997-09-19 Fujitsu Ltd Plasma display device and driving method thereof
JPH11316571A (en) * 1998-03-13 1999-11-16 Lg Semicon Co Ltd Method for driving ac pdp
KR20010000986A (en) * 1999-06-01 2001-01-05 김영남 Method for Driving Alternative Current Surface-discharge Plasma Display Panel

Also Published As

Publication number Publication date
KR20040006570A (en) 2004-01-24

Similar Documents

Publication Publication Date Title
KR100475161B1 (en) Method for driving of plasma display panel
KR100433213B1 (en) Method and apparatus for driving plasma display panel
KR100807488B1 (en) Method of driving plasma display device
KR20050106694A (en) Driving method of plasma display panel
KR100607511B1 (en) Driving Method of Plasma Display Panel
US20030214463A1 (en) Method for driving plasma display panel
KR100477602B1 (en) Method for driving of plasma display panel
KR100468416B1 (en) Method for driving plasma display panel
KR100468415B1 (en) Method for driving plasma display panel
KR100421669B1 (en) Driving Method of Plasma Display Panel
KR100577765B1 (en) Plasma Display Panel Driving Method
WO2010146827A1 (en) Driving method for plasma display panel, and plasma display device
KR100468414B1 (en) Method of driving plasma display panel
KR100468412B1 (en) Apparatus and method for driving plasma display panel
KR20060119294A (en) Plasma display device and driving method thereof
KR100472371B1 (en) Method For Driving Plasma Display Panel
KR100634689B1 (en) Plasma Display Panel and Driving Method
KR100482333B1 (en) Apparatus And Method For Controlling Gray Scale Of Plasma Display Panel
KR100505976B1 (en) Method and apparatus for driving plasma display panel
KR100667109B1 (en) Plasma Display Panel and Driving Method thereof
KR100488151B1 (en) Driving Method for Plasma Display Panel
KR100560513B1 (en) Driving Method of Plasma Display Panel and Plasma Display
KR100482341B1 (en) Apparatus for driving plasma display panel
KR20050024789A (en) Method for driving plasma display
KR100585528B1 (en) Plasma Display Panel Driving Method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020712

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040628

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee