[go: up one dir, main page]

KR100460086B1 - 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 - Google Patents

확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100460086B1
KR100460086B1 KR10-2001-0042924A KR20010042924A KR100460086B1 KR 100460086 B1 KR100460086 B1 KR 100460086B1 KR 20010042924 A KR20010042924 A KR 20010042924A KR 100460086 B1 KR100460086 B1 KR 100460086B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
film
thin film
intermediate metal
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0042924A
Other languages
English (en)
Other versions
KR20010079427A (ko
Inventor
전형탁
김양도
김주연
Original Assignee
주식회사 다산 씨.앤드.아이
학교법인 한양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다산 씨.앤드.아이, 학교법인 한양학원 filed Critical 주식회사 다산 씨.앤드.아이
Priority to KR10-2001-0042924A priority Critical patent/KR100460086B1/ko
Publication of KR20010079427A publication Critical patent/KR20010079427A/ko
Application granted granted Critical
Publication of KR100460086B1 publication Critical patent/KR100460086B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 기판 상에 부도체막을 형성하고, 부도체막 위에 제1확산방지막을 형성하며, 제1확산방지막 위에 제1확산방지막과 동일한 종류의 금속으로 이루어진 중간 금속박막을 형성한 후, 다시 제1확산방지막과 동일한 재질의 제2확산방지막을 형성하고 그 위에 구리막을 형성한다. 이에 따라 확산방지막과 그 위에 형성되는 중간 금속박막에 대하여 이종금속을 사용하는 구조에 비해서 비저항이 증가하는 것을 방지할 수 있으며, 중간 금속박막이 제1확산방지막 및 제2확산방지막의 결정립계를 효과적으로 충진해줌으로서 구리 배선층으로부터 제1 확산방지막 및 제2확산방지막으로의 확산을 방지할 수 있다.

Description

확산방지막내에 동종 금속의 중간 금속박막을 적용한 반도체 소자의 제조방법{Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 구리막을 갖는 금속배선에서 확산방지막 내에 확산방지막과 동일한 종류의 중간 금속박막을 형성한 반도체 소자의 제조방법에 관한 것이다.
반도체 집적회로의 제조 공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 이 소자들을 전기적으로 연결하는 공정으로 구분된다. 이중 소자들을 전기적으로 연결하는 공정을 배선 공정 또는 금속선 연결 공정(Metallization)이라 하는데,이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서관건이 되고 있다.
현재 배선 재료로 널리 쓰이고 있는 금속은 알루미늄이다. 그러나, 소자의 집적도가 증가함에 따라 배선 폭은 감소하고 총 길이는 증가하게 되어 RC 시정수로 표시되는 신호전달 지연시간이 길어지게 된다. 또한 배선 폭이 감소함에 따라 전기적 이동(Electromigration)이나 응력 이동(Stress Migration)에 의한 배선의 단락이 중요한 문제로 대두되고있다. 따라서, 동작 속도가 빠르고 신뢰성있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력 이동에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화되는 추세에 있다.
그렇지만, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 가지고 있지 않다. 예를 들어, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 이산화규소(SiO2)에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 또한, 구리는 실리콘 내에서 확산계수가 알루미늄보다 대략 100배 정도 크며, 실리콘 내부로 확산한 구리는 밴드 갭(Band Gap)사이에 깊은 에너지 준위(Deep Level)를 형성하는 것으로 알려져 있다. 더욱이, 구리는 SiO2내에서 확산계수도 큰 것으로 알려져 있는데, 이는 구리 배선 사이의 절연 특성을 감소시키게 된다. 결국 실리콘이나 SiO2내에서 구리가 가지는 큰 확산계수는 소자의 신뢰성을 크게 저하시키게 된다. 따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기위해서는, 구리의 실리콘 및 SiO2로의 빠른 확산을 방지할 수 있는 확산방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.
그러나, 신뢰성이 높은 확산방지막을 구리에 대하여 새로이 개발하는 것은 상당히 시간이 걸릴 수 있고, 이는 구리 배선 구조를 채용한 반도체 소자의 상용화를 지연시키는 요인이 될 수 있다.
이를 위해 특허공개 제2001-1543호에서는 알루미늄에 대하여 이미 신뢰성이 검증된 확산방지막 구조를 응용하여 적용함으로써 구리 배선 구조의 반도체 소자의 상용화를 앞당길 수 있는 반도체 제조 방법을 제공하고 있다.
보다 구체적으로 살펴보면, 알루미늄 배선에 사용되는 질화티타늄(TiN), 질화탄탈륨(TaN) 또는 질화텅스텐(WN)이 알루미늄(Al), 지르코늄(Zr), 티타늄(Ti) 및 크롬(Cr) 등과 같이 산화가 잘되는 여타의 금속 물질에 대하여 효과적인 확산방지막으로 작용하는 이유가 TiN 박막에 함유되어 있는 산소가 알루미늄과 결합함에 기인한다는 사실에 착안하여, TiN 박막과 극박막의 알루미늄 중간층의 복합 구조를 구리 배선 공정에 있어서 확산방지막으로 사용하였다.
즉, TiN 박막 위에 알루미늄 극박막을 증착한 후, 다시 그 위에 구리층을 증착하여 열처리하게 된다. 이때, 알루미늄이 TiN 박막으로 확산하여 들어가 산소와 반응하여 효과적으로 TiN 결정립계를 충진함으로써, 그 후에 확산해 들어오는 구리의 확산을 효과적으로 막아주게 된다.
그러나, 이와 같은 구조에서는 몇 가지의 문제점이 발생된다.
먼저, TiN 박막 위에 알루미늄 박막을 형성하여 열처리를 하게 되면, TiAlN이 형성되는데 TiN에 비하여 AlN의 비저항이 상당히 높아기 때문에 비저항이 증가하게 되는 문제가 있다. 이는 TaN이나 WN에 있어서도 유사하게 발생한다. 즉, 이종금속 박막의 경우에는 대부분 이와 같이 비저항이 증가한다는 문제가 있다.
그리고, Al의 경우 SiO2나 Si의 계면으로 확산하여 스파이크(spike_와 같은 불균일 계면을 형성하는 단점이 있다.
이와 같이, 비저항이 증가하게 되면, 소자의 집적도의 증가에 따른 서브미크론 이하에서는 소자의 동작속도에 영향을 미치게 되어 응답속도가 저하된다.
또한, 이종금속을 사용하게 되면, 에칭시에 각 금속의 선택비의 차이로 수직 프로파일 형성이 어렵다는 문제점이 있다. 즉, 턱이 지거나 노칭이 발생할 수 있고, 미세패턴 가공에 브리지가 발생할 수 있어 배선재료로서의 품질이 저하한다.
본 발명은 이러한 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 비저항이 증가하지 않는 구조의 금속배선의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 구리배선층으로부터의 확산을 근본적으로 방지할 수 있는 금속배선 구조를 제공하는 것이다.
본 발명의 또 다른 목적들은 이하에 서술되는 본 발명의 실시예를 통하여 보다 명확해질 것이다.
도 1 내지 7은 본 발명의 일실시예에 따른 금속배선의 형성방법을 나타내는 단면도들이다.
본 발명의 일실시예에 따르면, 반도체 기판 상에 부도체막을 형성하고, 부도체막 위에 제1확산방지막을 형성하고, 제1확산방지막 위에 제1확산방지막과 동일한 종류의 금속으로 이루어진 중간 금속박막을 형성한 후 중간 금속박막 위에 제1확산방지막과 동일한 재질의 제2확산방지막을 형성한 후 그 위에 구리막을 형성한다.
선택적으로, 제1 및 제2확산방지막은 질화티타늄, 질화탄탈륨 또는 질화텅스텐 중 어느 하나로 이루어지고, 이에 대응하여 중간 금속 박막은 각각 티타늄, 탄탈륨 또는 텅스텐으로 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1 내지 도 7은 본 발명에 따른 반도체 소자의 제조방법의 일 실시예를 보여준다.
도 1을 참조하면, 반도체 기판(10) 위에 부도체막(20)이 형성된다. 반도체 기판(10)에는 다수의 소자들이 형성되어 있는데, 이들 소자들로는 예컨대 금속산화막반도체(MOS) 트랜지스터나 이중접합 트랜지스터(BJT) 및 저항 등을 들 수 있다. 이러한 소자들은 도시된 단계 이전의 제조 공정에서 이미 형성되어 있다.
부도체막(20)은 예컨대 이산화규소(SiO2)나 사질화삼규소(Si3N4)가 될 수 있으며, 도핑된 유리층이 될 수도 있다. 부도체막은 그 종류에 따라 화학 기상 증착법, 열산화법이나 플라즈마 화학 기상 증착법(Plasma Enhanced CVD) 등이 사용된다. 바람직한 실시예에 있어서는, 이산화규소(SiO2)가 화학기상 증착법에 의하여 증착된다.
도 2를 참조하면, 부도체막(20)에 비아(Via) 패턴(22)이 형성된다. 비아 패턴(22)은 그 경계를 정의해주는 마스크를 사용하여 반응성 이온에칭을 수행함으로써 형성된다.
비아 패턴(22)이 형성된 부도체막(20) 위에, 도 3에 도시된 바와 같이, 예를 들어, 제1확산방지막으로 TiN 박막(32)을 PVD 혹은 CVD에 의해 증착한다.
이어, 도 4에 도시된 바와 같이, 증착된 TiN 박막(32) 위에 중간 금속박막으로 TiN 박막(32)과 동일한 종류의 금속인 티타늄 박막(34)을 증착한 후 제2확산방지막인 TiN을 증착한다. TiN 박막(32)과 티타늄 박막(34)의 복합층 구조는 확산방지막으로서 작용한다. 확산방지막 및 티타늄 박막은 ALD(원자층 증착방법), CVD(화학기상증착방법), PVD(물리기상증착방법) 또는 PECVD등의 증착방법을 이용하여 공기 중에 노출시키지 않고 동일 챔버내에서 증착하거나, TiN 박막(32)을 공기 중에 노출시킨 후 티타늄 박막(34)을 증착할 수 있다.
이 실시예에서는 확산방지막으로 TiN 박막을 이용하고, 중간 금속박막으로 티타늄(Ti)을 적용하고 있지만, 다른 재질을 이용할 수 있다. 즉, 제1확산방지막이 질화탄탈륨(TaN)의 경우에는 중간 금속박막으로 동종의 탄탈륨(Ta)을 적용하고, 제1확산방지막이 질화텅스텐(WN)의 경우에는 중간 금속박막으로 동종의 텅스텐(W)을 적용할 수 있다.
다음에 도 5에 도시된 바와 같이, 중간 금속박막인 티타늄 박막(34) 위에 제1확산방지막(32)과 동일한 제2확산방지막인 TiN 박막(36)을 형성한다.
도 6을 참조하면, 비아 패턴을 메울 수 있을 정도로 구리막(40)이 증착된다. 구리막(40)의 증착은 PVD나 전기도금(Electroplating), 또는 금속유기화학 기상증착법(MOCVD)에 의해 이루어진다.
구리막 증착이 완료된 후에는, 도 7에 도시된 형태로 반도체 소자를 평탄화시키게 된다. 일실시예로, 평탄화 공정은 화학적-기계적 연마(CMP)에 의해 비선택적으로 TiN 박막(34)과 티타늄 박막(34)과 구리막(40)을 제거함으로써 이루어진다.
평탄화가 완료되면, 반도체 소자 상에는 평탄화된 부도체막(20) 상에 구리 배선 패턴(40)이 노출된 상태로 있게 되며, 부도체막(20)과 배선 패턴(40)사이에는 TiN 박막(32)/티타늄 박막(34)/TiN 박막(36)으로 구성된 확산방지막이 삽입되어 있게 된다. 한편, 위와 같은 공정에 있어서, 적층된 구조물에 대해 적어도 한 번의 열처리가 행해지게 된다.
이 실시예와 같이, TiN/Ti/TiN의 증착 구조를 형성하고, 그 위에 구리막을 형성하여 열처리하게 되며, 중간 금속박막인 Ti가 제1확산방지막 및 제2확산방지막인 TiN의 결정립계를 효과적으로 충진하여 확산해 들어오는 구리의 확산을 효과적으로 막아주는 이점이 있다.
또한, 상기한 바와 같이, 제1확산방지막, 중간 금속박막 Ti와 제2확산방지막은, 예를 들어, ALD(Atomic Layer Deposition, 원자층 증착), CVD(Chemical VaporDeposition), PVD(물리기상증착방법), PECVD(Plasma Enhanced Chemical Vapor Deposition)로 증착할 경우 공기중에 노출시키지 않고 동일 챔버내에서 제1확산방지막, 중간 금속박막 Ti와 제2확산방지막을 형성하거나 또는 공기중에 노출시킨 후 증착하여 복합 층 구조의 확산방지막을 형성할 수 있다.
한편, 이상의 설명은 본 발명의 바람직한 실시예를 단지 예시하는 것으로서, 본 발명은 이에 한정되지 않고 다양하게 변형될 수 있다. 예를 들어, 제1확산방지층을 기준으로 중간금속박막과 제2확산방지막의 적층구조는 반복적으로 형성될 수 있다. 즉, TiN/Ti/TiN의 기본구조 이외에 TiN/Ti/TiN/Ti/TiN이나 TiN/Ti/TiN/Ti /TiN/Ti/TiN의 다층구조로 형성하는 것도 가능하다.
상술한 바와 같이, 본 발명에 의한 구리 배선 구조에 있어서는 제1확산방지막 에 중간 금속박막으로 동일한 물질의 금속을 증착하고, 다시 중간 금속박막 위에 제1확산방지막과 동일한 재질의 제2확산방지막을 형성한다.
이에 따라 제1확산방지막과 그 위에 형성되는 중간 금속박막에 대하여 이종금속을 사용하는 구조에 비해서 비저항이 증가하는 것을 방지할 수 있으며 Al을 사용함으로서 생기는 계면 불균일을 억제할 수 있다. 또한, 이에 따라 서브미크론 이하의 소자에서 응답속도가 저하되지 않는다. 또한, 수직 프로파일 형성이 가능함으로서 미세패턴 가공을 용이하게 하며, 대량생산시 충분한 마진을 확보할 수 있는 이점이 있다. 또한, 공정이 간단해져서 재현성이 우수하다는 이점이 있다.
더욱이, 제1확산방지막/중간 금속박막/제2확산방지막의 구조를 가짐으로서 중간 금속박막이 제1확산방지막 및 제2확산방지막의 결정립계를 효과적으로 충진해줌으로서 구리 배선층으로부터 제2확산방지막으로의 확산을 방지할 수 있다.

Claims (7)

  1. 반도체 기판 상에 부도체막을 형성하는 단계;
    상기 부도체막 위에 질화탄탈륨의 제1확산방지막을 형성하는 단계;
    상기 제1확산방지막 위에 탄탈륨의 중간 금속박막을 형성하는 단계;
    상기 중간 금속박막 위에 질화탄탈륨의 제2확산방지막을 형성하는 단계; 및
    상기 제2확산방지막 위에 구리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 삭제
  3. 삭제
  4. 반도체 기판 상에 부도체막을 형성하는 단계;
    상기 부도체막 위에 질화텅스텐의 제1확산방지막을 형성하는 단계;
    상기 제1확산방지막 위에 텅스텐의 중간 금속박막을 형성하는 단계;
    상기 중간 금속박막 위에 질화텅스텐의 제2확산방지막을 형성하는 단계; 및
    상기 제2확산방지막 위에 구리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  5. 반도체 기판 상에 형성된 부도체막 위에 형성된 질화탄탈륨으로 이루어지는 제1확산방지막과, 상기 제2확산방지막 위에 형성되며 탄탈륨으로 이루어진 중간 금속박막과, 상기 중간 금속박막 위에 형성되고 질화탄탈륨으로 이루어지는 제2확산방지막 및 상기 제2확산방지막 위에 형성된 구리막을 포함하는 반도체 소자의 금속배선 구조.
  6. 반도체 기판 상에 형성된 부도체막 위에 형성된 질화텅스텐으로 이루어지는 제1확산방지막과, 상기 제2확산방지막 위에 형성되며 텅스텐으로 이루어진 중간 금속박막과, 상기 중간 금속박막 위에 형성되고 질화텅스텐으로 이루어지는 제2확산방지막 및 상기 제2확산방지막 위에 형성된 구리막을 포함하는 반도체 소자의 금속배선 구조.
  7. 삭제
KR10-2001-0042924A 2001-07-16 2001-07-16 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 Expired - Fee Related KR100460086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042924A KR100460086B1 (ko) 2001-07-16 2001-07-16 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042924A KR100460086B1 (ko) 2001-07-16 2001-07-16 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010079427A KR20010079427A (ko) 2001-08-22
KR100460086B1 true KR100460086B1 (ko) 2004-12-04

Family

ID=19712213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042924A Expired - Fee Related KR100460086B1 (ko) 2001-07-16 2001-07-16 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100460086B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687426B1 (ko) * 2005-12-19 2007-02-26 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 평탄화방법
US8623468B2 (en) * 2012-01-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating metal hard masks
CN117987775B (zh) * 2024-04-03 2024-06-21 粤芯半导体技术股份有限公司 一种金属氮化物薄膜的物理气相沉积方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2337633A (en) * 1941-04-09 1943-12-28 Curtis Companies Inc Window construction
KR970018038A (ko) * 1995-09-13 1997-04-30 김광호 고집적 반도체장치의 배선형성방법
KR19980037184A (ko) * 1996-11-21 1998-08-05 김영환 반도체 소자의 금속층 형성방법
KR19990055209A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 확산 방지막 형성방법
KR19990074372A (ko) * 1998-03-10 1999-10-05 윤종용 반도체장치의 배리어막 형성방법 및 이를 이용한 금속배선 형성방법
KR20010030134A (ko) * 1999-09-01 2001-04-16 포만 제프리 엘 이중의 장벽층이 있는 전자 소자의 중간 접속부, 그것의형성 방법, 그 중간 접속부를 갖는 다층 전자 소자 및 이소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2337633A (en) * 1941-04-09 1943-12-28 Curtis Companies Inc Window construction
KR970018038A (ko) * 1995-09-13 1997-04-30 김광호 고집적 반도체장치의 배선형성방법
KR19980037184A (ko) * 1996-11-21 1998-08-05 김영환 반도체 소자의 금속층 형성방법
KR19990055209A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 확산 방지막 형성방법
KR19990074372A (ko) * 1998-03-10 1999-10-05 윤종용 반도체장치의 배리어막 형성방법 및 이를 이용한 금속배선 형성방법
KR20010030134A (ko) * 1999-09-01 2001-04-16 포만 제프리 엘 이중의 장벽층이 있는 전자 소자의 중간 접속부, 그것의형성 방법, 그 중간 접속부를 갖는 다층 전자 소자 및 이소자의 제조 방법

Also Published As

Publication number Publication date
KR20010079427A (ko) 2001-08-22

Similar Documents

Publication Publication Date Title
JP3927771B2 (ja) マイクロ電子構造体を形成させる方法
CN101138072B (zh) 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器
US6436817B2 (en) Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device
US6468898B1 (en) Method of manufacturing semiconductor device
US20040175926A1 (en) Method for manufacturing a semiconductor component having a barrier-lined opening
TW406313B (en) Semiconductor device and manufacturing method of the same
US5688718A (en) Method of CVD TiN barrier layer integration
KR100331906B1 (ko) 반도체 장치의 제조 방법
US6501180B1 (en) Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
KR20010001543A (ko) 구리 배선 구조를 가지는 반도체 소자 제조 방법
US7629239B2 (en) Method of fabricating a semiconductor device with a dopant region in a lower wire
US20070152334A1 (en) Semiconductor device and manufacturing method
KR100460086B1 (ko) 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법
US6579789B2 (en) Method for fabricating metal wiring and the metal wiring
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
US20010018273A1 (en) Method of fabricating copper interconnecting line
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100711928B1 (ko) 반도체 장치의 금속 배선 및 그 형성 방법
JP2001044205A (ja) 銅配線層を有する半導体素子及びその製造方法
JP4108189B2 (ja) 配線構造、及びその形成方法
US20040203228A1 (en) Method of forming a tungsten plug
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
US10707166B2 (en) Advanced metal interconnects
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010716

PA0201 Request for examination
PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020911

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030630

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090930

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111010

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121011

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20131002

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20141008

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20151012

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170905