[go: up one dir, main page]

KR100455799B1 - 장벽층 제작을 이용한 반도체 공정법 - Google Patents

장벽층 제작을 이용한 반도체 공정법 Download PDF

Info

Publication number
KR100455799B1
KR100455799B1 KR10-2000-7006569A KR20007006569A KR100455799B1 KR 100455799 B1 KR100455799 B1 KR 100455799B1 KR 20007006569 A KR20007006569 A KR 20007006569A KR 100455799 B1 KR100455799 B1 KR 100455799B1
Authority
KR
South Korea
Prior art keywords
doped
forming
layer
barrier layer
over
Prior art date
Application number
KR10-2000-7006569A
Other languages
English (en)
Other versions
KR20010033186A (ko
Inventor
쿠널알. 파렉
란더피.에스. 타쿠
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20010033186A publication Critical patent/KR20010033186A/ko
Application granted granted Critical
Publication of KR100455799B1 publication Critical patent/KR100455799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/688—Capacitors having no potential barriers having dielectrics comprising perovskite structures comprising barrier layers to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

반도체 공정법은 제 1 절연층(26) 내에 반도체 물질의 전도성 도핑 플러그(28, 30)를 형성하는 단계를 포함한다. 반도체 물질로부터 도핑 물질의 외부 확산에 대한 장벽층(25)이 도핑 플러그(28, 30) 위에 형성된다. 그 예로는 도핑되지 않은 옥사이드, 즉 실리콘 다이옥사이드와 Si3N4등이 있다. 제 2 절연층(32)이 장벽층(25) 위에 형성된다. 전도 물질(60)이 제 2 절연층(32)을 따라 형성되고, 도핑 플러그(30)와 전기 연결된다. 또다른 태양에서, 반도체 물질의 제 1, 2 전도성 도핑 영역(28, 30)이 서로 이격되게 형성된다. 반도체 물질로부터 도핑 물질의 외부 확산에 대한 장벽층(25)이 제 1, 2 영역(28, 30) 중 한 개 이상 위에 형성되고, 둘 모두 위에 형성되는 것이 더욱 선호된다. 이때, Ta2O5로 이루어지는 커패시터 유전층(12)을 가지는 커패시터가 제 1, 2 영역 중 나머지 위에 형성된다. 전도 물질(60)이 제 1, 2 영역(30) 중 하나 위에 형성되고 전기 연결된다.

Description

장벽층 제작을 이용한 반도체 공정법{SEMICONDUCTOR PROCESSING METHOD COMPRISING THE FABRICATION OF A BARRIER LAYER}
DRAM의 메모리 셀 밀도가 증가함에 따라, 셀 영역을 줄이면서도 고용량 커패시턴스를 유지하고자 하는 노력이 경주되고 있다. 추가적으로, 셀 영역을 더욱 감소시키려는 노력이 경주되고 있다. 셀 커패시턴스를 증가시키기 위한 한 방법은 셀 구조 기술에 있다. 이러한 기술은 3차원 셀 커패시터를 포함한다. 그 예로는 트렌치 형 또는 적층 커패시터가 있다. 크기가 점점 작아짐에 따라, 셀 구조와 셀 유전체용으로 개선된 물질의 현상이 중요하다. 256Mb DRAM의 크기는 0.25 미크론 수준이고, SiO2와 Si3N4와 같은 기존 유전체는 낮은 유전율로 인해 적합하지 않다.
256 메가비트 DRAM과 같은 고집적 메모리 소자는 원통 적층형 또는 트렌치형 구조의 3차원 커패시터용으로 초박막 유전체를 필요로 한다. 이에 부합하기 위해, 커패시터 유전체 박막 두께는 2.5nm 이하의 SiO2와 동일한 두께일 것이다. 화학 증기 증착된 Ta2O5박막은 이 용도를 위해 매우 유망한 셀 유전층으로 간주된다. 왜냐하면, Ta2O5의 유전율이 기존 Si3N4커패시터 유전층의 유전율에 비해 세배정도 크기 때문이다. 그러나, Ta2O5유전층과 관련된 한가지 결함은 불요한 누설 전류 특성에 있다. 따라서, Ta2O5물질이 매우 높은 유전 특성을 가지지만, 누설 전류로 인해 수용불가한 결과가 Ta2O5로 인해 생기게 된다.
증착된 Ta2O5를 고밀도화하는 것은 이러한 층의 누설 특성을 수용가능한 수준으로 크게 향상시킨다고 보고되었다. 기존 고밀도화는 Ta2O5층을 극도의 산화 분위기에 노출시키는 단계를 포함한다. 그러나 바람직하지 못하게, 이는 하부 전극(일반적으로 폴리실리콘)과 Ta2O5사이나 중간에 Si02층을 형성하는 경향을 가진다. 또한 이와 상관없이, 폴리실리콘층 인터페이스에 산소가 존재함으로 인하여, Ta2O5증착 중 SiO2 박막층이 형성될 것이다. 바람직한 고밀화를 위해, 폴리실리콘 층과 Ta2O5사이의 이러한 SiO2층을 제거하는 것이 바람직하다.
한가지 기존 기술은 Ta2O5층 증착 바로 전에 폴리실리콘층을 급열 질화에 노출시키는 과정을 포함한다. 이는 1993년 6월의 J. Electrochem. Soc. 140권 제 6호의 "저압 화학 증기 증착 이전 급열 질화를 이용하여 제작되는 초박막 탄탈륨 옥사이드 커패시터 유전층"(카미야마 외 다수 공저)과, 830-IEDM 91, 32.2.1 - 32.2.4 쪽의 "256메가비트 DRAM용 고신뢰도 2.5nm Ta2O5커패시터 공정 기술"(카미야마 외 다수 공저)에 기록되어 있다. 이러한 급열 질화는 대기압에서 암모니아 분위기로60초동안 섭씨 800에서 1100도까지 폴리실리콘층을 노출시키는 단계를 포함한다. 질화층은 Ta2O5증착 중 산화에 대한 장벽층으로 작용하고, 아래의 폴리실리콘 전극의 산호 방지를 위해 이어지는 고온 고밀화 공정 중 산화에 대한 장벽층으로 작용한다. 그러나, 이러한 공정은 도 1과 2를 참고하여 설명되는 바와 같이 다른 문제점을 일으킬 수 있다. 기존 반도체 웨이퍼 부분이 도 1에 (10)으로 표시된다. 이 부분은 단결정 실리콘 기판(12)을 포함하고, 기판(12) 위에는 워드나 게이트 라인(14, 16, 18, 20)이 존재한다. 트랜지스터 소스나 드레인을 형성하는 확산 영역(15, 17)이 도면과 같이 제공된다. 웨이퍼 부분(10)의 영역(22)은 메모리 어레이 영역을 구성하고, 영역(24)은 메모리 어레이의 주변 영역을 구성한다. 보로포스포실리케이트(BPSG) 글래스와 같은 제 1 절연층(26)이 게이트 라인(14-20) 위와 그 주변에 형성된다. 전도 플러그(28, 30)는 절연층(26)의 게이트 라인 사이에서 기판(12)의 확산 영역(15, 17)으로부터 절연층(26) 상부면까지 상향으로 연장된다. 이러한 플러그는 수용가능한 전도도를 얻기위해 1 ×1021원자/cm3이상의 인으로 도핑된다.
일반적으로 BPSG인 제 2 절연층(32)이 제 1 절연층(26)과 폴리실리콘 플러그(28, 30) 위에 형성된다. 어레이 영역(22)의 폴리실리콘 플러그(28) 위의 층(32) 내에서 커패시터용 구멍(34)이 에칭된다. 하부 또는 내부 커패시터 전극(36)이 구멍(34) 내에 형성된다. 이는 반구형 그레인 폴리실리콘과 같이 인으로 두껍게 도핑된 폴리실리콘으로 이루어진다. 이때 Si3N4의 박막층(50 옹스트롬 이하)을 형성하기 위해 질화가 진행된다.
불행하게도, 질화시의 고온은 폴리실리콘으로부터 층(32)까지 인을 확산시키는 효과를 가진다. 상기 층(32)의 경우, 웨이퍼 일부에 형성되는 폴리실리콘 플러그가 플러그(30)와 같이 하부 커패시터 전극 물질로 덮히지 않는다. 기존 예의 층(32)가 인 도핑을 포함하지 않는다 해도, 폴리실리콘 플러그 내의 인 농도는 상당히 크고, 그래서 층(32) 내에 인의 외부 확산과 국부 집중 농도를 이끈다. 이 성질의 외부 확산은 확실하다. 이때, 폴리실리콘 플러그는 커패시터 전극 물질 아래에 놓이고, 이러한 예의 두 층은 인으로 두껍게 도핑된 폴리실리콘을 형성한다.
도 2에서, Ta2O5층(42)이 기판 위에 형성되고, 하부 또는 내부 커패시터 전극(36) 위에 상기 유전층을 형성하기 위해 에칭되거나 평면화된다. 앞서와 같이 이 층은 산화 분위기로 들어가고, 이는 원하는 커패시터 유전층 형성을 위해 상기 층을 고밀화한다. 불행하게도, 폴리실리콘 플러그에 바로 인접한 BPSG층 내의 인-도핑 영역(40)은 BPSG층(32) 내에 형성되는 공기 버블이나 보이드(44)를 형성한다. 이는 층(32)을 상향으로 리프팅하고, 플러그를 떨어뜨리는 경향을 가진다. 이는 매우 바람직하지 않다. 버블/보이드의 형성은 아래에 밀폐된 게이트라인의 형태나 다른 모습뿐 아니라 BPSG의 스트레스의 함수이다. 하지만, 질화와 Ta2O5고밀화 단계와 연관된 고온 공정에 의해 상기 버블/보이드 형성이 악화된다.
본 발명은 Ta2O5커패시터 유전층을 가지는 커패시터를 형성하는 방법을 포함한, 반도체 공정법에 관한 것이다.
도 1은 기존 공정 단계의 기존 반도체 웨이퍼 부분의 도면.
도 2는 도 1에서 도시되는 단계 이후의 기존 공정 단계에서의 도 1의 웨이퍼 부분의 도면.
도 3은 발명에 따라는 공정의 한 단계에서 반도체 웨이퍼 부분의 단면도.
도 4는 도 3 다음 단계의 반도체 웨이퍼 단면도.
도 5는 도 4 다음 단계의 반도체 웨이퍼 단면도.
도 6은 도 5 다음 단계의 반도체 웨이퍼 단면도.
도 7은 도 6 다음 단계의 반도체 웨이퍼 단면도.
커패시터 제작시 Ta2O5층을 사용함으로서, 이러한 기존 공정을 개선시키는것이 바람직하다. 발명은 이러한 시각으로부터 동기유발되었지만, 당 분야의 통상의 지식을 가진 자는 다른 반도체 공정 영역에도 응용할 수 있을 것이고, 본 발명은 평형 논리에 따라 적절히 해역되는 첨부 첨구 범위에 의해서만 제한된다.
발명의 한 태양에 따라, 반도체 공정법은 제 1 절연층 내에 반도체 물질의 전도성 도핑 플러그를 형성하는 단계를 포함한다. 도핑된 플러그 위에 반도체 물질로부터 도핑 물질의 외부 확산에 대한 장벽층이 형성된다. 그 예로는 도핑되지 않은 옥사이드, 즉 실리콘 다이옥사이드, Si3N4등이 있다. 제 2 절연층이 장벽층 위에 형성된다. 제 2 절연층을 따라 전도 물질이 형성되고, 도핑된 플러그와 전기연결된다.
또다른 태양에서, 공간적으로 이격된 반도체 물질의 제 1, 2 전도 도핑 영역이 형성된다. 제 1 영역이나 2 영역 위에 반도체 물질로부터 도핑 물질의 외부 확산에 대한 장벽층이 형성된다. 이때, Ta2O5로 이루어지는 커패시터 유전층을 가지는 커패시터가 제 1, 2 영역의 다른 하나 위에 형성된다. 제 1 영역과 제 2 영역 중 하나 위에 전도 물질이 형성되고 전기연결된다.
발명의 선호되는 실시예는 도 3-7을 참조하여 기술된다. 도 3-7은 도 1-2에서 도시되는 것과 상당히 유사하다. 같은 부분에 대해서는 동일한 참조 번호를 사용하였고, 조금 다른 부분에 대해서는 접미사 "a"를 사용하였다.
도 3에서, 반도체 물질의 제 1, 2 전도 도핑 플러그(28, 30)는 기판(10a)의 제 1 절연층(26) 내에 형성된다. 본 문서의 내용 전반에서, "반도체 기판"이라는 용어는 반도체 물질로 이루어지는 어떤 구조도 포함한다고 정의되고, 반도체 웨이퍼나 반도체 물질층과 같은 반도체 물질도 포함한다. "기판"이라는 용어는 어떤 지지 구조를 말하는 것으로, 앞서 기술된 반도체 기판을 포함한다. 플러그(28, 30)는 1 ×1021원자/cm3의 인으로 도핑되는 폴리실리콘으로 이루어지는 것이 선호된다. 달리 고려할 때, 제 1, 2 전도 도핑 플러그는 반도체 물질의 제 1, 2 전도 도핑 영역을 구성한다. 예를 들어, 이러한 전도적으로 도핑된 영역은 벌크 반도체 기판이나 박막 반도체 층에 형성되는 확산 영역이 될 수 있다. 제 1 절연 물질(26)은 BPSG와 같은 인으로 도핑된 옥사이드 등의 도핑 옥사이드로 이루어지는 것이 선호된다.
반도체 물질로부터 도핑 물질의 외부 확산에 대한 장벽층(25)은 제 1, 2 영역(28, 30) 중 한 개 이상 위에 형성된다. 선호되는 실시예에서는 두 영역 모두 위에 형성된다. 본 실시예의 내용에서, 이는 절연 물질로 이루어진다. 도핑되지 않은 옥사이드와 Si3N4가 그 예이다. 장벽층(25)의 두께로는 약 100 옹스트롬에서 500 옹스트롬 정도를 들 수 있다. 선호되는 물질은 도핑되지 않은 실리콘 다이옥사이드로서, 테트라에틸오소실리케이트(TEOS)의 분해에 의해 증착되고, 약 300 - 500 옹스트롬의 두께로 증착되는 처리 과정을 거친다. 층(25)이 Si3N4일 경우, 그 두께는 100 - 300 옹스트롬이다. 제 2 절연층(32)이 장벽층(25) 위에 형성되고, 제 1 절연층(26)과 동일한 물질을 형성한다(선호됨). 이에 상관없이, 층(32)용 물질은 BPSG를 포함하는 인 도핑 옥사이드와 같은 도핑된 옥사이드로 이루어진다. 또다른 예는 화학 증기 증착법으로 TEOS를 사용하여 증착된 보론/인 도핑 옥사이드를 포함한다. 층(32)은 적절한 리플로우 어닐링을 거칠 수 있다.
도 4에서, 플러그(28) 위의 제 2 절연층(32) 내에 장벽층(25)을 통해 구멍(34)이 형성된다. 내부 커패시터 전극(36)이 제 1 도핑 플러그(28) 위의 구멍(34) 내에 형성되고, 제 1 도핑 플러그(28)와 전기연결된다. 이때, 제 2 도핑 플러그(30) 위에 절연 장벽층(25)의 절연 물질을 남긴다. 그러므로, 이는 제 2 절연층(32)을 통해 전도 물질을 형성하는 한 예를 제공하고, 도핑 플러그(28)와 전기 연결되며, 본 예에서, 이러한 전도 물질은 장벽층(25)을 따라 또한 형성된다. 전극(36)을 형성하는 과정은 층(32) 위에 그리고 구멍(34) 내에 반구형 그레인 폴리실리콘을 형성하는 것이고, 그 다음에 기판 위에 포토레지스트를 형성하며, 그후에, 구멍(34) 내의 전도성 폴리실리콘을 고립시키기 위해 포토레지스트 에칭백이나 화학-기계적 폴리싱을 실시한다. 또한, 층(36)의 물질의 이어지는 에칭은 층(32)의 상부면 바로 아래에 컨테이너 전극의 최상부면을 낮추도록 행해질 수 있다. 포토레지스트는 도 4에 도시되는 구조를 남기도록 벗겨질 것이다.
이는 제 1 도핑 플러그(28)와 전기 연결되면서 그 위의 구멍(34) 내에 내부 커패시터 전극을 형성하는 한 예를 제공한다. 이때, 제 2 도핑 플러그(30) 위에 절연물질층(32)과 절연 장벽층(25)의 절연 물질을 남긴다. 그 다음에, 일반적으로 섭씨 900 도 이상의 온도에서, 그리고 NH3와 같은 질소 함유 기체하에서, 전극(*36)의 외부면 위에 실리콘 나이트라이드 층을 형성하기 위해 웨이퍼가 질화된다. 이때, 제 2 도핑 플러그(30) 위에 절연 장벽층(25)과 도핑 옥사이드 절연층(32)의 절연물질을 남긴다. 이는 내부 커패시터 전극 플레이트(36) 위에 산화 장벽층을 형성하는 한 예를 제공한다. 이러한 질화 과정 중에, 층(25)은 이러한 고온 공정 중 도핑된 절연 산화층(32) 내로 제 2 도핑 플러그(30)로부터의 도핑 물질 외부 확산이 일어나는 것을 제한한다.
도 5에서, 화학 증기 증착법에 의해 산화 장벽층과 내부 커패시터 전극(36) 위에 커패시터 유전층(42)(Ta2O5가 선호됨)이 형성된다. 이러한 층은 750 도 이상의 온도로 이루어지는 고밀화 조건에 노출되게 된다. 이때, 제 2 도핑 플러그(30) 위에 장벽층(25)의 절연 물질과 도핑 옥사이드 절연층(32)의 절연 물질을 남긴다. 제 2 도핑 물질(30)로부터 도핑 물질의 외부 확산은 이러한 고밀화 중에 절연장벽층(25)에 의해 도핑 절연 산화층(32) 내에 발생되는 것이 제한되고, 기존 도 2의 방법에서과 같이 어떤 보이드 형성을 완전히 배제할 수 있다.
도 6에서, 셀 플레이트 층(52)(즉, 폴리실리콘 또는 TiN 및 폴리실리콘의 조합)이 Ta2O5층(42) 위에 증착되고, 외부 커패시터 플레이트를 형성하기 위해 도시되는 바와 같이 패터닝된다. 이는 제 1 플러그(28)와 전기 연결되면서 그 위에 Ta2O5로 이루어지는 커패시터 유전층을 가지는 커패시터를 형성하는 한 예이다.
도 7에서, 전도 플러그(30) 위의 층(25)를 따라, 그리고 절연층(32)을 따라 구멍(56)이 형성된다. 전도 물질(60)(즉, 전도성 도핑 폴리실리콘, 텅스텐, 알루미늄, 또는 다른 물질)이 증착되고, 그렇지 않을 경우 도핑 플러그(30)와 전기 연결되면서 도핑 옥사이드 절연층(32)을 따라 구멍(56) 내에 형성된다.

Claims (32)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 기판 위에 반도체 물질의 제 1, 2 전도성 도핑 영역을 서로 이격되게 형성하고;
    상기 제 2 영역 위에, 상기 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 장벽층을 형성하며;
    장벽층 형성 이후에, 상기 제 1 영역 위에 Ta2O5를 포함하는 커패시터 유전층을 지닌 커패시터를 절연층을 통해 형성시키고; 그리고
    상기 제 2 영역에 전기적으로 연결되는 전도 물질을 상기 절연층을 통해 제 2 영역 위에 형성시키는;
    이상의 단계로 이루어지는 것을 특징으로 하는 반도체 공정법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판 위에 반도체 물질의 제 1, 2 전도성 도핑 플러그를 서로 이격되게 형성하고;
    제 2 도핑 플러그 위에, 또는 제 1, 2 도핑 플러그 위에, 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 장벽층을 형성하며;
    제 1, 2 도핑 플러그와 장벽층 위에 절연층을 형성하고;
    제 1 도핑 플러그 위에 커패시터를 형성하며, 이때, 상기 커패시터는 상기 제 1 도핑 플러그와 전기적으로 연결되는 내부 전극을 가지며;
    상기 내부 전극 위에 Ta2O5를 포함하는 유전층을 형성하고; 그리고
    상기 제 2 도핑 플러그와 전기적으로 연결되는 전도 물질을 상기 절연층을 통해 상기 제 2 도핑 플러그 위에 형성하는;
    이상의 단계로 이루어지는 것을 특징으로 하는 반도체 공정법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 절연층 내에 반도체 물질의 제 1, 2 전도성 도핑 플러그를 서로 이격되게 형성하고;
    제 2 도핑 플러그 위에, 또는 제 1, 2 도핑 플러그 위에, 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 장벽층을 형성하며;
    제 1, 2 도핑 플러그와 장벽층 위에 도핑 옥사이드 절연층을 형성하고;
    제 1 도핑 플러그 위의 도핑 옥사이드 절연층 내에 구멍을 형성하며;
    제 1 도핑 플러그에 전기적으로 연결되는 내부 커패시터 전극을 제 1 도핑 플러그 위의 상기 구멍 내에 형성하고;
    내부 커패시터 전극 위에 산화 장벽층을 형성하며;
    산화 장벽층 위에 Ta2O5를 포함하는 커패시터 유전층을 형성하고;
    Ta2O5를 포함하는 커패시터 유전층 위에 외부 커패시터 전극을 형성하며; 그리고
    제 2 도핑 플러그와 전기적으로 연결되는 전도 물질을 상기 도핑 옥사이드 절연층을 통해 제 2 도핑 플러그 위에 형성하는;
    이상의 단계로 구성되는 것을 특징으로 하는 반도체 공정법.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 1 절연층 내에 반도체 물질의 제 1, 2 전도성 도핑 플러그를 서로 이격되게 형성하고;
    제 1, 2 도핑 플러그 위에, 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 절연 장벽층을 형성하며;
    제 1, 2 도핑 플러그와 절연 장벽층 위에 도핑 옥사이드 절연층을 형성하고;
    제 1 도핑 플러그 위에서 절연 장벽층과 도핑 옥사이드 절연층 내에 구멍을 형성하며;
    제 2 도핑 플러그 위에서 장벽층의 절연 물질과 도핑 옥사이드 절연층의 절연 물질을 남기면서, 제 1 도핑 플러그와 전기적으로 연결되는 내부 커패시터 전극을 상기 제 1 도핑 플러그 위의 상기 구멍 내에 형성하고;
    섭씨 900 도 이상의 온도에서 내부 커패시터 전극의 외부면을 질화하여, 상기 외부면 위에 실리콘 나이트라이드 층을 형성하고, 이때 제 2 도핑 플러그 위에 장벽층의 절연 물질과 도핑 옥사이드 절연층의 절연 물질을 남기며, 그리고 상기 질화 단계 중 제 2 도핑 플러그로부터 도핑 절연 옥사이드층으로 도펀트 물질이 확산하는 것을 절연 장벽층을 이용하여 제한하며;
    실리콘 나이트라이드 위에 Ta2O5를 포함하는 커패시터 유전층을 증착하고;
    제 2 도핑 플러그 위에 장벽층의 절연 물질과 도핑 옥사이드 절연층의 절연 물질을 남기면서, 섭씨 750 도 이상의 고밀화 분위기에 Ta2O5층을 노출시키고, 그리고 상기 고밀화 단계동안 제 2 도핑 플러그로부터 도핑 절연 옥사이드층으로 도펀트 물질의 외부 확산을 절연 장벽층을 이용하여 제한하며;
    Ta2O5를 포함하는 커패시터 유전층 위에 외부 커패시터 전극을 형성하고; 그리고
    외부 커패시터 전극을 형성한 후에, 제 2 도핑 플러그에 전기적으로 연결되는 전도 물질을 도핑 옥사이드 절연층을 통해 형성하는;
    이상의 단계로 구성되는 것을 특징으로 하는 반도체 공정법.
  27. 삭제
  28. 삭제
  29. 제 1 절연층 내에 반도체 물질의 제 1, 2 전도성 도핑 영역을 서로 이격되게 형성하고;
    제 1, 2 도핑 영역 위에, 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 장벽층을 형성하며;
    제 1, 2 도핑 영역과 장벽층 위에 제 2 절연층을 형성하고;
    제 1 도핑 영역 위에서 장벽층과 제 2 절연층 내에 구멍을 형성하며;
    제 2 도핑 영역 위에 장벽층과 제 2 절연층을 남기면서, 제 1 도핑 영역과 전기적으로 연결되는 내부 커패시터 전극을 제 1 도핑 영역 위의 상기 구멍 내에 형성하고;
    섭씨 900 도 이상의 온도에서 내부 커패시터 전극의 외부면을 질화하여, 상기 외부면 위에 나이트라이드 층을 형성하고, 이때 제 2 도핑 영역 위에 장벽층과 제 2 절연층을 남기며, 그리고 상기 질화 단계 중 제 2 도핑 영역으로부터 제 2 절연층으로 도펀트 물질이 확산하는 것을 장벽층을 이용하여 제한하는;
    이상의 단계를 포함하는 것을 특징으로 하는 반도체 공정법.
  30. 제 29 항에 있어서, 상기 반도체 공정법은:
    나이트라이드층 위에 커패시터 유전층을 증착하고;
    커패시터 유전층 위에 외부 커패시터 전극을 형성하며;
    외부 커패시터 전극 형성후, 제 2 도핑 영역과 전기적으로 연결되는 전도 물질을 제 2 절연층을 통해 형성하는;
    이상의 단계를 추가로 포함하는 것을 특징으로 하는 반도체 공정법.
  31. 제 30 항에 있어서, 상기 반도체 공정법은:
    제 2 도핑 영역 위에 장벽층과 제 2 절연층을 남기면서, 섭씨 750 도 이상의 고밀화 분위기에 상기 유전층을 노출시키며, 그리고 상기 고밀화 단계동안 제 2 도핑 영역으로부터 제 2 절연층으로 도펀트 물질의 외부 확산을 장벽층을 이용하여 제한하는;
    이상의 단계를 추가로 포함하는 것을 특징으로 하는 반도체 공정법.
  32. 제 1 절연층 내에 반도체 물질의 제 1, 2 전도성 도핑 영역을 서로 이격되게 형성하고;
    제 1, 2 도핑 영역 위에, 반도체 물질로부터 도펀트 물질의 외부 확산에 대한 장벽층을 형성하며;
    제 1, 2 도핑 영역과 장벽층 위에 제 2 절연층을 형성하고;
    제 1 도핑 영역 위에서 장벽층과 제 2 절연층 내에 구멍을 형성하며;
    제 2 도핑 영역 위에 장벽층과 제 2 절연층을 남기면서, 제 1 도핑 영역과 전기적으로 연결되는 내부 커패시터 전극을 제 1 도핑 영역 위의 상기 구멍 내에 형성하고;
    내부 커패시터 전극 위에 커패시터 유전층을 증착하며;
    제 2 도핑 영역 위에 장벽층과 제 2 절연층을 남기면서, 섭씨 750도 이상의 온도로 이루어지는 고밀화 조건에 상기 유전층을 노출시키고, 그리고 상기 고밀화 단계 중 제 2 도핑 영역으로부터 제 2 절연층으로 도펀트 물질의 외부 확산을 장벽층을 이용하여 제한하는;
    이상의 단계를 포함하는 것을 특징으로 하는 반도체 공정법.
KR10-2000-7006569A 1997-12-19 1998-12-18 장벽층 제작을 이용한 반도체 공정법 KR100455799B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/994,054 US6165833A (en) 1997-12-19 1997-12-19 Semiconductor processing method of forming a capacitor
US08/994,054 1997-12-19
US8/994,054 1997-12-19

Publications (2)

Publication Number Publication Date
KR20010033186A KR20010033186A (ko) 2001-04-25
KR100455799B1 true KR100455799B1 (ko) 2004-11-08

Family

ID=25540242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7006569A KR100455799B1 (ko) 1997-12-19 1998-12-18 장벽층 제작을 이용한 반도체 공정법

Country Status (8)

Country Link
US (2) US6165833A (ko)
EP (2) EP1042802B1 (ko)
JP (1) JP3663128B2 (ko)
KR (1) KR100455799B1 (ko)
AT (1) ATE284075T1 (ko)
AU (1) AU2005999A (ko)
DE (1) DE69827974T2 (ko)
WO (1) WO1999033098A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016641A (ko) * 2018-08-23 2021-02-16 마이크론 테크놀로지, 인크 집적 회로 구성

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6911371B2 (en) * 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
EP1071130A3 (en) * 1999-07-14 2005-09-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device interconnection structure comprising additional capacitors
KR100359246B1 (ko) * 1999-09-29 2002-11-04 동부전자 주식회사 적층형 캐패시터를 갖는 반도체 장치 제조 방법
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6947324B1 (en) 2000-06-28 2005-09-20 Marvell International Ltd. Logic process DRAM
US7184290B1 (en) 2000-06-28 2007-02-27 Marvell International Ltd. Logic process DRAM
US6570781B1 (en) * 2000-06-28 2003-05-27 Marvell International Ltd. Logic process DRAM
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung
US6734071B1 (en) * 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
US6545904B2 (en) * 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
US6411555B1 (en) 2001-03-19 2002-06-25 Micron Technology, Inc. Reference charge generator, a method for providing a reference charge from a reference charge generator, a method of operating a reference charge generator and a dram memory circuit formed using memory cells having an area of 6f2
US6872320B2 (en) * 2001-04-19 2005-03-29 Xerox Corporation Method for printing etch masks using phase-change materials
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
CN1610790A (zh) 2001-12-03 2005-04-27 能量催化系统公司 用于改进的内燃机排放控制的系统和方法
KR20040043378A (ko) * 2002-11-18 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100536030B1 (ko) * 2003-02-25 2005-12-12 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
KR100665396B1 (ko) * 2004-01-09 2007-01-04 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7541632B2 (en) 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7858458B2 (en) * 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090250793A1 (en) * 2008-04-08 2009-10-08 Yuri Sokolov Bpsg film deposition with undoped capping
US11049864B2 (en) 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
CN113314532B (zh) * 2020-02-27 2022-11-04 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346844A (en) * 1991-10-17 1994-09-13 Samsung Electronics Co., Ltd. Method for fabricating semiconductor memory device
US5488011A (en) * 1994-11-08 1996-01-30 Micron Technology, Inc. Method of forming contact areas between vertical conductors

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
JPS5253666A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Method of preventing impurity diffusion from doped oxide
JPS5253679A (en) 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
US4464701A (en) * 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0730077A (ja) * 1993-06-23 1995-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2827958B2 (ja) * 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
KR0168338B1 (ko) * 1995-05-31 1998-12-15 김광호 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US5866453A (en) * 1995-09-14 1999-02-02 Micron Technology, Inc. Etch process for aligning a capacitor structure and an adjacent contact corridor
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5786248A (en) 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
US5608249A (en) 1995-11-16 1997-03-04 Micron Technology, Inc. Reduced area storage node junction
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
KR0170308B1 (ko) * 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
KR100253270B1 (ko) * 1995-12-30 2000-04-15 김영환 반도체소자의 자기정합 스택캐패시터 형성방법
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JPH1022476A (ja) * 1996-07-02 1998-01-23 Sony Corp 容量素子
KR100246989B1 (ko) * 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5783462A (en) 1997-01-22 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346844A (en) * 1991-10-17 1994-09-13 Samsung Electronics Co., Ltd. Method for fabricating semiconductor memory device
US5488011A (en) * 1994-11-08 1996-01-30 Micron Technology, Inc. Method of forming contact areas between vertical conductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016641A (ko) * 2018-08-23 2021-02-16 마이크론 테크놀로지, 인크 집적 회로 구성
KR102359065B1 (ko) 2018-08-23 2022-02-08 마이크론 테크놀로지, 인크 집적 회로 구성

Also Published As

Publication number Publication date
EP1042802A1 (en) 2000-10-11
ATE284075T1 (de) 2004-12-15
US6165833A (en) 2000-12-26
DE69827974D1 (de) 2005-01-05
US6593183B1 (en) 2003-07-15
JP3663128B2 (ja) 2005-06-22
JP2002512435A (ja) 2002-04-23
AU2005999A (en) 1999-07-12
WO1999033098A1 (en) 1999-07-01
EP1508914A3 (en) 2005-05-25
EP1042802B1 (en) 2004-12-01
KR20010033186A (ko) 2001-04-25
DE69827974T2 (de) 2005-11-24
EP1508914A2 (en) 2005-02-23

Similar Documents

Publication Publication Date Title
KR100455799B1 (ko) 장벽층 제작을 이용한 반도체 공정법
US6300215B1 (en) Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein
US5985730A (en) Method of forming a capacitor of a semiconductor device
US6656789B2 (en) Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same
US5953608A (en) Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide
US6355299B1 (en) Methods of transforming a material to form an insulating material between components of an integrated circuit
US6150211A (en) Methods of forming storage capacitors in integrated circuitry memory cells and integrated circuitry
US6372574B1 (en) Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
US5933723A (en) Capacitor constructions and semiconductor processing method of forming capacitor constructions
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
US7112839B2 (en) Semiconductor device with transistor and capacitor and its manufacture method
KR20050091120A (ko) 반도체 소자의 캐패시터 형성방법
US7790613B2 (en) Semiconductor device and method of manufacturing the same
US20040126963A1 (en) Capacitor fabrication method
KR100319171B1 (ko) 반도체소자의 캐패시터 형성방법
JP3189813B2 (ja) 半導体装置の製造方法
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
JP2005166788A (ja) 半導体装置の製造方法
US20040161890A1 (en) Method for manufacturing a capacitor of a semiconductor device
KR0131605B1 (ko) 반도체장치의 제조방법
US6140203A (en) Capacitor constructions and semiconductor processing method of forming capacitor constructions
KR100865545B1 (ko) 반도체 소자의 캐패시터 형성 방법
US20020025624A1 (en) Method for manufacturing capacitor for use in semiconductor device
KR20010008584A (ko) 고집적 반도체장치의 커패시터 형성방법
KR19990002655A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000616

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010613

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20031028

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040913

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041027

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071026

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081024

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091022

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20101027

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20101027

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee