KR100451591B1 - Pixel of a cmos image sensor - Google Patents
Pixel of a cmos image sensor Download PDFInfo
- Publication number
- KR100451591B1 KR100451591B1 KR10-2001-0032786A KR20010032786A KR100451591B1 KR 100451591 B1 KR100451591 B1 KR 100451591B1 KR 20010032786 A KR20010032786 A KR 20010032786A KR 100451591 B1 KR100451591 B1 KR 100451591B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- pixel
- voltage
- image sensor
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
- H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CMOS 이미지 센서의 픽셀에 관한 것으로, 포토 다이오드와 음전압이 사용된 리셋 트랜지스터 및 소스 폴로어 회로로 구성되며, 픽셀 어레이 영역은, P-타입 실리콘 기판에 소정 깊이의 N-웰이 형성되고, 상기 N-웰 속에 소정 깊이의 P-웰이 형성되며, 상기 P-웰 속에 단위 픽셀을 구성하고 있는 포토 다이오드와 리셋 트랜지스터 및 소스 폴로어 회로의 단위 소자들이 형성된 3중 웰 구조를 가지므로, 픽셀의 집적도가 개선되는 이점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel of a CMOS image sensor, comprising a photodiode, a reset transistor and a source follower circuit using a negative voltage, wherein an N-well of a predetermined depth is formed on a P-type silicon substrate. And a P-well having a predetermined depth is formed in the N-well, and has a triple well structure in which unit devices of a photo diode, a reset transistor, and a source follower circuit constituting a unit pixel are formed in the P-well. Therefore, there is an advantage in that the degree of integration of pixels is improved.
Description
본 발명은 CMOS 이미지 센서에 관한 것으로, 더욱 상세하게는 CMOS 이미지 센서 픽셀에 대한 고 화질의 화상을 얻기 위해 온칩 전압 발생기에서 발생된 음의 전압으로 구동되는 CMOS 이미지 센서의 픽셀에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly, to a pixel of a CMOS image sensor driven by a negative voltage generated in an on-chip voltage generator to obtain a high quality image for a CMOS image sensor pixel.
일반적으로, CMOS 이미지 센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지 센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지 센서에 비하여 CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라 호환성의 CMOS 기술을 사용하므로 제조 단자를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.In general, a CMOS image sensor is a device that converts an optical image into an electrical signal using a CMOS fabrication technology, and employs a switching method in which MOS transistors are made by the number of pixels and the output is sequentially detected using the same. Compared to the CCD (Charge Coupled Device) image sensor, which is widely used as an image sensor, CMOS image sensor can be easily driven, various scanning methods can be implemented, and the signal processing circuit can be integrated on a single chip, making the product smaller. Not only is this possible, but it also uses compatible CMOS technology to lower manufacturing terminals and significantly lower power consumption.
CMOS 이미지 센서에 사용되는 픽셀은 여러 종류가 있으나 그 중 대표적으로 상용화된 픽셀의 종류로는, 3개의 기본 트랜지스터와 하나의 포토 다이오드로 구성된 3-T(3-transistor) 구조의 픽셀과 4개의 기본 트랜지스터와 하나의 포토 다이오드로 구성된 4-T(4-transistor) 구조의 픽셀들이 있다.There are many kinds of pixels used in CMOS image sensor, but among them, the most commonly used pixel type is three-transistor (3-T) structure consisting of three basic transistors and one photodiode and four basic ones. There are 4-T (4-transistor) structured pixels consisting of a transistor and one photodiode.
도 1은 종래 기술에 따른 CMOS 이미지 센서 3-T 픽셀의 회로도이다. 이에 나타낸 바와 같이 픽셀 회로는, 광(photon)을 전자(electron)로 바꾸어 주는 1개의 포토 다이오드(PD)와 3개의 NMOS 트랜지스터로 구성된다. NMOS 트랜지스터는 포토 다이오드(PD)의 전위를 리셋 시켜주는 리셋 트랜지스터(Rx), 플로팅 확산(Floating Diffusion; FD)의 전극 전압 변화에 따라 Dx, Sel, DC gate로 구성된 소스 폴로어 회로의 전류를 변화시켜 단위 픽셀의 출력 전압을 바꾸어주는 드라이브 트랜지스터(Dx), 픽셀 어레이 중 로우(row) 번지를 선택해주는 셀렉트 트랜지스터(Sel)로 구성된다.1 is a circuit diagram of a CMOS image sensor 3-T pixel according to the prior art. As shown in the drawing, the pixel circuit is composed of one photodiode PD and three NMOS transistors that convert light into electrons. The NMOS transistor changes the current of the source follower circuit composed of Dx, Sel, and DC gate according to the change of electrode voltage of reset transistor Rx and floating diffusion (FD), which resets the potential of the photodiode (PD). Drive transistor Dx for changing the output voltage of the unit pixel, and select transistor Sel for selecting a row address of the pixel array.
DC gate는 트랜지스터의 게이트 전위를 항상 일정한 전압으로 인가하여 일정 전류만 흐르도록 하는 부하 트랜지스터, Vcc는 구동 전원 전압, Vss는 그라운드 전압, Output는 단위 픽셀의 출력 전압이다.The DC gate is a load transistor that applies a gate voltage of the transistor to a constant voltage at all times so that only a constant current flows, Vcc is a driving power supply voltage, Vss is a ground voltage, and Output is an output voltage of a unit pixel.
도 2는 종래 기술에 따른 CMOS 이미지 센서 픽셀의 단면도로서, 도 1의 회로도가 반도체 기판 상에 구현된 구조를 도시하고 있으며, 포토 다이오드와 소스 폴로어 회로에 Vss 전압을 사용한 경우에 대해서 이를 구현해 줄 수 있는 일반적인 2중 웰(Twin-well) 구조를 나타낸 것이다. 도면부호 P+는 P+ 확산영역, No는 No 확산영역, N+는 N+ 플로팅 확산, P-epi는 P-에피택셜 층, P-well은 P-웰이다.FIG. 2 is a cross-sectional view of a CMOS image sensor pixel according to the related art, and illustrates a structure of the circuit diagram of FIG. 1 implemented on a semiconductor substrate, and the Vss voltage is used for a photo diode and a source follower circuit. FIG. A typical twin-well structure is shown. P + is a P + diffusion region, No is a No diffusion region, N + is a N + floating diffusion, P-epi is a P-epitaxial layer, and P-well is a P-well.
P-타입의 에피택셜 웨이퍼(Epitaxial wafer)에 트윈-웰 구조의 공정을 사용하고 포토 다이오드의 경우 에피(Epi)의 농도를 이용하며, 픽셀의 다른 NMOS 트랜지스터의 경우 P-웰을 형성시켜 일반적인 문턱 전압의 트랜지스터를 구현해 준다.Using a twin-well process for P-type epitaxial wafers, using epi concentrations for photodiodes, and forming P-wells for other NMOS transistors in pixels, the general threshold Implement a transistor of voltage.
이와 같이 구성된 CMOS 이미지 센서의 픽셀의 동작을 살펴보면 다음과 같다.The operation of the pixel of the CMOS image sensor configured as described above is as follows.
먼저, 리셋 트랜지스터(Rx)에 의해 Vcc 전원으로 포토 다이오드(PD)를 리셋 시키고, 리셋된 포토 다이오드(PD)에 빛을 조사하면 포토 다이오드(PD)의 접합영역에서 전자와 홀이 형성되어 홀은 실리콘 기판으로 확산해 가고 전자들이 접합 영역에 축적되며, 이 축적된 전하가 소스 폴로어 회로의 드라이브 트랜지스터(Dx) 게이트 전극에 인가되어 드라이브 트랜지스터(Dx)가 온되고, 셀렉트 트랜지스터(Sel)가 선택되면 FD 전극의 전압 변화에 따라 단위 픽셀의 출력 전압이 발생되어 픽셀의 정보를 아날로그적으로 출력시키게 된다.First, when the photodiode PD is reset by the Vcc power supply by the reset transistor Rx, and light is irradiated to the reset photodiode PD, electrons and holes are formed in the junction region of the photodiode PD and the hole is formed. The electrons diffuse into the silicon substrate and accumulate in the junction region, and the accumulated charge is applied to the gate electrode of the drive transistor Dx of the source follower circuit to turn on the drive transistor Dx, and the select transistor Sel is selected. In this case, the output voltage of the unit pixel is generated according to the voltage change of the FD electrode to output the pixel information analogously.
한편, CMOS 이미지 센서 픽셀은 집적도의 증가에 따라 동작 전원의 값도 점차적으로 스케일링(scaling)되는데, 픽셀의 출력 전압은 동작 전압의 감소에 따라 선형적으로 감소하며 이러한 경우 픽셀의 화질은 점차적으로 나빠지게 되므로 스케일링에 따라 점점 어려움을 겪게 된다.On the other hand, the CMOS image sensor pixel gradually scales the value of the operating power supply as the integration density increases, and the output voltage of the pixel decreases linearly with the decrease of the operating voltage. It will fall out and you will have difficulty getting to scale.
다시 말하면, 종래 기술에 따르면 픽셀들은 소스 폴로어 회로를 구동시키기 위하여 Vcc와 Vss로 구성된 전원 전압을 인가하여 픽셀의 출력을 얻는다. 그러나 집적도의 증가에 따라 기존 CMOS 이미지 센서 제품들은 전원 전압으로 사용되던 5V전원으로부터 점차적으로 스케일링되어 3.3V, 2.5V, 1.8V 등으로 낮아지게 되며, 이러한 전원 전압의 감소는 CMOS 이미지 센서의 픽셀에 대한 화질 성능을 급격하게 저하시키게 되므로 스케일링의 한계에 도달하는 문제점이 있었다.In other words, according to the prior art, the pixels are applied with a power supply voltage consisting of Vcc and Vss to drive the source follower circuit to obtain the output of the pixel. However, as the density increases, the conventional CMOS image sensor products are gradually scaled down from the 5V power supply used as the supply voltage and lowered to 3.3V, 2.5V, 1.8V, etc., and the reduction of the supply voltage is applied to the pixels of the CMOS image sensor. Since the image quality performance is drastically degraded, there was a problem of reaching the limit of scaling.
한편, 전술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 온칩 전압 발생기를 사용하여 단위 픽셀의 구동 전원 전압을 Vss 그라운드 전압보다 더 낮은 음 전압의 온칩 전압 Vbb를 인가하여 픽셀 출력 전압의 변화를 더 증대시키고 포토 다이오드의 기판 전극에도 이 음전압을 인가하여 포토 다이오드의 전자 축적량을 증가시켜 화질의 특성을 개선시킬 수 있다.On the other hand, in order to solve the problems of the prior art as described above, by using the on-chip voltage generator to apply the on-chip voltage Vbb of the negative voltage lower than the Vss ground voltage of the unit pixel to further increase the change in the pixel output voltage In addition, the negative voltage may be applied to the substrate electrode of the photodiode to increase the electron accumulation amount of the photodiode, thereby improving image quality characteristics.
따라서, 본 발명은 Vbb의 음전압을 사용하여 픽셀의 화질 특성을 개선시키는 회로에 대한 집적 공정에 관한 것으로 CMOS 이미지 센서 칩에서 주변회로는 일반적인 회로 구현에 대한 웰 구조를 사용하며, 픽셀의 경우는 3중 웰(Triple-well) 구조를 사용하여 음전압에 대한 픽셀 회로를 구현할 수 있도록 하는 데 그 목적이 있다.Accordingly, the present invention relates to an integrated process for a circuit that improves the image quality characteristics of a pixel by using a negative voltage of Vbb. In a CMOS image sensor chip, a peripheral circuit uses a well structure for a general circuit implementation. The goal is to enable the implementation of pixel circuits for negative voltages using triple-well structures.
이와 같은 목적을 실현하기 위한 본 발명의 한 견지로서 CMOS 이미지 센서의 픽셀은, 포토 다이오드와 음전압이 사용된 리셋 트랜지스터 및 소스 폴로어 회로로 구성된 CMOS 이미지 센서에 있어서, 픽셀 어레이 영역은, P-타입 실리콘 기판에 소정 깊이의 N-웰이 형성되고, 상기 N-웰 속에 소정 깊이의 P-웰이 형성되며, 상기 P-웰 속에 단위 픽셀을 구성하고 있는 포토 다이오드와 리셋 트랜지스터 및 소스 폴로어 회로의 단위 소자들이 형성되고, 상기 N-웰에는 구동 전원 전압(Vcc)이 인가되고, 상기 P-웰에는 그라운드 전압(Vss)보다 낮은 음전압(Vbb)이 인가되는 것을 특징으로 한다.본 발명의 다른 견지로서 CMOS 이미지센서의 픽셀은, 포토 다이오드와 음전압이 사용된 리셋 트랜지스터 및 소스 폴로어 회로로 구성된 CMOS 이미지 센서에 있어서, 픽셀 어레이 영역은, N-타입 실리콘 기판에 소정 깊이의 P-웰이 형성되고, 상기 P-웰 속에 단위 픽셀을 구성하고 있는 포토 다이오드와 리셋 트랜지스터 및 소스 폴로어 회로의 단위 소자들이 형성되며, 상기 N-타입 실리콘 기판에는 구동 전원 전압(Vcc)이 인가되고, 상기 N-타입 실리콘 기판 내의 P-웰에는 그라운드 전압(Vss)보다 낮은 음전압(Vbb)이 인가되는 것을 특징으로 한다.In one aspect of the present invention for realizing the above object, a pixel of a CMOS image sensor is composed of a photodiode, a reset transistor using a negative voltage, and a source follower circuit. A photodiode, a reset transistor, and a source follower circuit, in which a N-well of a predetermined depth is formed on a type silicon substrate, a P-well of a predetermined depth is formed in the N-well, and a unit pixel is formed in the P-well. Unit elements are formed, a driving power supply voltage (Vcc) is applied to the N-well, and a negative voltage (Vbb) lower than the ground voltage (Vss) is applied to the P-well. In another aspect, a pixel of a CMOS image sensor includes a photodiode and a reset transistor and a source follower circuit using a negative voltage. And a P-well having a predetermined depth is formed on an N-type silicon substrate, and unit devices of a photo diode, a reset transistor, and a source follower circuit constituting a unit pixel are formed in the P-well. A driving power supply voltage Vcc is applied to the substrate, and a negative voltage Vbb lower than the ground voltage Vss is applied to the P-well in the N-type silicon substrate.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 픽셀 회로도,1 is a pixel circuit diagram of a CMOS image sensor according to the prior art;
도 2는 종래 기술에 따른 CMOS 이미지 센서의 픽셀 구조를 나타내는 단면도,2 is a cross-sectional view showing a pixel structure of a conventional CMOS image sensor;
도 3은 본 발명에 따른 CMOS 이미지 센서의 픽셀 회로도,3 is a pixel circuit diagram of a CMOS image sensor according to the present invention;
도 4는 본 발명에 따른 CMOS 이미지 센서의 픽셀 구조를 나타내는 단면도.4 is a cross-sectional view illustrating a pixel structure of a CMOS image sensor according to the present invention.
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.There may be a plurality of embodiments of the present invention. Hereinafter, preferred embodiments will be described in detail with reference to the accompanying drawings. This embodiment allows for a better understanding of the objects, features and advantages of the present invention.
도 3은 본 발명에 따른 CMOS 이미지 센서의 픽셀 회로도로서, Vss보다 낮게 온칩에서 발생된 음 전압 전원 Vbb를 사용하는 경우이다. 이에 나타낸 바와 같이 픽셀 회로는, 광(photon)을 전자(electron)로 바꾸어 주는 1개의 포토 다이오드(PD)와 3개의 NMOS 트랜지스터로 구성된다. NMOS 트랜지스터는 포토 다이오드(PD)의 전위를 리셋 시켜주는 리셋 트랜지스터(Rx), 플로팅 확산(FD)의 전극 전압 변화에 따라 Dx, Sel, DC gate로 구성된 소스 폴로어 회로의 전류를 변화시켜 픽셀의 출력 전압을 바꾸어주는 드라이브 트랜지스터(Dx), 픽셀 어레이 중 로우(row) 번지를 선택해주는 셀렉트 트랜지스터(Sel)로 구성된다.3 is a pixel circuit diagram of a CMOS image sensor according to the present invention, in which a negative voltage power supply Vbb generated on chip is lower than Vss. As shown in the drawing, the pixel circuit is composed of one photodiode PD and three NMOS transistors that convert light into electrons. The NMOS transistor changes the current of the source follower circuit consisting of Dx, Sel, and DC gate according to the change of the electrode voltage of the reset transistor Rx and the floating diffusion FD, which resets the potential of the photodiode PD. The drive transistor Dx changes the output voltage and the select transistor Sel selects a row address of the pixel array.
DC gate는 트랜지스터의 게이트 전위를 항상 일정한 전압으로 인가하여 일정 전류만 흐르도록 하는 부하 트랜지스터, Vcc는 구동 전원 전압, Vbb는 그라운드 전압(Vss)보다 낮게 온칩에서 발생된 음전압 전원, Output는 픽셀의 출력 전압이다.DC gate is a load transistor that applies a gate voltage of a transistor to a constant voltage at all times to flow only a constant current, Vcc is a driving power voltage, Vbb is a negative voltage power generated from on-chip lower than a ground voltage (Vss), and output is a pixel Output voltage.
동작 전원의 Vcc를 이용하여 온칩에서 Vss보다 낮은 전압 Vbb를 발생시켜 이 전압을 DC 게이트 부하 트랜지스터의 그라운드 전극에 사용한다. 온칩 Vbb 값은 Vcc 값의 1/3 배 정도를 사용하는데 동작 전압이 3.3V일 경우 Vbb 전압은 약 0.99V 음전압을 사용하며, 동작 전압이 2.5V일 경우는 0.75V의 음전압을 사용한다.Vcc of the operating power supply is used to generate a voltage Vbb on the chip lower than Vss and use this voltage as the ground electrode of the DC gate load transistor. On-chip Vbb value is about 1/3 times of Vcc value. When operating voltage is 3.3V, Vbb voltage uses about 0.99V negative voltage and when operating voltage is 2.5V, 0.75V negative voltage is used. .
이로서, 픽셀 출력 전압의 변화를 더 증대시키고 포토 다이오드의 기판 전극에도 이 음전압을 인가하여 포토 다이오드의 전자 축적량을 증가시켜 화질의 특성을 개선시킬 수 있다.As a result, the change in the pixel output voltage is further increased, and the negative voltage is also applied to the substrate electrode of the photodiode to increase the electron accumulation amount of the photodiode, thereby improving the image quality characteristics.
도 4는 본 발명에 따른 CMOS 이미지 센서 픽셀의 단면도로서, 도 3의 회로도가 반도체 기판 상에 구현된 구조를 도시하고 있으며, 주변회로 영역은 생략되었다. 도면부호 P+는 P+ 확산영역, No는 No확산영역, N+는 N+ 플로팅 확산, P-epi는 P-에피택셜 층, P-well은 P-웰, N-well은 N-웹이다.4 is a cross-sectional view of a CMOS image sensor pixel according to an exemplary embodiment of the present invention. The circuit diagram of FIG. 3 illustrates a structure implemented on a semiconductor substrate, and the peripheral circuit region is omitted. Reference numeral P + a P + diffusion region, N o is N o diffusion region, N + is N + floating diffusion, P-epi is P- epitaxial layer, P-well is a P- well, N-well is N- web.
픽셀 어레이 영역은 P-타입의 실리콘 기판 상에 약 4-5um 깊이의 N-웰을 형성하고 N-웰 속에 다시 2-3um 깊이 정도의 P-타입 웰을 형성한 후 이 P-웹 속에 포토 다이오드와 소스 폴로어 회로의 트랜지스터들을 형성시키며, N-웰은 Vcc 전압으로 피크-업(Pick-up)하고 P-웰은 Vbb로 연결하여 단위 픽셀의 여러 소자들을 하나의 P-타입 웰에 형성시켜 준다. 실리콘 기판은 에피택셜 웨이퍼(Epitaxial wafer) 또는 불순물 농도가 균일한 벌크 웨이퍼(Bulk wafer)가 사용되며, 단위 픽셀간에 P-웰이 서로 분리되고, N-웰이 픽셀 어레이 전체로 연결된다.The pixel array region forms an N-well about 4-5 um deep on a P-type silicon substrate and a P-type well about 2-3 um deep in the N-well, and then a photodiode in the P-web. And transistors of the source follower circuit and the N-well are picked up to Vcc voltage, and the P-well is connected to Vbb to form several elements of a unit pixel in one P-type well. give. As the silicon substrate, an epitaxial wafer or a bulk wafer having a uniform impurity concentration is used. P-wells are separated from each other between unit pixels, and N-wells are connected to the entire pixel array.
이로서, 포토 다이오드의 전하 축적 용량을 증대시킬 뿐만 아니라 단위 픽셀 출력의 전압 변화폭도 증대시키고, 안정된 기판 전압을 공급하여 픽셀의 파워 노이즈를 줄이며 주변회로와 픽셀간의 기판을 통한 노이즈 전류 등을 완전히 분리시켜 기생 노이즈를 줄일 수 있다.This not only increases the charge storage capacity of the photodiode, but also increases the voltage variation of the unit pixel output, reduces the power noise of the pixel by supplying a stable substrate voltage, and completely separates the noise current through the substrate between the peripheral circuit and the pixel. Parasitic noise can be reduced.
한편, 상기에는 본 발명의 바람직한 실시예를 설명하고 이를 도면에 나타내었으나 본 발명은 당업자에 의하여 여러 가지 실시예로 구현될 수 있음이 자명하다. 이러한 변형된 실시예들은 본 발명의 기술적 사상에 포함된다고 하여야 할 것이다.On the other hand, while the preferred embodiment of the present invention has been described and shown in the drawings, it is apparent that the present invention can be implemented in various embodiments by those skilled in the art. Such modified embodiments should be included in the technical spirit of the present invention.
변형 실시예로서, CMOS 이미지 센서의 구성 실리콘 기판을 P-타입 실리콘 기판이 아닌 Ph 등이 도핑된 N-타입 실리콘 기판을 사용하며, N-타입 실리콘 기판에는 구동 전원 전압(Vcc)이 인가되고, N-타입 실리콘 기판 내의 픽셀 지역에 P-웰을 형성하고 이 P-웰에는 그라운드 전압(Vss)보다 낮은 음전압(Vbb)을 인가하여 구현할 수도 있다.As a modified embodiment, the constituent silicon substrate of the CMOS image sensor is an N-type silicon substrate doped with Ph, etc., not a P-type silicon substrate, and a driving power supply voltage Vcc is applied to the N-type silicon substrate. The P-well may be formed in a pixel region in an N-type silicon substrate, and a negative voltage Vbb lower than the ground voltage Vss may be applied to the P-well.
전술한 바와 같이 본 발명은 P-타입 실리콘 기판에 N-웰이 형성되고, N-웰 속에 P-웰이 형성되며, P-웰 속에 단위 픽셀이 형성된 3중 웰 구조를 가지므로 픽셀의 집적도가 개선되는 효과가 있다.As described above, the present invention has a triple well structure in which an N-well is formed on a P-type silicon substrate, a P-well is formed in an N-well, and a unit pixel is formed in the P-well. There is an improvement effect.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0032786A KR100451591B1 (en) | 2001-06-12 | 2001-06-12 | Pixel of a cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0032786A KR100451591B1 (en) | 2001-06-12 | 2001-06-12 | Pixel of a cmos image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020094518A KR20020094518A (en) | 2002-12-18 |
| KR100451591B1 true KR100451591B1 (en) | 2004-10-08 |
Family
ID=27708716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0032786A Expired - Lifetime KR100451591B1 (en) | 2001-06-12 | 2001-06-12 | Pixel of a cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451591B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4224036B2 (en) * | 2005-03-17 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | Image sensor with embedded photodiode region and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347386A (en) * | 1992-02-21 | 1993-12-27 | Sony Corp | Semiconductor device |
| JPH09232621A (en) * | 1996-02-26 | 1997-09-05 | Hamamatsu Photonics Kk | Semiconductor device |
| JPH11345957A (en) * | 1998-03-30 | 1999-12-14 | Nec Corp | Solid-state imaging device |
| US6198139B1 (en) * | 1998-09-14 | 2001-03-06 | Mitsubishi Denki Kabushiki Kaisha | Complementary MOS device |
-
2001
- 2001-06-12 KR KR10-2001-0032786A patent/KR100451591B1/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347386A (en) * | 1992-02-21 | 1993-12-27 | Sony Corp | Semiconductor device |
| JPH09232621A (en) * | 1996-02-26 | 1997-09-05 | Hamamatsu Photonics Kk | Semiconductor device |
| JPH11345957A (en) * | 1998-03-30 | 1999-12-14 | Nec Corp | Solid-state imaging device |
| US6198139B1 (en) * | 1998-09-14 | 2001-03-06 | Mitsubishi Denki Kabushiki Kaisha | Complementary MOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020094518A (en) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218691B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
| US10157942B2 (en) | Semiconductor devices having reduced noise | |
| CN101473441B (en) | PMOS pixel structure with low cross talk | |
| US7161130B2 (en) | Low voltage active CMOS pixel on an N-type substrate with complete reset | |
| US8703522B2 (en) | Methods of forming a stratified photodiode for high resolution CMOS image sensor implemented with STI technology | |
| US6423993B1 (en) | Solid-state image-sensing device and method for producing the same | |
| KR100819711B1 (en) | CMOS image sensor and its manufacturing method | |
| US5705846A (en) | CMOS-compatible active pixel image array using vertical pnp cell | |
| US6512280B2 (en) | Integrated CMOS structure for gate-controlled buried photodiode | |
| US6734471B2 (en) | Image sensor having photo diode and method for manufacturing the same | |
| US20070218579A1 (en) | Wide output swing CMOS imager | |
| US6441412B2 (en) | Unit pixel of CMOS image sensor with capacitor coupled photodiode | |
| US12328518B2 (en) | Light detector | |
| US10957726B2 (en) | Image sensors having a reduced settling time | |
| US6392263B1 (en) | Integrated structure for reduced leakage and improved fill-factor in CMOS pixel | |
| US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
| US6974943B2 (en) | Active pixel cell using negative to positive voltage swing transfer transistor | |
| US6853044B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
| KR20050018512A (en) | CMOS image sensor and method for fabricating same | |
| KR100451591B1 (en) | Pixel of a cmos image sensor | |
| US6881986B1 (en) | Design and fabrication method for finger n-type doped photodiodes with high sensitivity for CIS products | |
| KR100321768B1 (en) | method for fabricating Unit pixel with negative substrate voltage in CMOS image sensor | |
| KR100421121B1 (en) | Method for operating a pixel circuit of a cmos image sensor | |
| KR100436060B1 (en) | CMOS image sensor with effective charge transfer | |
| KR100321769B1 (en) | Unit pixel with negative substrate voltage in CMOS image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010612 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030228 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031031 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040623 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040923 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040924 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20070927 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080924 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090908 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100920 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110906 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120924 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130916 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140919 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150902 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150902 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160926 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170926 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180928 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190924 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200923 Start annual number: 17 End annual number: 17 |
|
| PC1801 | Expiration of term |
Termination date: 20211212 Termination category: Expiration of duration |