KR100321769B1 - Unit pixel with negative substrate voltage in CMOS image sensor - Google Patents
Unit pixel with negative substrate voltage in CMOS image sensor Download PDFInfo
- Publication number
- KR100321769B1 KR100321769B1 KR1019980058624A KR19980058624A KR100321769B1 KR 100321769 B1 KR100321769 B1 KR 100321769B1 KR 1019980058624 A KR1019980058624 A KR 1019980058624A KR 19980058624 A KR19980058624 A KR 19980058624A KR 100321769 B1 KR100321769 B1 KR 100321769B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- unit pixel
- image sensor
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/182—Colour image sensors
- H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 설정하여, 단위화소 출력단의 구동범위(Dynamic Range)를 크게 개선한 CMOS 이미지센서를 제공하고자 하는 것으로, 이를 위한 본 발명의 CMOS 이미지센서는, 주변회로를 구성하는 소자들과 단위화소를 구성하는 소자들을 구비하는 CMOS 이미지센서에 있어서, 상기 주변회로를 구성하는 소자들과 상기 단위화소를 구성하는 소자들은 제1도전형의 기판에 형성되며, 상기 주변회로를 구성하는 소자들이 형성되는 상기 기판의 제1영역과 상기 단위화소를 구성하는 소자들이 형성되는 상기 기판의 제2영역은 전기적으로 서로 격리되어 있으며, 상기 제1영역은 접지전압을 인가받고, 상기 제2영역은 음전압을 인가받는 것을 특징으로 한다. 바람직하게 상기 본 발명은 상기 제2영역을 상기 제1영역과 전기적으로 분리하기 위하여, 상기 기판 내에 형성되어 상기 제2영역을 둘러싸는 제2도전형의 매몰층을 포함하고, 상기 주변회로를 구성하는 소자들로 구성되어 상기 음전압을 생성하는 음전압발생수단을 포함한다.The present invention is to provide a CMOS image sensor that greatly improves the driving range (Dynamic Range) of the unit pixel output stage by setting both the photoelectric transfer efficiency (Transfer Efficiency) and the photoelectric efficiency (Quantum Efficiency) to the best conditions. The CMOS image sensor of the present invention for this purpose, in the CMOS image sensor including the elements constituting the peripheral circuit and the element constituting the unit pixel, the elements constituting the peripheral circuit and the element constituting the unit pixel Are formed on a substrate of a first conductivity type, and the first region of the substrate where the elements constituting the peripheral circuit are formed and the second region of the substrate where the elements constituting the unit pixel are formed are electrically isolated from each other. The first region may receive a ground voltage and the second region may receive a negative voltage. Preferably, the present invention includes a buried layer of a second conductive type formed in the substrate and surrounding the second region to electrically separate the second region from the first region, and constitute the peripheral circuit. And negative voltage generating means configured to generate the negative voltage.
Description
본 발명은 CMOS 이미지센서에 관한 것으로, 특히 단위화소가 음의 기판 전압을 갖는 CMOS 이미지센서에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly to a CMOS image sensor in which the unit pixel has a negative substrate voltage.
일반적으로, CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 CMOS 이미지센서는, 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.In general, a CMOS image sensor is a device that converts an optical image into an electrical signal using a CMOS fabrication technology. A CMOS image sensor employs a switching method of generating MOS transistors by the number of pixels and sequentially detecting outputs using the same. Compared to the CCD (Charge Coupled Device) image sensor, which is widely used as an image sensor, CMOS image sensor has a simple driving method, various scanning methods can be implemented, and a signal processing circuit can be integrated on a single chip, thereby miniaturizing the product. In addition, the use of compatible CMOS technology reduces manufacturing costs and significantly lowers power consumption.
도1에는 지난 1998년 2월 28일자에 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서의 단위화소 회로도가 도시되어 있다. 도1을 참조하면, CMOS 이미지센서의 단위화소는, 1개의 핀드 포토다이오드(PPD)와 4개의 NMOS트랜지스터로 구성되어 있다. 4개의 NMOS 트랜지스터는 핀드 포토다이오드(PPD)에서 생성된 광전하를 플로팅확산으로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 다음 신호검출을 위해 상기 플로팅확산에 저장되어 있는 전하를 배출하기 위한 리셋트랜지스터(Rx)와, 소스 팔로워(Source Follower) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다.1 shows a unit pixel circuit diagram of a CMOS image sensor filed by the present applicant on February 28, 1998 (application number: 98-6687). Referring to Fig. 1, a unit pixel of a CMOS image sensor is composed of one pinned photodiode (PPD) and four NMOS transistors. The four NMOS transistors include a transfer transistor (Tx) for transporting the photocharge generated in the pinned photodiode (PPD) to floating diffusion, and a reset transistor for discharging the charge stored in the floating diffusion for the next signal detection. Rx), a drive transistor (Dx) serving as a source follower, and a select transistor (Sx) capable of addressing with a switching role.
여기서, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성되어 진다. 단위화소의 출력단(Out)과 접지단 간에는 바이어스 제공을 위한 로드트랜지스터가 접속되어 있다. 그리고, 핀드 포토다이오드(PPD)와 플로팅확산의 기판은 접지되어 있다. 도면에서 "Cfd"는 플로팅확산이 갖는 캐패시턴스를 나타낸다.Here, the transfer transistor (Tx) and the reset transistor (Rx) has a negative threshold voltage in order to prevent the charge (electron) from being lost due to the voltage drop due to the positive threshold voltage (Positive Threshold Voltage). It is formed of native NMOS transistor with A load transistor for providing a bias is connected between the output terminal of the unit pixel and the ground terminal. The pinned photodiode PPD and the floating diffusion substrate are grounded. In the figure, "Cfd" represents the capacitance of floating diffusion.
도2는 역시 본 출원인에 의해 출원된바 있는(출원번호: 98-6687) CMOS 이미지센서 단위화소의 단면도로서, 도1의 회로도가 반도체기판 상에 구현된 구조를 도시하고 있으며, 도면부호 1은 P+실리콘기판, 2는 P-에피택셜층, 3은 P-웰, 4는 필드산화막, 5는 게이트산화막, 6은 게이트전극, 7은 N-확산영역, 8은 P0확산영역, 9는 N+플로팅확산, 10은 산화막스페이서를 각각 나타낸다. 도2를 참조하면, 핀드 포토다이오드(PPD)는 P-에피택셜층(2)과 N-확산영역(7) 및 P0확산영역(8)이 적층된 PNP 접합 구조를 갖고 있다. P-에피택셜층(2)은 접지전압을 공급받는 P+실리콘기판(1) 상에 형성된다.FIG. 2 is a cross-sectional view of a CMOS image sensor unit pixel, also filed by the present applicant (application number: 98-6687), showing the structure of the circuit diagram of FIG. 1 embodied on a semiconductor substrate. P + silicon substrate, 2 is P-epitaxial layer, 3 is P-well, 4 is field oxide, 5 is gate oxide, 6 is gate electrode, 7 is N - diffusion region, 8 is P 0 diffusion region, 9 is N + floating diffusion, 10 represents an oxide spacer, respectively. Referring to FIG. 2, the pinned photodiode PPD has a PNP junction structure in which a P-epitaxial layer 2, an N − diffusion region 7, and a P 0 diffusion region 8 are stacked. The P-epitaxial layer 2 is formed on the P + silicon substrate 1 supplied with the ground voltage.
그런데, 도1 및 도2에 도시된 바와같은 이미지센서의 단위화소는 기판의 전압이 접지전압으로 고정되므로 플로팅확산의 전압 변화 폭이 제한되어 단위화소 출력단(OUT)의 변화폭이 매우 적다. 즉, 단위화소의 구동범위(Dynamic Range)가 제한되는 문제점을 가지고 있는바, 이를 이하에서 구체적으로 설명한다.However, since the voltage of the substrate is fixed to the ground voltage, the unit pixel of the image sensor as shown in FIGS. 1 and 2 is limited in the voltage variation of the floating diffusion so that the variation of the unit pixel output terminal OUT is very small. That is, there is a problem in that the driving range of the unit pixel is limited, which will be described in detail below.
도1 및 도2에 도시된 단위화소의 동작은 서브마이크론(Submicron) CMOS 기술의 구동전압이 5V, 3.3V 또는 2.5V이고, P-웰 또는 P-에피택셜층에 형성된 트랜지스터 또는 핀드 포토다이오드 등의 단위화소 소자들이 접지전압으로 고정되어, 핀드 포토다이오드의 N-확산영역이 완전공핍되는 전압, 즉 피닝전압(Pinning voltage)이 OV 또는 트랜스퍼트랜지스터의 펀치전압(Punchthrough Voltage)과 구동전압(VDD) 사이에 존재하여야 된다. 만일 이 피닝전압이 너무 높으면 포토다이오드내에서 생성된 광전하를 구동전압 3.3V에서 플로팅확산으로 완전히 운송하기 힘들고, 즉 전하운송효율(Transfer efficiency)이 적고, 너무 낮으면 포토다이오드의 광전하 용량(Photogenerated Charge Capacity)이 너무 작아 광전하생성효율(Quantum Efficiency)이 저하된다.The operation of the unit pixel shown in FIGS. 1 and 2 is performed by a submicron CMOS technology with a driving voltage of 5 V, 3.3 V, or 2.5 V, and a transistor or a pinned photodiode formed in a P-well or P-epitaxial layer. The unit pixel elements of the pinned photodiode are fixed to the ground voltage so that the N - diffusion region of the pinned photodiode is completely depleted, that is, the pinning voltage is OV or the punchthrough voltage and driving voltage of the transfer transistor (VDD) Must exist in between. If the pinning voltage is too high, it is difficult to completely transport the photocharge generated in the photodiode with floating diffusion at the driving voltage of 3.3 V. That is, the transfer efficiency is low, and if it is too low, the photocharge capacity of the photodiode The photogenerated charge capacity is so small that the quantum efficiency decreases.
다시 말해서, 광전하용량은 포토다이오드의 공핍층의 크기에 비례하는바, 피닝전압이 낮으면 핀드 포토다이오드의 PN 접합에 걸리는 역바이어스가 작아져 공핍층이 적어지기 때문에 피닝전압을 크게하여야 하는데, 이때에는 광전하가 많을 경우 포토다이오드에서 플로팅확산으로 완전한 전하의 운송이 안될 뿐만 아니라 트랜스퍼트랜지스터의 양단에 걸리는 전압 차이가 적어서 구동 능력도 떨어져 광전하운송효율(Transfer Efficiency)은 떨어지게 된다.In other words, the photocharge capacity is proportional to the size of the depletion layer of the photodiode. If the pinning voltage is low, the pinning voltage must be increased because the reverse bias applied to the PN junction of the pinned photodiode becomes smaller and the depletion layer becomes smaller. At this time, when there are a lot of photocharges, not only complete charges cannot be transported by floating diffusion in the photodiode, but also the voltage difference across both ends of the transfer transistor is small so that the driving ability is also lowered and the transfer efficiency is lowered.
결국, 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency)은 서로 트레이드-오프(Trade -off) 관계가 있기 때문에, 도1 및 도2와 같은 이미지센서의 단위화소에서는 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 맞추기가 어렵다.As a result, the photoelectric transport efficiency (Transfer Efficiency) and the photoelectric efficiency (Quantum Efficiency) has a trade-off relationship with each other, so in the unit pixel of the image sensor as shown in Figs. It is difficult to match both Transfer Efficiency and Quantum Efficiency to the best conditions.
한편, 플로팅확산의 센싱노드에서 전압 변화의 크기는 전압 민감도(Voltage sensitivity)를 나타내며 이는 단위화소 출력단의 구동범위(dynamic Range)의 크기를 결정하고, 이 구동범위(Dynamic Range)는 입사된 광에 의한 전기적 신호의 변별력을 결정하는바, 도1 및 도2와 같은 이미지센서의 단위화소에서는 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 맞추기가 어렵기 때문에, 플로팅확산 센싱노드에서의 전압 변화 크기를 크게 가져갈 수 없어 단위화소 출력단의 구동범위(Dynamic Range)도 제한되게 된다.On the other hand, the magnitude of the voltage change in the sensing node of the floating diffusion indicates voltage sensitivity, which determines the magnitude of the dynamic range of the unit pixel output stage, and the dynamic range corresponds to the incident light. The discrimination power of the electrical signal is determined. In the unit pixel of the image sensor as shown in FIGS. 1 and 2, it is difficult to match both the transfer efficiency and the quantum efficiency to the best condition. As a result, the magnitude of the voltage change in the floating diffusion sensing node cannot be large, thereby limiting the dynamic range of the unit pixel output terminal.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 최상의 조건으로 설정하여, 단위화소 출력단의 구동범위(Dynamic Range)를 크게 개선한 CMOS 이미지센서를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, by setting both the transfer efficiency (Quantum Efficiency) and the photoelectric efficiency (Quantum Efficiency) to the best conditions, the driving range (Dynamic Range) of the unit pixel output stage The aim is to provide a greatly improved CMOS image sensor.
도1은 종래기술에 따른 CMOS 이미지센서의 단위화소 회로도.1 is a unit pixel circuit diagram of a CMOS image sensor according to the prior art.
도2는 종래기술에 따른 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도.2 is a cross-sectional view showing a unit pixel structure of a CMOS image sensor according to the prior art.
도3은 본 발명의 일실시예에 따른 CMOS 이미지센서 구성을 개략적으로 나타낸 도면.Figure 3 is a schematic view showing the configuration of a CMOS image sensor according to an embodiment of the present invention.
도4는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 구조를 나타내는 단면도.4 is a cross-sectional view illustrating a unit pixel structure of a CMOS image sensor according to an exemplary embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명의 CMOS 이미지센서 단위화소는, 음전압을 인가받는 제1도전형의 반도체층; 상기 반도체층 내부에 형성되며 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 광감지소자; 상기 반도체층에 형성되어 상기 광감지소자로부터 생성된 전하를 전달받아 저장하는 플로팅접합; 상기 플로팅접합으로부터 전기적 신호를 검출하기 위하여 상기 반도체층에 형성되며 양의 문턱전압을 갖는 적어도 하나의 출력트랜지스터; 및 상기 광감지소자로부터 생성된 전하를 상기 플로팅접합으로 스위칭 전달하기 위하여 상기 반도체층상에 형성되며 음의문턱전압을 갖는 트랜스퍼트랜지스터를 포함하여 이루어진다.CMOS image sensor unit pixel of the present invention for achieving the above object, the first conductive semiconductor layer to which a negative voltage is applied; A photosensitive device formed inside the semiconductor layer and configured to generate light by sensing light from the outside; A floating junction formed in the semiconductor layer to receive and store charge generated from the photosensitive device; At least one output transistor formed in the semiconductor layer to detect an electrical signal from the floating junction and having a positive threshold voltage; And a transfer transistor having a negative threshold voltage formed on the semiconductor layer for switching transfer of the charge generated from the photosensitive device to the floating junction.
또한 본 발명은, 주변회로를 구성하는 소자들과 단위화소를 구성하는 소자들을 구비하는 CMOS 이미지센서에 있어서, 상기 주변회로를 구성하는 소자들과 상기 단위화소를 구성하는 소자들은 제1도전형의 기판에 형성되며, 상기 주변회로를 구성하는 소자들이 형성되는 상기 기판의 제1영역과 상기 단위화소를 구성하는 소자들이 형성되는 상기 기판의 제2영역은 전기적으로 서로 격리되어 있으며, 상기 제1영역은 접지전압을 인가받고, 상기 제2영역은 음전압을 인가받는 것을 특징으로 한다.The present invention also provides a CMOS image sensor including elements constituting a peripheral circuit and elements constituting a unit pixel, wherein the elements constituting the peripheral circuit and the elements constituting the unit pixel are of the first conductive type. A first region of the substrate, which is formed on a substrate, on which elements constituting the peripheral circuit are formed, and a second region of the substrate, on which elements constituting the unit pixel are formed, is electrically isolated from each other, and the first region Is applied with a ground voltage, and the second region is applied with a negative voltage.
상기 CMOS 이미지센서는, 바람직하게 상기 제2영역을 상기 제1영역과 전기적으로 분리하기 위하여 상기 기판 내에 형성되어 상기 제2영역을 둘러싸는 제2도전형의 매몰층을 포함하는 것을 특징으로 한다.The CMOS image sensor preferably includes a buried layer of a second conductivity type formed in the substrate to electrically separate the second region from the first region and surrounding the second region.
상기 CMOS 이미지센서는, 바람직하게 상기 주변회로를 구성하는 소자들로 구성되어 상기 음전압을 생성하는 음전압발생수단을 포함하는 것을 특징으로 한다.The CMOS image sensor is characterized in that it comprises a negative voltage generating means composed of the elements constituting the peripheral circuit to generate the negative voltage.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도3은 본 발명에 따른 CMOS 이미지센서를 개략적으로 나타내는 구성도로서, 본 발명의 CMOS 이미지센서는 주변회로를 이루는 소자들(도면에는 로드트랜지스터 만이 도시되어 있고 그 밖의 소자들은 도시되어 있지 않다)과 단위화소를 이루는소자들을 구비하는 CMOS 이미지센서에 있어서, 주변회로를 이루는 소자들이 형성되는 기판과 단위화소를 이루는 소자들이 형성되는 기판이 전기적으로 서로 분리되어, 상기 주변회로를 이루는 소자들이 형성되는 기판은 접지되고, 상기 단위화소를 이루는 소자가 형성되는 기판은 음전압을 인가받도록 하는 것이다. 음전압은 상기 주변회로를 이루는 소자들에 의해 구성된 음전압발생기를 통해 발생시킬수 있으며, 또는 칩의 핀(pin)을 통해 외부에서 직접 음전압을 인가받을 수 있다.FIG. 3 is a schematic view showing a CMOS image sensor according to the present invention, in which the CMOS image sensor of the present invention includes elements constituting a peripheral circuit (only a load transistor is shown in the figure and other elements are not shown). In a CMOS image sensor having elements forming unit pixels, a substrate on which elements forming peripheral circuits are formed and a substrate on which elements forming unit pixels are formed are electrically separated from each other, so that the elements forming the peripheral circuits are formed. Is grounded, and the substrate on which the device forming the unit pixel is formed is subjected to a negative voltage. The negative voltage may be generated through a negative voltage generator configured by the elements forming the peripheral circuit, or may be directly supplied with a negative voltage from the outside through a pin of a chip.
도3을 참조하여 더 구체적으로 설명하면, 본 발명의 단위화소는 음전압발생기로부터 음의 기판전압(-Vsub)을 인가받고 있음을 보여준다. 즉, 본 발명의 단위화소는 도1과 같이 종래와 동일한 회로구성을 갖고 있으나, 핀드 포토다이오드(PPD)와 플로팅확산의 기판은 음전압발생기로부터 예컨대 약 -2V 정도의 음전압(-Vsub)을 인가받고 있으며, 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(Dx), 및 셀렉트트랜지스터(Sx)로 이루어진 단위화소내의 트랜지스터들 역시 기판에 음전압을 인가받고 있다. 다시 말해서 4개의 트랜지스터가 백-바이어스(Back-bias)를 인가받는다.Referring to FIG. 3, the unit pixel of the present invention receives a negative substrate voltage (-Vsub) from a negative voltage generator. That is, the unit pixel of the present invention has the same circuit configuration as in the prior art as shown in FIG. 1, but the pinned photodiode (PPD) and the floating diffusion substrate are provided with a negative voltage (-Vsub) of, for example, about -2V from the negative voltage generator. The transistors in the unit pixel including the transfer transistor Tx, the reset transistor Rx, the drive transistor Dx, and the select transistor Sx are also applied with a negative voltage to the substrate. In other words, four transistors receive back-bias.
따라서, 본 발명에서는 핀드 포토다이오드로부터 플로팅확산으로 광전하운송효율(Transfer Efficiency)을 높이기 위하여 핀드 포토다이오드의 피닝전압을 낮게 설정할 수 있다. 또한, 피닝전압이 낮게 설정되더라도 기판이 예컨대 -2V의 음전압을 갖고 있기 때문에, 핀드 포토다이오드의 PN 접합에 걸리는 역바이어스는 기판이 0V일 때보다 커서 공핍층을 충분히 크게(깊게) 형성할 수 있다. 따라서, 본 발명의 이미지센서에서는 피닝전압을 낮게 설정하였더라도 종래에서 보다 광전하생성효율(Quantum Efficiency)은 크다.Therefore, in the present invention, the pinning voltage of the pinned photodiode can be set low in order to increase the transfer efficiency from floating pinned photodiode to floating diffusion. In addition, even when the pinning voltage is set low, since the substrate has a negative voltage of, for example, -2V, the reverse bias applied to the PN junction of the pinned photodiode is larger than that when the substrate is 0V, so that the depletion layer can be formed sufficiently large (deep). have. Therefore, in the image sensor of the present invention, even if the pinning voltage is set low, the quantum efficiency is higher than in the related art.
한편, 종래와 동일하게 본 발명에서도, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성할 수 있는바, 이때 백-바이어스가 있는 본 발명의 회로 동작에 의해 각 트랜지스터의 문턱전압이 커지는 효과가 발생되므로 이를 감안하여 트랜지스터를 설계한다. 다시 말해서, 화소내의 모든 트랜지스터는 0V 기판일 때에 비해서 문턱전압은 높아지고 이에 따라 전류 크기도 작아지며 펀치 면역성(Immunity)은 향상된다. 따라서 전하운송효율에 손해를 보지 않기 위해서는 공정 조건을 조절하여 트랜스퍼트랜지스터 및 리셋트랜지스터의 문턱전압을 낮추고 펀치 면역성을 향상시켜서 0V 이하에서 광전하가 운송되도록 소자 설계를 하여야 한다.On the other hand, in the present invention as in the prior art, the transfer transistor (Tx) and the reset transistor (Rx) is a native having a negative threshold voltage in order to prevent the charge (electron) is lost due to the voltage drop to reduce the charge transport efficiency (Native) NMOS transistors can be formed. In this case, the transistor voltage of each transistor is increased by the circuit operation of the present invention having a back-bias. In other words, all the transistors in the pixel have a higher threshold voltage, a smaller current magnitude, and an improved punch immunity than the 0V substrate. Therefore, in order not to damage the charge transport efficiency, it is necessary to design the device to control photovoltaic charges below 0V by adjusting process conditions to lower the threshold voltage of the transfer transistor and the reset transistor and to improve the punch immunity.
본 발명의 단위화소에서, 핀드 포토다이오드 대신에, N+/P 접합 포토다이오드 및 MOS캐패시터로 이루어진 포토게이트 등을 사용할 때에도 모두 적용 될 수가 있으며 각 기판은 음의 전압이 인가된다.In the unit pixel of the present invention, instead of the pinned photodiode, all of them can be applied when using a photo gate composed of an N + / P junction photodiode and a MOS capacitor and the like, and each substrate is applied with a negative voltage.
도4는 본 발명의 일실시예에 따른 CMOS 이미지센서 단위화소의 구조를 나타내는 단면도로서, 도2의 종래기술과 그 구조가 동일하나 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 주변회로의 소자가 형성될 P-에피택셜층과 격리되도록 N형매몰층(N Buried layer)으로 둘러 쌓여 있음을 주목하여야 한다. 그리고, 도면에 도시되지 않았으나 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 음전압을 인가받고 있음을 주목하여야 한다.4 is a cross-sectional view illustrating a structure of a unit pixel of a CMOS image sensor according to an exemplary embodiment of the present invention. It is to be noted that epi) is surrounded by an N buried layer so that the elements of the peripheral circuit are isolated from the P-epitaxial layer to be formed. Although not shown in the drawing, it should be noted that the P-epitaxial layer (P-epi) on which the elements forming the unit pixel are to be formed is applied with a negative voltage.
단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)에 음전압을 인가하는 방법은 여러가지가 있을 수 있다. 예컨대 N형매몰층(N Buried layer)으로 분리된 P-에피택셜층(P-epi)의 표면 하부에 P+확산을 만들고 이에 음전압을 전달하는 배선을 콘택시키는 방법으로 P-에피택셜층(P-epi)에 음전압을 인가할 수 있다.There may be various methods of applying a negative voltage to the P-epitaxial layer (P-epi) in which the elements forming the unit pixel are to be formed. For example, a P + epitaxial layer (P-epitaxial layer) is formed by contacting a wiring that transmits a negative voltage to P + diffusion under the surface of a P-epitaxial layer separated by an N buried layer. Negative voltage can be applied to P-epi).
한편, 각 단위화소들마다 N형매몰층(N Buried layer)으로 분리하게 되면, 단위화소마다 P+확산 형성 및 콘택 공정이 수반되어야 하므로, 전체 또는 일부분의 단위화소어레이를 N형매몰층(N Buried layer)으로 나누어 둘러싸게 하고 나누어진 단위화소어레이가 동시에 음전압을 인가받을 수 잇도록 할 수 있다. 이때 단위화소간의 소자분리는 필드산화막에 의해 이루어지고 주변회로와는 반드시 N형매몰층(N Buried layer)으로 분리되어야 한다.On the other hand, if each unit pixel is separated into an N buried layer, since P + diffusion formation and contact processes are required for each unit pixel, all or part of the unit pixel array is divided into an N type buried layer (N). It can be divided into a buried layer so that the divided unit pixel array can receive negative voltage at the same time. In this case, device separation between unit pixels is performed by a field oxide film, and the peripheral circuit must be separated into an N buried layer.
구체적으로, 도4를 참조하면, 단위화소를 이루는 소자들이 형성될 P-에피택셜층(P-epi)은 주변회로의 소자들과 격리되어 독립적으로 음전압(-Vsub)을 인가받을 수 있도록 N형매몰층(N Buried layer)으로 둘러싸여 있다. 그리고 이렇게 N형매몰층(N Buried layer)으로 격리된 단위화소 영역의 P-에피택셜층(P-epi) 내부에는 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 광감지소자로서의 핀드 포토다이오드(PPD)와, 상기 핀드 포토다이오드(PPD)로부터 광전하를 전달받는 N+플로팅접합(FD)이 형성되어 있다. 또한, 상기 N+플로팅접합(FD)으로부터 전기적 신호를 검출하기 위하여 상기 P-에피택셜층(P-epi)내의 P-웰(P-well)에는 양의 문턱전압을갖는 출력트랜지스터가 형성되어 있는바, 출력트랜지스터는 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)로 구성된다. 또한, 상기 핀드 포토다이오드(PPD)의 광전하를 상기 N+플로팅접합(FD)으로 스위칭 전달하기 위하여 상기 P-에피택셜층(P-epi)에는 음의 문턱전압을 갖는 트랜스퍼트랜지스터(Tx)가 형성되어 있다. 또한 리셋트랜지스터(Rx) 및 VDD를 인가받는 N+드레인확산(DD)이 P-에피택셜층(P-epi)에 형성되어 있다. 상기 N+플로팅접합(FD)과 N+드레인확산(DD)은 리셋트랜지스터의 게이트전극과의 오버랩 캐패시턴스를 줄이기 위해 저농도의 도핑영역 없이 고농도의 도핑영역으로 실시 구성할 수 있다.Specifically, referring to FIG. 4, the P-epitaxial layer (P-epi) in which the elements forming the unit pixel are to be formed is isolated from the elements of the peripheral circuit so that the negative voltage (-Vsub) can be applied independently It is surrounded by an N buried layer. A pinned photodiode as a photosensitive device for generating photocharges by sensing light from the outside inside the P-epitaxial layer (P-epi) of the unit pixel region separated by the N buried layer. (PPD) and an N + floating junction (FD) that receives photocharges from the pinned photodiode (PPD). In addition, an output transistor having a positive threshold voltage is formed in a P-well in the P-epitaxial layer P-epi to detect an electrical signal from the N + floating junction FD. Bar and the output transistor is composed of a drive transistor (Dx) and a select transistor (Sx). In addition, a transfer transistor Tx having a negative threshold voltage is applied to the P-epitaxial layer P-epi to switch and transfer the photocharge of the pinned photodiode PPD to the N + floating junction FD. Formed. In addition, N + drain diffusion (DD) to which the reset transistor Rx and VDD are applied is formed in the P-epitaxial layer P-epi. The N + floating junction FD and the N + drain diffusion DD may be implemented as a high concentration doping region without a low concentration doping region in order to reduce overlap capacitance with the gate electrode of the reset transistor.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 광전하운송효율(Transfer Efficiency)과 광전하생성효율(Quantum Efficiency) 모두를 동시에 개선하여 단위화소 출력단의 구동범위(Dynamic Range)를 증대시키므로써, 디지털로 변환된 아날로그신호의 변별력을 크게 하여 화질을 개선시킬 수 있다.The present invention increases the dynamic range of the unit pixel output stage by simultaneously improving both the transfer efficiency and the quantum efficiency, thereby greatly increasing the discriminating power of the digitally converted analog signal. Image quality can be improved.
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058624A KR100321769B1 (en) | 1998-06-30 | 1998-12-24 | Unit pixel with negative substrate voltage in CMOS image sensor |
| US09/343,096 US6218691B1 (en) | 1998-06-30 | 1999-06-29 | Image sensor with improved dynamic range by applying negative voltage to unit pixel |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19980025231 | 1998-06-30 | ||
| KR1019980025231 | 1998-06-30 | ||
| KR1019980058624A KR100321769B1 (en) | 1998-06-30 | 1998-12-24 | Unit pixel with negative substrate voltage in CMOS image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004884A KR20000004884A (en) | 2000-01-25 |
| KR100321769B1 true KR100321769B1 (en) | 2002-04-17 |
Family
ID=26633843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058624A Expired - Fee Related KR100321769B1 (en) | 1998-06-30 | 1998-12-24 | Unit pixel with negative substrate voltage in CMOS image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321769B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11943552B2 (en) | 2021-07-01 | 2024-03-26 | Samsung Electronics Co., Ltd. | Depth sensor and image detecting system including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384836B1 (en) * | 1999-06-28 | 2003-05-22 | 주식회사 하이닉스반도체 | Image sensor and method for fabricating the same |
-
1998
- 1998-12-24 KR KR1019980058624A patent/KR100321769B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11943552B2 (en) | 2021-07-01 | 2024-03-26 | Samsung Electronics Co., Ltd. | Depth sensor and image detecting system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000004884A (en) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218691B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
| US8703522B2 (en) | Methods of forming a stratified photodiode for high resolution CMOS image sensor implemented with STI technology | |
| US8471310B2 (en) | Image sensor pixels with back-gate-modulated vertical transistor | |
| US6441412B2 (en) | Unit pixel of CMOS image sensor with capacitor coupled photodiode | |
| JP2000082839A (en) | Photodiode, unit pixel of image sensor using the same, and method of obtaining data therefrom | |
| US20080157147A1 (en) | Cmos image sensor and fabricating method thereof | |
| US20060001121A1 (en) | Phototransistor of CMOS image sensor and method for fabricating the same | |
| US6853044B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
| KR20010061353A (en) | Image sensor and method for fabrocating the same | |
| KR100298199B1 (en) | A unit pixel of a CMOS image sensor having a PIN diode | |
| KR20020045165A (en) | Image sensor capable of improving electron transfer and method for forming the same | |
| KR100321769B1 (en) | Unit pixel with negative substrate voltage in CMOS image sensor | |
| KR100321768B1 (en) | method for fabricating Unit pixel with negative substrate voltage in CMOS image sensor | |
| KR100388459B1 (en) | Image sensor having trench in photodiode area and method for forming the same | |
| KR20020017838A (en) | Image sensor formation method capable of defining connection window structure by etching field oxide | |
| KR100436060B1 (en) | CMOS image sensor with effective charge transfer | |
| KR100340059B1 (en) | image sensor with finger type photodiode | |
| KR100388474B1 (en) | Image sensor capable of increasing capacitance of photodiode and method for fabricating the same | |
| KR100431749B1 (en) | Image sensor | |
| KR100864180B1 (en) | CMOS image sensor and image data processing method | |
| KR100776152B1 (en) | CMS image sensor and its manufacturing method | |
| KR20020058560A (en) | Image sensor capable increasing light sensitivity of photodiode and method for forming the same | |
| JP2000286443A (en) | Photodetector and photoelectric conversion device using the same | |
| KR100397665B1 (en) | Cmos active pixel for improving sensitivity | |
| KR100531231B1 (en) | High sensitivity image sensor and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981224 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19990504 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19981224 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010219 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20011022 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020110 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020111 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20041230 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051223 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061215 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091230 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101229 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20111228 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111228 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |