KR100450765B1

KR100450765B1 - 무선통신매체 및 그 동작방법

Info

Publication number: KR100450765B1
Application number: KR10-2002-0062075A
Authority: KR
Inventors: 박지만; 전용성; 주홍일; 박영수; 전성익; 정교일
Original assignee: 한국전자통신연구원
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-10-02
Anticipated expiration: 2022-10-11
Also published as: US7177621B2; USRE43001E1; USRE44415E1; US20040072552A1; KR20040033157A

Abstract

본 발명은 무선통신매체 및 그 동작방법에 관한 것으로서, 외부장치와 신호를 송수신하는 안테나; 상기 안테나가 수신한 아날로그 신호를 디지털 신호로 변환하여 출력하고, 상기 외부장치로 송신하고자 하는 디지털 신호를 아날로그신호로 변환하여 상기 안테나로 송신하는 아날로그신호처리부; 상기 아날로그신호처리부로부터 디지털 신호를 수신하여 복조를 한 후에 상기 데이터, 그리고 상기 데이터의 시작과 종료를 알려주는 신호를 검출하여 상기 외부장치로의 송신여부를 결정하는 제어신호 및 상기 데이터의 종료를 인지한 후 소정의 시간이 경과된 후 상기 외부장치로부터의 수신을 차단한 후 상기 외부장치로 데이터를 변조하여 송신할 것인지를 결정하는 제어신호를 생성하는 디지털신호처리부; 및 상기 외부장치와 송수신되는 데이터를 처리하기 위한 기억수단 및 논리처리수단을 포함하는 논리연산부;를 포함하는 것을 특징으로 하며, RF 신호처리 성능을 높일 수 있고, 아날로그 신호 처리 하드웨어 모듈 및 디지털 신호 처리 하드웨어 모듈을 각각의 반도체 IP 모델로 적용하는 동시에, 기존의 정보통신 단말기(휴대폰, PDA)에 단순한 하드웨어 변경 및 프로그램 변경으로 본 발명의 RF 신호 처리부를 직접 적용할 수 있다.

Description

무선통신매체 및 그 동작방법{Wireless communication medium and method for operation thereof}

본 발명은 카드 리더기 또는 비접촉 통신 단말기와의 통신을 위한 RF신호의 감지 및 생성, 그리고 RFID의 구동에 필요한 전원 생성등을 위한 아날로그 신호 처리 그리고 아날로그신호 처리를 위한 장치와 CPU간의 디지털신호를 ISO 14443에 명시된 통신 프로토콜에 맞게 처리하기 위한 무선통신매체 및 그 동작방법에 관한 것이다.

종래의 RFID의 아날로그 신호 처리 방법에 의하면, 간혹 안테나쪽에서 높은 전압에 의해 RF 하드웨어 신호 처리부가 파괴되어 그 기능을 상실하므로, 비접촉 RFID로서 사용할 수 없게 되는 문제가 있다. 또한 비접촉 RFID 기능 상실을 방지하기 위하여 회로가 복잡하게 되고 큰 소자값이 요구되게 된다.

그리고 종래의 RFID에서는 아날로그 신호 처리를 위한 회로만을 구성하여 CPU와 연결함으로써, 즉 디지털 신호 처리부 없이 CPU가 이러한 기능을 수행하거나 혹은 제한적인 기능만을 수행하는 디지털 신호 처리부를 가지는 것이 대부분이었다. 이에 따라 CPU가 이러한 디지털 신호를 처리하기 위하여 많은 시간이 필요하게 되며, RFID의 전체 성능을 저하시키는 요인이 되고 있다.

또한, 종래의 RFID에서는 송신신호를 BPSK 변조하는 경우 플립플롭 회로에 캐리어 주파수인 874KHz를 인가하여 BPSK변조신호를 생성하는 회로가 제시되고 있는데, 종래의 방법은 필연적으로 BPSK 변조신호에 글리치(glitch)가 발생하게 되는 문제점을 가지고 있다.

본 발명이 이루고자 하는 기술적 과제는 비접촉 RFID에 있어서, 아날로그신호를 디지털신호로 변환하여 그 처리를 모두 CPU에게 맡기지 아니하고 RFID의 동작을 제어하기 위한 신호들을 별도의 논리회로로 구성함으로써, 신뢰성 있고 고속처리를 가능하게하는 RFID 및 그 동작방법을 제공하는데 있다.

도 1은 본 발명에 의한 무선통신매체의 하드웨어 블럭도이다.

도 2a는 도 1의 블럭도 중에서 아날로그 신호처리부를 구현하는 일 실시예의 상세 블럭도이다.

도 2b는 도 1의 블럭도 중에서 아날로그 신호처리부를 구현하는 다른 실시예의 상세 블럭도이다.

도 3a는 도 1의 블럭도 중에서 아날로그 신호처리부를 구성하는 복조부를 구현하는 일 실시예의 블럭도이다.

도 3b는 도 1의 블럭도 중에서 아날로그 신호처리부를 구성하는 복조부를 구현하는 다른 실시예의 블럭도이다.

도 3c는 상기 복조부의 신호파형을 나타내는 도면이다.

도 4a는 도 1의 블럭도중에서 부하변조부의 일 실시예를 보여주는 도면이다.

도 4b는 도 1의 블럭도중에서 부하변조부의 다른 실시예를 보여주는 도면이다.

도 5a는 도 1의 블럭도중에서 클럭생성부의 일 실시예를 보여주는 도면이다.

도 5b는 도 1의 블럭도 중에서 클럭생성부의 다른 실시예를 보여주는 도면이다.

도 6은 도 1의 블럭도 중에서 정전압부의 상세 블럭도이다.

도 7은 도 1의 블럭도 중에서 디지털 신호처리부의 상세블럭도이다.

도 8은 도 7의 블럭도 중에서 수신부의 입출력신호를 보여주는 도면이다.

도 9는 도 7의 블럭도 중에서 송신부의 입출력신호를 보여주는 도면이다.

도 10은 도 7의 블럭도 중에서 변조부의 일 실시예 및 입출력신호를 보여주는 도면이다.

도 11은 도 7의 블럭도중에서 송수신기준클럭발생부의 입출력신호를 보여주는 도면이다.

도 12는 도 7의 블럭도 중에서 CRC생성부을 구현하는 일 실시예를 보여주는 도면이다.

도 13은 도 7의 디지털 신호처리부를 구성하는 각 모듈의 리셋신호발생회로의 구현 예를 보여주는 도면이다.

도 14는 본 발명에 의한 무선송신매체의 동작흐름을 보여주는 흐름도이다.

상기의 기술적 과제를 이루기 위하여 본 발명에 의한 무선통신매체는 외부장치와 신호를 송수신하는 안테나; 상기 안테나가 수신한 아날로그 신호를 디지털 신호로 변환하여 출력하고, 상기 외부장치로 송신하고자 하는 디지털 신호를 아날로그신호로 변환하여 상기 안테나로 송신하는 아날로그신호처리부; 상기 아날로그신호처리부로부터 디지털 신호를 수신하여 복조를 한 후에 상기 데이터, 그리고 상기 데이터의 시작과 종료를 알려주는 신호를 검출하여 상기 외부장치로의 송신여부를 결정하는 제어신호 및 상기 데이터의 종료를 인지한 후 소정의 시간이 경과된 후 상기 외부장치로부터의 수신을 차단한 후 상기 외부장치로 데이터를 변조하여 송신할 것인지를 결정하는 제어신호를 생성하는 디지털신호처리부; 및 상기 외부장치와 송수신되는 데이터를 처리하기 위한 기억수단 및 논리처리수단을 포함하는 논리연산부;를 포함하는 것을 특징으로 한다.

또한 상기의 기술적 과제를 이루기 위하여 본 발명에 의한 무선통신매체의 동작방법은 외부장치로부터 수신하는 경우에는 디지털신호로 변환하고, 상기 외부장치로 송신하는 경우에는 아날로그신호로 변환하는 단계; 상기 외부장치와의 송수신을 위한 변복조를 실행하고 송수신되는 데이터를 기초로 무선통신매체의 동작제어를 위한 신호들을 생성하는 단계 및 송수신 데이터를 처리하는 단계를 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 일 실시예를 자세히 설명하도록 한다. 먼저 도 1은 본 발명에 의한 무선통신매체의 하드웨어 블럭도이며,도 14는 본 발명에 의한 무선통신매체의 동작방법의 흐름을 보여주는 흐름도이다.이하 무선통신매체를 RFID(Radio Frequency Identification)로 표현하도록 한다. 본 발명에 의한 RFID의 기본 블럭도의 기능을 살펴보면, 먼저 안테나(100)는 RFID와 통신을 수행하는 외부장치(예를 들면, 카드 리더기)와 RF신호로 데이터를 주고받는 기능을 수행한다. 외부장치로부터 RF 신호를 수신하면 안테나의 두 단자(Ant+,Ant-)와 연결된 아날로그신호처리부(110)로 수신된 신호를 보낸다. 아날로그신호처리부(110)의 세부 블럭 및 기능을 도 2a와 도 2b를 참조하여 살펴본다.도 2a와 도 2b는 도 1의 블럭도 중에서 아날로그 신호처리부를 구현하는 각각 다른 일 실시예의 상세 블럭도인데, 복조부(200), 전원부(210), 부하변조부(220), 클럭생성부(230), 그리고 캐패시터(240)로 이루어진다. 도 2b는 도 2a와 기본 기능 블럭은 동일하지만, 도 2a와 달리 안테나의 두 단자(Ant+,Ant-)의 연결을 달리한다. 즉 안테나의 한 단자는 복조부(200)로 연결하여 수신을 하고, 다른 단자(Ant-)에는 부하변조부(220)을 연결하여 송신을 할 수 있도록 구성할 수 있다. 블럭별로 기능을 설명한다. 복조부(200)는 안테나(100)로부터 들어오는 데이터 신호를 복원시키는 기능을 수행하는데, 도 3a는 다이오드 필터 블럭(310)과 아날로그 슈미트 트리거(320)로 이루어지며, 도 3b는 다이오드 필터 블럭(310)과 디지털 슈미트 트리거(330)로 구성되는 실시예를 보여준다. 도 3c는 이러한 구성하에서 상기 복조부의 신호파형을 나타내는 도면을 참조하면서 입출력을 보면, 안테나(100)로부터 들어온 캐리어 신호와 데이터 신호는 다이오드 필터 블럭(310)을 통과하면서 도 3c의 a와 같은 작은 펄스파로 복원된다. 이 펄스파는 수동저항 또는 MOS소자로 구성된 부하 Ra, Rb와 커패시터(Cdc)에 의하여 미분형태의 피크신호(도 3c의 b)로 변환되고, 이 피크신호는 뒷단의 슈미트 트리거(320,330)가 인식하여 디지털 신호(도 3c의 c)RxD로 복원되게 된다. 또한 도 3a와 도 3b에서 점선으로 표현한 것은 Ant-단자에 다이오드를 연결하지 않고, 즉 다이오드를 제거하여도 ASK복조기로 동작시킬 수 있는 구성을 가질 수 있다는 것을 의미하는 것이다.

다음으로 전원부(210)를 설명한다. 전원부(210)는 기본적으로 안테나(100)에 유도되는 교류신호로부터 RFID에 필요한 전원을 출력하는 기능을 수행한다. 본 발명에 의한 전원부는 전원추출및과전압보호부(211), 레귤레이터(213), 그리고 리셋부(215)로 구성된다. 전원추출및과전압보호부(211)는 기본적으로 PMOS 또는 NMOS로 구성되는 평활회로로서, 상기 교류신호에서 직류신호를 추출하고 소정의 기준치를 초과하는 과도한 전압이 출력되는 것을 방지한다. 레귤레이터(213)는 상기 전원추출및과전압보호부(211)에서 생성되는 불규칙적인 직류전압을 깨끗한 직류전압으로 생성하는 기능을 수행한다. 상기 레귤레이터(213)의 특징은 2중 기준 전압 블록과 공통 차동 입력단으로 구성되는 것인데, 도 6은 그 기능블록도이다. 레귤레이터(213)는 불규칙적인 직류 전압을 깨끗한 직류 전원으로 공급하기 위하여 차동단의 게이터를 공통연결하고 기준 전압을 동일하게 입력하며, VDD 전압으로 NMOS1 전류원의 게이트에 연결하는 구성을 갖도록 구성하게 되면 종래의 직렬 정전압기보다 더 좋은 특성을 갖게된다. 한편 리셋부(215)는 파워 온(power on)시에 RFID 시스템 전체의 회로를 초기화하는 기능을 수행한다.

그리고 부하변조부(220)를 살펴본다. 도 4a와 도 4b는 부하변조부(220)의 실시예를 보여주는 도면이다. 도 4a의 부하변조부(220)는 PMOS(401)로 구성된 스위치 회로이다. 외부장치로 신호를 보내기 위해 BPSK 변조된 데이터 신호를 스위칭하는 역할을 담당한다. 스위칭 신호 전압이 논리신호 로우(low) 일 때, 온(on)되고, 논리신호 하이(high)일때, 오프(off)된다. 이는 NMOS로 구성할 때보다 MOS 트랜지스터의 채널폭을 줄일 수 있다. 본 발명에서는 경우에 따라 안테나(100)의 한 단자(Ant-)단자에 1개의 부하 변조를 이용하여 외부장치와의 통신을 실시할 수 있다. 한편 도 4b의 부하변조부(220)는 NMOS로 구성된 스위치 회로이다. 외부장치로 신호를 보내기 위해 BPSK 변조된 데이터 신호를 스위칭하는 역할을 담당한다. 스위칭 신호 전압이 논리신호 하이(high)일 때, 온(on)되고, 논리신호 로우(low)일 때, 오프(off)된다. 또한, NMOS 부하변조도 마찬가지로 안테나(100)의 한 단자(Ant-)에 1개의 부하 변조를 이용하여 외부장치와의 통신을 실시할 수 있다.

클럭생성부(230)를 설명한다. 도 5a와 도 5b는 클럭생성부(230)의 실시예를 보여주는 도면이다. 클럭생성부(230)의 입력은 Ant+ 단자에서 직접 연결되며, 클럭생성부(230)의 내부 회로는 디지털 슈미트 트리거(502) 또는 다중 인버터(501,503)로 구성된다. 이렇게 구성된 클럭생성부(230)의 출력 주파수는 외부장치의 케리어 주파수를 따라 가지만, 클럭의 폭이 50%인 듀티사이클은 아니다. 따라서, 이 신호를 뒷단의 클럭분주부(730)로 하여금 각각 2, 4, 8, 16분주하여 디지털 신호 처리부(120)에 필요한 클럭 주파수로 사용할 수 있다(1410단계).

커패시터(240)는 RFID 제작시 물리적인 형태에 아무런 영향을 주지 않는 커패시터로서 CPU와 논리소자가 많은 양의 소모전력을 요구할 경우, 안정적인 직류전원을 공급하기 위한 것으로서, 칩의 COB 혹은 카드 제작시 전원과 접지 사이에 연결한다.

이상으로 아날로그신호처리부(110)의 설명을 마치고, 다음으로 디지털 신호처리부(120)를 설명하도록 한다. 도 7은 디지털신호처리부의 내부 구성블럭을 나타낸 것이고, 도 8과 도 9는 각각 수신부(740) 및 송신부(750)의 입, 출력 신호 및 내부 상태신호를 나타낸 것이다.

클럭분주부(720)는 아날로그신호처리부(110)에서 검출된 13.56MHz의 클럭을 입력받아 2분주된 6.78MHz, 4분주된 3.39MHz, 8분주된 1.695MHz의 클럭을 생성하고 S/W로 이들 중 하나를 선택하여 송수신기준클럭발생부(710)에 입력하고 8분주된 1.695MHz는 변조부(730)에 입력하여 외부장치로 전송되는 신호를 BPSK변조하게 된다.

수신부(740)는 송수신기준클럭발생부(710)에서 생성된 수신기준클럭을 이용하여 이 클럭이 논리신호 하이(high)가 되는 순간마다 아날로그신호처리부(110)에서 생성된 수신신호를 샘플링(sampling)하여 8번에 한번 샘플링한 값을 데이터 값으로 저장하며, 수신 신호에서 한 프레임의 시작을 알리는 데이터시작신호(SOF;Start Of Frame)신호를 인식하여 이를 알리는 데이터시작검출신호(도면 8의 SOF검출신호)를 생성함과 동시에 내부 레지스터에 저장하여 S/W가 데이터시작신호임을 알 수 있도록 하며, 그리고 수신 신호에서 한 프레임의 끝을 알리는 데이터끝(EOF;End Of Frame)신호를 인식하여 이를 알리는 데이터끝검출신호(도면 8의 EOF검출신호)를 생성함과 동시에 내부 레지스터에 저장하여 S/W가 데이터끝신호임을 알 수 있도록 한다. 또한 수신 신호의 데이터시작신호와 데이터끝신호사이 동안 논리신호 하이(high)가 유지되는 수신상태신호를 발생시켜 이 신호가 논리신호 하이(high)인 동안에는 송신부(750)의 기능은 중지시키고 CRC 생성부(760)는 동작시킨다.

송신부(750)는 수신부(740)에서 데이터끝신호를 모두 수신한 후 ISO 14443에 명시된 TR0, TR1시간이 지난 후 송신가능신호를 발생시켜 논리연산부(130)에게 송신이 가능함을 알리고 이 신호를 감지한 논리연산부(130)는 송신데이터시작신호, 송신데이터끝신호, 또는 데이터를 보내라는 명령을 송신부(750)에 보낸다. 송신데이터시작신호, 송신데이터끝신호의 경우는 이들 신호를 위해 정의 된 번지가 존재하고 논리연산부(130)가 정의된 번지를 보내면 그에 해당하는 신호를 송신하게 된다. 데이터의 경우는 논리연산부(130)가 데이터를 위해 정의된 번지에 원하는 데이터 값을 보내면 데이터를 직렬 신호로 변환하여 송신하게 된다. 송신하는 방법은 논리연산부(130)에서 보낸 명령에 따라 송수신기준클럭발생부(710)에서 생성된 송신기준클럭을 이용하여 이 클럭이 논리신호 하이(high)가 되는 순간마다 송신데이터시작신호, 송신데이터끝신호, 또는 데이터를 직렬송신신호로 변환하여 1etu씩 변조부(730)로 보낸다. 동시에 이들 각각의 신호를 보내고 있음을 알리는 송신데이터시작지시신호(도9의 SOF송신신호), 송신데이터끝지시신호(도9의 EOF송신신호), 송신데이터지시신호(도9의 데이터송신신호)를 발생시킨다. 또한 송신부(750)는 수신부(740)에서 생성한 데이터끝신호가 발생한 후 ISO 14443에 명시된 TR0시간이 지난 후 논리신호 하이(high)가 되었다가 송신데이터끝지시신호의 전송이 끝난 후에논리신호 로우(low)가 되는 송신상태신호를 생성하며 이 신호가 논리신호 하이(high)인 동안에는 수신부(740)의 기능은 정지되고 CRC생성부(760)와 변조부(730)는 동작하게 된다(이상 1420 및 1430단계).

다음으로 변조부(730)를 설명한다. 도 10은 변조부(730)의 일 실시예 및 입출력신호를 보여주는 도면이다. 도 10을 보면, 클럭분주부(720)에서 생성된 1.695MHz 클럭을 이용하여 송신부(750)에서 생성된 송신신호를 BPSK변조된 신호로 변환하는 것을 알 수 있다. 클럭이 논리신호 하이(high)되는 시점에서 송신부(750)에서 생성된 송신신호 값을 앞단의 플립플롭(1000)이 샘플링하여 다음 클럭이 논리신호(high)되는 시점까지 그 값을 보존하면서 비교기(1010)에 입력하면, 비교기(1010)는 플립플롭(1000)에서 보존하고 있는 값과 송신부(750)에서 생성된 현재 시점의 송신신호 값을 비교하여 동일한 값이면 뒷 단의 플립플롭(1030) 값을 반전시키고, 다른 값이면 뒷 단의 플립플롭 값을 그대로 유지한다. 상기와 같은 논리회로를 구성하게 되면 변조부(730)의 출력 값은 송신부(750)에서 생성된 송신신호가 변화가 없는 구간에서는 1.695MHz 클럭을 2분주하기 때문에 847KHz 클럭 신호와 같고, 송신부(750)에서 생성된 송신신호가 변하는 시점에는 2분주를 하지 않아 위상 변위된 신호가 생성된다. 상기와 같은 방법으로 BPSK 변조된 송신신호는 아날로그신호처리부(110) 및 안테나(100)를 통해 외부장치로 전달되는데 글리치(glitch)가 전혀 발생하지 않으므로 RFID의 성능을 저하시키거나 외부장치기에서 수신 신호의 오류를 전혀 발생시키지 않는다.

다음으로 도 11을 참조하면서 송수신기준클럭발생부(710)를 설명한다. 송수신기준클럭발생부(710)은 클럭분주부(720)에서 생성한 분주 클럭을 이용하여 송수신에 필요한 기준 클럭을 생성한다. 이 모듈은 송신기준클럭과 수신기준클럭을 생성하여 각각 송신부(750)와 수신부(740)에 공급하는데, 만약 입력된 분주클럭이 1.695MHz일 경우, 수신기준클럭은 입력된 분주클럭의 2분주인 847kHz의 주파수를 가지는 클럭을 생성하고 송신기준클럭은 값이 논리신호 하이(high)인 구간은 수신기준클럭과 동일하나 주파수는 106kHz인 클럭을 생성하게 된다.

도 12는 CRC생성부(760)의 기능블럭으로서, 외부장치와 송수신시 데이터의 CRC값을 계산하는 LFSR모듈(362)과 LFSR제어신호 발생기(361)로 구성되어있다. LFSR 제어신호 발생기(361)는 송,수신기에서 발생하는 상태신호를 이용하여 LFSR을 초기화 시키는 LFSR 리셋 신호와 LFSR을 구동시키는 LFSR 동작신호를 발생시킨다. LFSR의 리셋신호를 생성하는 방법은 수신기에서 발생하는 데이터시작검출신호를 플립플롭(363)에 입력하고 송신부(750)에서 발생하는 송신데이터시작지시신호를 플립플롭(364)에 입력하여 이들 두 플립플롭의 출력을 논리합(OR)(368)시키면 된다. LFSR의 리셋신호가 논리신호 하이(high)가 되면 CRC값은 0x0000또는 0xFFFF가 된다. LFSR의 동작신호를 생성하는 방법은 수신부(740)에서 발생하는 데이터검출신호, 데이터시작검출신호의 반대값, 데이터끝검출신호의 반대값을 논리곱(AND)(367)시킨 값을 플립플롭(365)에 입력하고, 송신부(750)에서 발생하는 송신데이터지시신호를 플립플롭(366)에 입력하여 이들 두 플립플롭의 출력을 논리합(369)시키면 된다. LFSR의 동작신호가 논리 하이가 되면 송신시 또는 수신시에 데이터의 CRC값이 자동으로 계산된다(이상 1440 및 1450단계).

도 13은 디지털신호처리부를 구성하는 6개의 모듈 중에서 수신부(740), 송신부(750), 변조부(730), 그리고 CRC생성부(760)의 리셋신호를 생성하는 논리조합을 나타낸 것이다. 각각의 리셋조건을 설명하면, 송신부(750)는 수신부(740)의 수신상태신호가 논리신호 하이인 시간동안에는 리셋신호가 논리신호 로우가 되어 동작이 정지되고, 수신부(740)와 변조부(730)는 송신부(750)의 송신상태신호가 논리신호 하이인 시간동안에는 리셋신호가 논리신호 로우가 되어 동작이 정지되며, CRC생성부(760)는 수신부(740)의 수신상태신호가 논리신호 하이이거나 송신부(750)의 송신상태신호가 논리신호 하이인 시간동안에만 리셋신호가 논리신호 하이가 되어 동작하게 된다. 이와 같이 4개의 모듈을 특정조건에서 동작지키거나 정지시킴으로써 RFID의 전력소모를 줄일 수 있을 뿐만 아니라, 송신부(750)가 동작하고 있는 동안에 전력의 변화 등에 의해 수신부(740)로 불필요한 신호가 인가 되더라도 수신부(740)는 리셋 상태이므로 RFID의 안정된 동작을 유지할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 무선통신매체 및 그 동작방법은 간략한 회로 및 작은 소모 전력을 가지므로, RF 신호처리 성능을 높여주는 효과를 가진다. 그리고 아날로그 신호 처리 하드웨어 모듈 및 디지털 신호 처리 하드웨어 모듈을 각각의 반도체 IP 모델로 적용하는 동시에, 기존의 정보통신 단말기(휴대폰, PDA)에 단순한 하드웨어 변경 및 프로그램 변경으로 본 발명의 RF 신호 처리부를 직접 적용할 수 있다. 또한, CPU 및 논리소자 블록에서 많은 소모 전력을 요하는 경우에, 외부 커패시터를 이용하여 안정적인 전원공급을 할 수 있다.

RFID에 아날로그 신호 처리부(100)에서 수신된 직렬(serial) 신호를 인식하여 데이터로 변환한 후 논리연산부(130)에 전달하고, 논리연산부에서 송신하는 데이터를 직렬변환한 후 BPSK 변조(modulation) 하여 아날로그 신호 처리부에 전달하고, 수신 및 송신하는 데이터의 CRC값을 자동 생성하는 기능을 담당하는 별도의 디지털 신호 처리부를 두어 RFID의 기능 향상은 물론, 송수신시 발생할 수 있는 데이터 오류를 감소시킬 수 있다.

Claims

외부장치와 신호를 송수신하는 안테나;

상기 안테나가 수신한 제1아날로그 신호를 제1디지털 신호로 변환하여 출력하고, 상기 외부장치로 송신하고자 하는 제2디지털 신호를 제2아날로그 신호로 변환하여 상기 안테나로 송신하는 아날로그신호처리부;

소정의 송/수신 데이터를 처리하기 위한 기억수단 및 논리처리수단을 포함하는 논리연산부; 및

상기 아날로그신호처리부로부터 수신한 제1디지털 신호에 포함된 데이터 시작 신호, 데이터 끝 신호 및 데이터를 검출하여 상기 논리연산부로 전송하며, 상기 데이터 끝 신호의 검출 후에 상기 논리연산부로부터 출력되는 송신데이터시작신호, 송신데이터끝신호 및 송신 데이터를 기초로 상기 제2디지털 신호를 생성하여 상기 아날로그신호처리부로 전송하는 디지털신호처리부;를 포함하는 것을 특징으로 하는 무선통신매체.
제1항에 있어서, 상기 아날로그신호처리부는,

상기 제1아날로그 신호를 복조하여 상기 제1디지털 신호를 생성하는 복조부;

상기 제1아날로그 신호로부터 정전압을 생성하여 출력하고 과전압을 차단하며 시스템 리셋기능을 수행하는 전원부;

상기 제1아날로그 신호로부터 클럭신호를 추출하는 클럭생성부; 및

상기 제2디지털 신호를 스위칭하여 상기 제2아날로그 신호를 생성한 후 상기 제2아날로그 신호를 상기 안테나로 전송하는 부하변조부;를 포함하는 것을 특징으로 하는 무선통신매체.
제 2항에 있어서, 상기 복조부는,

상기 제1아날로그 신호를 미분한 후 상기 제1디지털 신호로 변환하는 것을 특징으로 하는 무선통신매체.
제 2항에 있어서, 상기 복조부는,

상기 안테나의 두 단자 중에서 적어도 하나의 단자와 연결되어 상기 제1아날로그 신호를 복조하는 것을 특징으로 하는 무선통신매체.
제 2항에 있어서, 상기 부하변조부는,

상기 안테나의 두 단자 중에서 적어도 하나의 단자와 연결되어 상기 제2아날로그 신호를 상기 안테나로 전송하는 것을 특징으로 하는 무선통신매체.
제 2항에 있어서, 상기 아날로그신호처리부는,

상기 전원부와 접지 사이에 위치하여 상기 정전압의 안정적 공급을 제공하는 커패시터;를 더 포함하는 것을 특징으로 하는 무선통신매체.
제 1항에 있어서,

상기 아날로그신호처리부는 상기 제1아날로그 신호로부터 클럭신호를 추출하고,

상기 디지털신호처리부는,

상기 클럭신호를 제1클럭신호 및 제2클럭신호로 분주하는 클럭분주부;

상기 제1클럭신호를 기초로 상기 제1디지털 신호를 샘플링하기 위한 수신기준클럭 및 상기 제2디지털 신호를 송신하기 위한 송신기준클럭을 생성하는 송수신기준클럭발생부;

상기 수신기준클럭을 기초로 상기 제1디지털 신호에 포함된 데이터 시작 신호, 데이터 끝 신호 및 데이터를 검출하고 각각을 출력하는 수신부;

상기 데이터 끝 신호가 검출되고 소정의 시간이 경과되면 상기 논리연산부로 송신가능상태를 지시하고, 이에 따라 상기 논리연산부로부터 출력되는 송신데이터시작신호, 송신데이터끝신호 및 송신데이터를 수신하여 직렬신호로 변환하는 송신부;

상기 제2클럭신호를 기초로 소정의 변조방식에 따라 상기 직렬신호를 변조하여 생성한 상기 제2디지털 신호를 상기 아날로그신호처리부로 전송하는 변조부; 및

상기 제1디지털 신호 및 상기 제2디지털 신호의 오류제어수단을 포함하는CRC생성부;를 포함하는 것을 특징으로 하는 무선통신매체.
제 7항에 있어서,

상기 수신부는 상기 데이터 시작 신호를 검출한 때부터 상기 데이터 끝 신호를 검출할 때까지 상기 제1디지털 신호가 수신중임을 지시하는 제1제어신호 활성화하고,

상기 송신부는 상기 제1제어신호가 비활성화되면 동작하는 것을 특징으로 하는 무선통신매체.
제 7항에 있어서,

상기 송신부는 상기 수신부에 의해 데이터 끝 신호가 검출되면 소정의 시간 경과 후에 송신가능상태를 지시하는 제2제어신호를 활성화하고,

상기 수신부는 상기 제2제어신호가 비활성화되면 동작하는 것을 특징으로 하는 무선통신매체.
제 7항에 있어서, 상기 CRC 생성부는,

상기 데이터 시작 신호, 상기 송신데이터시작신호 및 상기 데이터의 검출 여부를 기초로 리셋 및 활성화되는 것을 특징으로 하는 무선통신매체.
제 7항에 있어서, 상기 변조부는,

상기 제2클럭신호를 기초로 상기 직렬신호를 샘플링 한 후, 상기 샘플링한 값과 상기 직렬신호를 비교하고, 상기 비교 결과에 따라 상기 샘플링 한 값의 위상 반전여부를 결정하여 상기 제2디지털 신호를 생성하는 것을 특징으로 하는 무선통신매체.
(a) 외부장치로부터 제1아날로그 신호를 수신하는 단계;

(b) 상기 제1아날로그 신호를 제1디지털 신호로 변환하는 단계;

(c) 상기 제1디지털 신호에 포함된 데이터 시작 신호, 데이터 및 데이터 끝 신호를 검출하는 단계;

(d) 상기 데이터 시작 신호와 상기 데이터 끝 신호의 검출 사이 동안에 상기 데이터를 논리처리하는 단계;

(e) 상기 데이터 끝 신호의 검출 후에 생성되는, 상기 외부장치로 전송하고자 하는 송신 데이터, 상기 송신 데이터의 시작 신호 및 끝 신호를 기초로 제2디지털 신호를 생성하는 단계;

(f) 상기 제2디지털 신호를 제2아날로그 신호로 변환하는 단계; 및

(g) 상기 제2아날로그 신호를 상기 외부장치로 송신하는 단계;를 포함하는 것을 특징으로 하는 무선통신매체의 동작방법.
제 12항에 있어서,

상기 (b) 단계는 상기 제1아날로그 신호로부터 클럭신호를 추출하는 단계를 더 포함하고,

상기 (c) 단계는, (c1) 상기 클럭신호를 제1클럭신호 및 제2클럭신호로 분주하는 단계; (c2) 상기 제1클럭신호를 기초로 상기 제1디지털 신호를 샘플링하기 위한 수신기준클럭 및 상기 제2디지털 신호를 송신하기 위한 송신기준클럭을 생성하는 단계; (c3) 상기 수신기준클럭을 기초로 상기 제1디지털 신호에 포함된 데이터 시작 신호, 데이터 끝 신호 및 데이터를 검출하는 단계;를 포함하고,

상기 (e) 단계는 상기 제2클럭신호를 기초로 소정의 변조방식에 따라 변조된 상기 제2디지털 신호를 생성하는 단계;를 포함하는 것을 특징으로 하는 무선통신매체의 동작방법.