[go: up one dir, main page]

KR100449874B1 - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR100449874B1
KR100449874B1 KR1019970039630A KR19970039630A KR100449874B1 KR 100449874 B1 KR100449874 B1 KR 100449874B1 KR 1019970039630 A KR1019970039630 A KR 1019970039630A KR 19970039630 A KR19970039630 A KR 19970039630A KR 100449874 B1 KR100449874 B1 KR 100449874B1
Authority
KR
South Korea
Prior art keywords
transistor
mos transistor
integrated circuit
source
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970039630A
Other languages
English (en)
Other versions
KR19980018815A (ko
Inventor
미치아키 야마
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR19980018815A publication Critical patent/KR19980018815A/ko
Application granted granted Critical
Publication of KR100449874B1 publication Critical patent/KR100449874B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

출력트랜지스터로서 MOS트랜지스터를 사용하는 반도체 집적회로장치에 있어서,
그 게이트(gate)전극의 분포정수적(分布定數的)인 배선저항을 용이하게 저감할 수 있는 구조로 하므로서 그 스위칭속도 및 전달효율을 높이도록 하여, 반도체 집적회로장치의 손실을 저감시켜 이 반도체장치를 사용한 기기의 동작가능시간을 용이하게 연장시킬 수 있도록 한다.
그 해결수단으로서, 대(大)전류를 출력하기 위한 트랜지스터로서 MOS형 트랜지스터 T1을 사용하는 반도체 집적회로장치에 있어서, 트랜지스터 T1의 소스(Source)및 드레인(drain)은, 각각의 주위가 게이트전극(2)으로 둘러싸인 복수개의 소스영역(1a)및 트레인영역(1b)을 각각 병렬로 접속하여 형성시킨다.

Description

반도체 집적회로장치
본 발명은 반도체 집적회로장치에 관한 것이며, 더욱 상세히는 그 출력회로로서 사용되는 트랜지스터의 구성에 관한 것이다.
전지를 전원으로 하는 휴대용기기의 구동회로 등이나 스위칭전원의 스위치회로 등에서는, 반도체 집적회로장치의 소비전류를 저감하여 기기의 동작가능시간을 조금이라도 길게하기 위해, 출력 등에 대전류가 흐르는 트랜지스터에 도 2의 회로도로 나타내는 바와 같은 MOS형 트랜지스터(이하, 「MOS트랜지스터」로 약기함)를 사용하는 것이 많았다.
즉, MOS트랜지스터는 전압제어로 동작하며 바이폴러(bipolar)형의 트랜지스터와 같이 베이스전류를 흘릴 필요가 없기 때문에, 적어도 베이스전류로서 소비되는 전력분은 기기의 동작시간을 연장할 수 있게 된다.
특히, 구동하는 전류가 큰 출력용의 트랜지스터의 경우는 베이스전류로 인한 손실도 무시할 수 없는 경우가 많았다.
도 2에 도시하는 출력회로는, 제 1의 전원전압(VDD1)과 기준전위(GND) 사이에 직렬로 접속된 N형의 MOS트랜지스터 T1 및 T2와, MOS트랜지스터 T1의 게이트에 배선 S1을 통하여 드레인이 접속된 P형의 MOS트랜지스터 T3 및 N형의 MOS트랜지스터 T4로 구성되어 있다.
그리고, MOS트랜지스터 T3의 소스는 제 1의 전원전압(VDD1) 보다 전압치가 높은 제 2의 전원전압(VDD2)에 접속됨과 동시에 MOS트랜지스터 T4의 소스는 기준전위(GND)에 접속되며, MOS트랜지스터 T2, T3 및 T4의 게이트는 도시하지 않은 다른 회로로부터의 제어신호가 접속되고, MOS트랜지스터 T1 및 T2의 접속점은 출력단자(OUT)에 접속된 구성으로 되어 있다.
또, MOS트랜지스터 T3의 N형 반도체기판(이하, 「서브스트레이트」라고도 함)은 제 2의 전원전압(VDD2)에 접속되며, MOS트랜지스터 T2 및 T4의 P형 웰은 GND에 접속되며, MOS트랜지스터 T1의 P형 웰은 출력단자(OUT)와 동일한 전위로 접속되어 있다.
또한, 각 MOS트랜지스터내의 저항 R1∼R4는 각 MOS트랜지스터의 도통(ON)시의 ON저항을 나타내며, 저항 R5는 MOS트랜지스터 T1의 게이트 저항을 나타내고 있다.
MOS트랜지스터 T1 이외의 MOS트랜지스터의 게이트 저항은 그 구동능력이 비교적 작아, 게이트 저항에 의한 영향이 적기 때문에 생략하고 있다.
도 2에 도시하는 바와 같은 출력회로의 MOS트랜지스터 T1의 종래구조에 대하여 도 3의 레이아웃 도면을 이용하여 설명한다.
도 3의 MOS트랜지스터 T1'은, 반도체기판 중에 N형 불순물을 도입하는 것에 의해 형성된 소스영역(1a) 및 드레인영역(1b)이 되는 확산영역과, 소tm영역(1a) 및 드레인영역(1b) 사이의 상방에 복수개가 평행으로 형성된 폴리실리콘 등으로 된 게이트(2)와, 소스영역(1a) 및 드레인영역(1b)을 각각 복수로 접속하여 하나의 소스전극 및 드레인전극으로 함과 동시에 다른 회로나 출력단자에 접속하기 위한 알루미늄 등으로 된 금속배선층(3a) 및 (3b)와, 각 확산영역과 각 금속배선층을 전기적으로 접속하기 위한 접속구멍(이하, 「콘택트」라고도 함)(4)으로 구성되어 있는 모양을 나타내고 있다.
또한, 각 제조공정은 일반적인 MOS프로세서에 의해 형성하면 되므로, 제조방법의 상세한 설명은 생략한다.
그러나, 종래의 MOS트랜지스터로 구동능력을 크게 할 때의 구조는, 도 3에 나타내는 바와 같이, 단위 채널폭(W')이 채널길이(L)의 수십배 내지 수백배나 되는 MOS트랜지스터를 병렬로 복수 접속하여 하나의 MOS트랜지스터 T1'으로 하도록 되어 있기 때문에 다음과 같은 문제가 있다.
즉, 게이트(2)가 되는 폴리실리콘의 단위면적당 저항치(비저항 : 比抵抗)는 일반적으로 수십Ω이나 있으면서도 확산영역의 바깥측에서 금속배선층(3c)으로 접속될 뿐이므로, 폴리실리콘 보다 비저항치가 낮은 금속배선층(3c)으로부터 떨어진 위치의 게이트(2)는 그 분포정수적(分布定數的)인 저항 및 기생용량과 MOS트랜지스터 T3 및 T4의 ON저항 R3 및 R4의 영향 등에 의해 신호의 전달이 늦어지고, MOS트랜지스터 T1'의 도통 및 차단의 전환속도(이하, 「스위칭속도」라고 함)가 늦어지게 되므로, 스위칭속도를 그다지 빠르게 할 수 없었다.
또, 스위칭속도가 늦으면 스위칭시에 전원선 사이에 관통전류가 흘러 손실이 크게 되기 때문에, 전달효율을 높여 기기의 동작가능시간을 더욱 늘리는 것이 어려웠다.
그래서 본 발명은, 출력트랜지스터로서 MOS트랜지스터를 사용하는 반도체 집적회로에 있어서, 그 게이트의 분포정수적인 배선저항을 용이하게 저감할 수 있는 구조로 하므로서 그 스위칭속도 및 전달효율을 높이도록 하고, 반도체 집적회로장치의 손실을 저감하여 이 반도체 장치를 사용한 기기의 동작가능시간을 용이하게 연장시킬수 있도록 하는 것을 목적으로 한다.
도 1은 본 발명의 반도체 집적회로장치의 MOS트랜지스터의 구조를 나타내는 설명도.
도 2는 MOS트랜지스터를 사용한 출력회로의 예를 나타낸 회로도.
도 3은 종래의 MOS트랜지스터의 레이아웃(layout)의 예를 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명
1a. 확산영역(소스영역), 1b. 확산영역(드레인영역)
1c. 확산영역(batting contact), 2. 게이트(폴리실리콘층)
3a∼3c. 금속배선층(알루미늄층), 4. 접속구멍(콘택트)
5. 반도체기판(서브스트레이트), 6. 웰(P-well)
7. 절연체 (LOCOS), 8. 보호막
상기의 문제점을 해결하고 목적과제를 달성하기 위하여, 본 발명의 반도체 집적회로장치는, 대전류를 출력하기 위한 트랜지스터로서 MOS형의 트랜지스터가 반도체기판상에 형성된 반도체 집적회로장치에 있어서,
상기 트랜지스터의 소스 및 드레인은 각각의 주위가 게이트전극으로 둘러싸인 복수개의 소스영역 및 드레인영역을 각각 병렬로 접속하여 형성되고, 인접한 소스와 드레인 사이의 게이트전극 바로 아래에 채널이 형성되며, 상기 소스 및 드레인은 정방형이고,
상기 게이트전극은 격자형태로 형성되며,
상기 각 소스영역 또는 드레인영역의 주변에 3개 이상의 드레인영역 또는 소스영역이 형성되어 있고,
상기 반도체기판 중에 형성된 웰영역을 소정의 전위로 접속하기 위하여 확산영역이 상기 트랜지스터의 각 소스영역의 중심부를 통과하도록 형성되어 있는 것을 특징으로 한다.
상기와 같이 구성하므로서, 폴리실리콘층에 비해 저저항의 금속배선층과의 접속으로부터 격리된 위치의 게이트의 분포정수적인 저항을 용이하게 저감할 수 있도록 된다.
또, 반도체기판 또는 반도체기판 중에 형성된 웰영역의 분포정수적인 저항을 용이하게 저감하여 전위를 안정시킬 수가 있게 된다.
(실시예)
이하에 본 발명의 실시형태를 도 1을 참조하여 상세히 설명한다.
또한, 본 명세서에서는 전 도면을 통하여 동일하거나, 동일한 부위에는 동일의 부호를 부여하여 설명을 간략화하도록 하고 있다.
도 1은 본 발명의 반도체 집적회로장치에 사용되는 출력용의 N형 MOS트랜지스터 T1의 구조를 나타내고, 도 1(a)는 그 요부상면도, 도 1(b)는 도 1(a)의 Y1-Y2에 따른 단면도, 도 1(c)는 도 1(a)의 Y3-Y4에 따른 단면도를 도시하고 있다.
또, 알기 쉽게 하기 위해, 각 도면의 동일한 주요부에는 같은 사선을 표시함과 동시에, 단면도에서의 각층의 두께는 모식적으로 표현하고 있다.
도 1(a)의 상면에서 본 레이아웃도를 나타내는 출력용 MOS트랜지스터 T1는, 격자형으로 배치된 폴리실리콘 등에 의한 게이트(2)와, 주위를 게이트(2)로 둘러싸인 영역에 N형의 불순물이 열확산 또는 이온주입되어 형성된 복수개, 예를 들면 수백 내지 수천개의 소스영역(1a) 및 드레인영역(1b)과, 소스영역(1a)상에 평행으로 형성되며 복수의 소스영역(1a)을 병렬접속하여 하나의 소스전극으로 하기 위한 알루데늄 등으로 된 금속배선층(3a)과, 드레인영역(1b)상에 형성되며 복수의 드레인영역(1b)을 병렬접속하여 하나의 드레인전극으로 하기 위한 금속배선층(3b)과, 게이트(2)의 단말부를 접속하며 그 분포정수적인 저항치를 저감하기 위한 금속배선층(3c)과, 각 확산영역과 각 금속배선층을 전기적으로 접속하기 위한 접속구멍(이하, 「콘택트」라고도 함)(4)으로 구성되어 있다.
즉, 각 소스영역(1a) 및 드레인영역(1b)의 주위에는 채널길이가 L로서 단위채널폭이 W의 단위 MOS트랜지스터가 다수 형성되는 것으로 되고, 각 단위채널폭의 합계가 MOS트랜지스터 T1의 구동능력을 규정하는 총채널폭으로 되어 있다.
또, 게이트(2)가 격자형으로 형성되어 있기 때문에, 그 분포정수적인 저항을 종래에 비해 용이하게 저저항화 할 수 있게 되어 있다.
도 1(b) 및 도 1(c)의 단면도에 기초하여 MOS트랜지스터 T1의 구성에 대하여 더욱 상세히 설명한다.
도 1(b)에 도 1(a)의 Y1-Y2에 따른 단면도를 나타내는 바와 같이, N형의 반도체기판(이하, 「서브스트레이트」라고도 함)(5)의 일부가 선택적 산화막(「LOCOS」라 함)(7)으로 둘러싸인 영역(「액티브 에리어」이라 함)에 P형의 불순물이 도입되어 웰(6)이 형성되고, 웰(6)중에 N형의 불순물이 도입된 확산영역(1a)이 복수 형성되며, 확산영역(1a)의 상방주변부에 폴리실리콘층에 의한 게이트(2)가 형성되고, 각 확산영역(1a) 및 게이트(2)의 상방에 금속배선층(3a)이 형성되고, 게이트(2) 및 금속배선층(3a)의 상부에 산화막이나 질화막 등에 의한 보호막(8)이 형성된 구성으로 되어 있다.
또한, 각 확산영역(1a)의 중앙부에는 확산영역(1a)을 관통하듯이 P형의 불순물이 도입되어 웰(6)을 소정의 전위로 접속하기 위한 확산영역(「batting contact」라 함)(1c)이 각각 형성되고, 각 확산영역(1a) 및 (1c)는 금속배선층(3a)을 통하여 도시하지 않은 출력단자(OUT)에 각각 접속되어 있다.
이와 같은 구성으로 되어 있기 때문에, 웰(6)의 분포정수적인 저항을 용이하게 저저항으로 할 수 있어 그 전위를 안정적으로 유지할 수 있게 된다.
한편, MOS트랜지스터 T1의 드레인은, 도 1(c)에 도 1(a)의 Y3-Y4에 따른 단면도를 나타내는 바와 같이, 확산영역(1c)에 상당하는 것이 없는 이외에는 확산영역(1a)과 동일하게 형성된 복수의 드레인영역(1b)으로서 구성되며, 각 드레인영역(1b)이 금속배선층(3b)을 통하여 전원전압선(VDD1)에 각각 접속된 구성으로 되어 있다.
또한, 이상의 설명에서는, N형의 반도체기판을 사용한 1층 배선인 경우의 레이아웃만을 도시하였으나, P형의 반도체기판을 사용한 반도체집적회로 장치에도 동일하게 형성될 수 있음은 물론이고, 금속배선층이 2층 이상의 다층 배선기술을 이용한 반도체 집적회로장치에도 동일하게 사용할 수가 있다.
또, 각 소스영역 전역에 웰(6)로 소정의 전위를 접속하기 위한 확산층(1c)을 설치한 레이아웃을 나타내고 있으나, 복수개마다 또는 게이트 주변부에만 확산층(1c)을 설치하도록 해도 상관없고, 확산영역(1c)을 확산영역(1a)의 중앙부 이외에 설치하여도 좋다.
또한, 각 소스영역(1a)이나 드레인영역(1b) 및 접속구멍(4)의 형상이 정방형의 경우만을 나타내고 있으나, 6각형 등의 정방형 이외의 다각형의 것이라도 무효영역이 다소 형성될 뿐 동일한 효과가 기대될 수 있다.
또, 도 2의 출력회로에 대해서만 나타내고 있으나, MOS트랜지스터 T2에 본 발명의 MOS트랜지스터를 사용해도 상관없다.
또한, MOS트랜지스터 T2 내지 T4 대신에 바이폴러형 트랜지스터를 사용한 출력회로나 다른 구성의 출력회로에 사용하여도 상관없다.
이상 상세히 설명한 바와 같이, 본 발명의 반도체 집적회로장치에 의하면,폴리실리콘층에 비해 저저항의 금속배선층과의 접속으로부터 격리된 위치의 게이트의 분포정수적인 저항치를 용이하게 저감할 수 있도록 되어 있기 때문에, 용이하게 그 스위칭속도 및 전달효율을 높일 수 있게 되어, 반도체 집적회로장치의 손실을 저감하여 이 반도체장치를 사용하는 기기의 동작가능시간을 용이하게 연장시킬수 있게 되는 효과가 있다.
또한, 반도체기판 또는 반도체기판 중에 형성된 웰영역의 분포정수적인 저항치를 용이하게 저감하여 전위를 안정시킬수 있게 되므로, 출력용 MOS트랜지스터와 같은 대면적의 트랜지스터 소자라도 그 레이아웃이 용이하게 되어 레이아웃기간을 용이하게 단축할 수 있게 됨과 동시에, MOS트랜지스터의 ON시의 내(耐)전압을 높게 유지할 수 있게 되는 효과가 있다.

Claims (2)

  1. 대전류를 출력하기 위한 트랜지스터로서 MOS형 트랜지스터를 이용하는 반도체 집적회로 장치에 있어서,
    상기 트랜지스터의 소스 및 드레인은 주위를 게이트 전극으로 포위하는 복수개의 소스 영역 및 드레인 영역이 각각 병렬로 접속되어 형성되어 있고,
    상기 게이트 전극은 격자 형상으로 되어 있고,
    각 소스 영역 또는 드레인 영역의 주변에는 3 개 이상의 드레인 영역 또는 소스 영역이 각각 형성되어 있으며,
    상기 트랜지스터의 각 소스 영역에는 반도체 기판 중에 형성된 웰 영역을 소정의 전위로 접속하기 위한 확산영역이 각각 설치되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제 1 항에 있어서,
    상기 확산영역은 상기 트랜지스터의 각 소스영역의 중심부를 통과하도록 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
KR1019970039630A 1996-08-23 1997-08-20 반도체집적회로장치 Expired - Fee Related KR100449874B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8222850A JPH1065146A (ja) 1996-08-23 1996-08-23 半導体集積回路装置
JP222850 1996-08-23

Publications (2)

Publication Number Publication Date
KR19980018815A KR19980018815A (ko) 1998-06-05
KR100449874B1 true KR100449874B1 (ko) 2004-12-23

Family

ID=16788886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039630A Expired - Fee Related KR100449874B1 (ko) 1996-08-23 1997-08-20 반도체집적회로장치

Country Status (3)

Country Link
US (1) US6121657A (ko)
JP (1) JPH1065146A (ko)
KR (1) KR100449874B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679274B2 (ja) 1999-06-14 2005-08-03 ローム株式会社 サーマルプリントヘッド及びこのサーマルプリントヘッドを用いたプリンタ
JP2003007844A (ja) * 2001-04-09 2003-01-10 Seiko Instruments Inc 半導体装置
US7202538B1 (en) * 2003-08-25 2007-04-10 National Semiconductor Corporation Ultra low leakage MOSFET transistor
US6975133B1 (en) * 2004-05-27 2005-12-13 International Business Machines Corporation Logic circuits having linear and cellular gate transistors
TWI392077B (zh) * 2004-11-08 2013-04-01 Intersil Inc 改良之靜電放電結構
TWI261891B (en) * 2004-12-24 2006-09-11 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
US7705428B2 (en) * 2006-03-21 2010-04-27 United Microelectronics Corp. Varactor
US20090072314A1 (en) * 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
TW201417229A (zh) * 2012-10-18 2014-05-01 Keystone Semiconductor Corp 電晶體佈局裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JPH07221192A (ja) * 1994-02-02 1995-08-18 Nissan Motor Co Ltd パワーｍｏｓｆｅｔ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5681972A (en) * 1979-12-07 1981-07-04 Toshiba Corp Mos type field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JPH07221192A (ja) * 1994-02-02 1995-08-18 Nissan Motor Co Ltd パワーｍｏｓｆｅｔ

Also Published As

Publication number Publication date
US6121657A (en) 2000-09-19
KR19980018815A (ko) 1998-06-05
JPH1065146A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US6140682A (en) Self protected stacked NMOS with non-silicided region to protect mixed-voltage I/O pad from ESD damage
JP5190913B2 (ja) 半導体集積回路装置
US4771327A (en) Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings
KR100449874B1 (ko) 반도체집적회로장치
KR100260982B1 (ko) 반도체 장치
JP2822781B2 (ja) マスタスライス方式半導体集積回路装置
KR900003029B1 (ko) 칩을 갖는 집적회로 장치
KR20010021489A (ko) 반도체 집적 회로
US7473974B2 (en) Semiconductor circuit device including a protection circuit
US6979870B2 (en) Semiconductor integrated circuit including CMOS logic gate
JP2737629B2 (ja) Ｃｍｏｓ構成の出力回路を有する半導体装置
JP2002083933A (ja) 半導体装置
JPH1012746A (ja) 半導体装置
JP2933671B2 (ja) 半導体集積回路装置
JPH0787240B2 (ja) 半導体集積回路
JP3168651B2 (ja) 半導体記憶装置
JPH08222640A (ja) 半導体集積回路装置
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
JPH0412627B2 (ko)
JPS6036110B2 (ja) 半導体装置
JP2005051270A (ja) 半導体集積回路装置
JPH0251269A (ja) 半導体集積回路装置及びその製造方法
JP2001223277A (ja) 入出力保護回路
JPH039628B2 (ko)

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140914

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140914

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000