[go: up one dir, main page]

KR100446276B1 - 펄스 신호 발생기 - Google Patents

펄스 신호 발생기 Download PDF

Info

Publication number
KR100446276B1
KR100446276B1 KR1019970038730A KR19970038730A KR100446276B1 KR 100446276 B1 KR100446276 B1 KR 100446276B1 KR 1019970038730 A KR1019970038730 A KR 1019970038730A KR 19970038730 A KR19970038730 A KR 19970038730A KR 100446276 B1 KR100446276 B1 KR 100446276B1
Authority
KR
South Korea
Prior art keywords
signal
output
comparator
signal generator
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970038730A
Other languages
English (en)
Other versions
KR19990016247A (ko
Inventor
연상흠
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1019970038730A priority Critical patent/KR100446276B1/ko
Publication of KR19990016247A publication Critical patent/KR19990016247A/ko
Application granted granted Critical
Publication of KR100446276B1 publication Critical patent/KR100446276B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Pulse Circuits (AREA)

Abstract

비교기, 구동부, 지연 신호 발생부, 및 스위칭 소자를 구비하는 펄스 신호 발생기가 개시되어 있다. 비교기는 단위 계단파 신호와 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력한다. 구동부는 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력한다. 지연 신호 발생부는 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력한다. 스위칭 수단은 지연 신호 발생부로부터 출력되는 지연 신호에 의해 제어되어 출력 단자와 접지 단자 사이를 전기적으로 접속시킨다. 본 발명에 의하면, 펄스 신호 발생기에 있어서 입력 단자에 입력되는 단위 계단파 신호의 라이징 타임에 상관없이 내부적으로 설정된 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있다. 따라서 내부 로직 회로의 구성 소자들의 전달 속도에 따라 적당한 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있고 또한 입력 단자에 존재하는 노이즈의 영향을 방지할 수 있으므로 리셋 동작을 위한 펄스 신호를 필요로 하는 반도체장치에 유용하다. 그러므로 제품의 신뢰성을 높이는 동시에 이러한 펄스 신호 발생기를 반도체 장치의 내부에 내장 설계함으로서 제품의 원가를 감소시킬 수 있는 효과를 가진다.

Description

펄스 신호 발생기
본 발명은 계단파 신호를 입력하여 펄스(Pulse) 신호를 발생시키는 펄스 신호 발생기(Pulse Signal Generator)에 관한 것으로서, 특히 계단파 입력 신호의 라이징 타임(Rising Time)에 상관없이 또한 임의의 폭(Width)을 가지는 펄스 신호를 발생시키는 펄스 신호 발생기에 관한 것이다.
도 1은 종래의 펄스 신호 발생기의 회로도를 나타내고 있다.
도 1을 참조하면, 종래의 펄스 신호 발생기는 커패시턴스 소자(100) 및 저항소자(110)를 구비한다.
커패시턴스 소자(100)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속되어 있으며 입력 단자(IN)로부터 입력되는 신호를 입력하여 차징(Charging)한다.
저항 소자(110)는 출력 단자(OUT)와 접지 단자(GND) 사이에 접속되어 있다.
도 1에 나타나 있는 바와 같이 종래의 펄스 신호 발생기는 커패시턴스 소자(100)의 커패시턴스 값(C)과 저항 소자(110)의 저항값(R)에 따른 외부 RC 시정수(Time Constant)를 가지는 미분기이다. 즉 종래의 펄스 신호 발생기는 외부 RC 시정수를 가지는 미분기를 사용하여 입력되는 신호의 라이징 에지(Rising edge) 혹은 폴링 에지(Falling Edge)에서 펄스 신호를 발생시킨다.
도 1에서, 커패시턴스 소자(100)와 저항 소자(110)를 통하여 시간에 따라 변화하여 흐르는 전류를 i(t)라고 하고 입력 단자(IN)에 입력되는 신호의 시간에 따른 전압 성분을 vin(t)라고 하면, 아래와 같은 식이 성립한다.
[수학식 1]
Figure pat00001
여기서 만약에 입력 신호 vin(t)이 시간, t가 제로(Zero)인 경우에 전압값(VIN)을 가지고 소정의 기간, 즉 t0동안 변화하지 않는 계단파 신호라고 하면, 다음과 같은 수식으로 표현할 수 있다.
[수학식 2]
Figure pat00002
수학식 2에 나타나 있는 입력 신호 vin(t)을 수학식 1에 대입한 다음, 시간 t가 0≤t〈t0의 경우를 고려하여 수학식 1을 시간 성분에 대하여 미분하면 아래와 같은 식으로 나타내어 진다.
[수학식 3]
Figure pat00003
그러므로, 시간 t가 0≤t<t0의 경우 전류 i(t)는 다음과 같은 식으로 나타내어진다.
[수학식 4]
Figure pat00004
여기서 A는 비례 상수이며 시간 t가 제로인 경우에 입력 신호 vin(t)이 전압값(VIN)을 가지는 조건을 이용하여 그 값이 구해진다.
출력 단자(OUT)로부터 출력되는 출력 신호, vout(t)는 저항 소자(110)에 걸리는 전압값으로서 수학식 4를 이용하여 다음과 같은 식으로 나타내어진다.
[수학식 5]
Figure pat00005
도 2a와 도 2b는 수학식 2에 나타나 있는 바와 같이 라이징 타임이 제로(Zero)인 계단파 입력 신호, vin(t)에 대한 도 1의 동작을 설명하기 위한 입력 신호, vin(t)과 출력 신호, vout(t)의 타이밍도를 각각 나타내고 있다.
도 2a와 도 2b에서 알 수 있는 바와 같이, 라이징 타임이 제로인 계단파 입력 신호, vin(t)이 입력 단자(IN)를 통하여 입력되면, 수학식 5에 나타나 있는 바와 같이 출력 신호, vout(t)는 시간, t가 제로인 경우에 입력 신호, vin(t)의 전압값(VIN)을 가지다가 시정수 RC에 따라 감쇠하여, 펄스 신호의 형태를 가지는 출력신호, vout(t)가 출력 단자(OUT)를 통하여 출력한다.
이와 같이 종래의 펄스 신호 발생기는 외부 RC시정수를 가지는 미분기를 이용하여 펄스 신호를 발생시킨다. 따라서 이러한 펄스 신호 발생기를 외부 리셋(Reset) 하이('H') 신호에 대하여 내부 로직(Logic) 회로 부분을 리셋 시키기 위한 회로 구성으로 사용되는 경우에 다음과 같은 문제점들이 발생할 수 있다.
첫째, 내부 로직 회로 부분의 구성 소자들의 전달 속도가 낮은 경우에, 예를들면 IIL로 구성된 바이폴라(Bipolar) 로직 회로인 경우에 짧은 펄스 폭의 입력에 대하여 응답속도의 문제로 리셋 동작의 불량이 발생할 수 있다. 이 때 펄스 신호 발생기의 외부 RC 시정수를 키워야 하는 데 커패시턴스 소자와 저항 소자의 크기에 따른 한계성으로 인하여 어느 정도 한계를 가진다.
둘째, 도 1에 나타나 있는 펄스 신호 발생기에 있어서 입력 신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에는 펄스 신호가 발생되지 않게 된다.
셋째, 도 1에 나타나 있는 펄스 신호 발생기에 있어서 입력 신호, vin(t)이 없는 경우에 입력 단자(IN)에 존재할 수 있는 노이즈(Noise)에 의해서 내부 로직회로 부분의 오동작이 유발될 수 있다.
도 3a와 3b는 위에서 언급한 문제점들 중에서 입력 신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에 발생하는 문제점을 설명하기 위하여 입력 신호, vin(t)과 출력 신호, vout(t)를 각각 나타내고 있다.
도 3a와 3b로부터 알 수 있는 바와 같이, 종래의 펄스 신호 발생기는 입력신호, vin(t)의 라이징 타임(Rising Time)이 큰 경우에 출력 신호, vout(t)가 펄스신호로서 작용할 수 있을 정도에 미치지 않는다.
이와 같이 종래의 펄스 신호 발생기는 RC 미분기를 구성하여 단위 계단파 입력에 대한 신호 에지 부분에서의 펄스 신호를 발생시킨다. 그러나 도 2a 및 도 2b로부터 알 수 있는 바와 같이 출력되는 펄스 신호 자체가 시간에 대한 지수 감쇠적인 특성을 가지므로 내부 로직 회로 볼록과 연결되어 사용될 경우에 로직 회로 부분의 입력 문턱 전압 에 따라 리셋 동작이 일어나는 시간(Reset On Time)의 변화가 오게 된다. 또한 3a, 및 도 3b에 나타난 바와 같이 단위 계단파 입력의 라이징 타임 혹은 폴링 타임이 큰 경우에는 출력 펄스 신호의 피크(Peak) 자체가 감쇄되어 리셋 신호로서는 사용이 불가능하다.
따라서 본 발명의 목적은 단위 계단파 신호를 입력하여 펄스 신호를 출력하는 펄스 신호 발생기에 있어서 출력되는 펄스 신호의 펄스 폭을 임의로 설정할 수 있는 펄스 신호 발생기를 제공하는 데 있다.
본 발명의 다른 목적은 단위 계단파 신호를 입력하여 임의의 펄스 폭을 가지는 펄스 신호 발생기를 구비하는 반도체 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 펄스 신호 발생기는 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기; 상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부; 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부; 상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 펄스 신호 발생기를 구비하는 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 구체적인 실시예들에 대하여 자세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 펄스 신호 발생기의 블록도를 나타내고 있다.
도 4를 참조하면, 본 발명의 실시예에 따른 펄스 신호 발생기는 비교기(200), 구동부(210), 지연 신호 발생부(300), 및 스위칭 수단(370)을 구비한다.
비교기(200)는 입력 단자(IN)로부터 단위 계단파 신호(vin)와 기준 전압(VREF1)을 입력하여 이에 따라 하이('H') 레벨이 되는 신호를 출력한다. 즉 비교기(200)는 입력 단자(IN)로부터 단위 계단파 신호(vin)와 기준 전압(VREF1)을 입력하여 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 큰 값을 가지는 경우에만 하이('H') 레벨이 되는 신호를 출력한다.
구동부(210)는 비교기(200)로부터 출력되는 신호를 구동하여 이를 출력 단자(OUT)로 출력한다.
지연 신호 발생부(300)는 비교기(200)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 소정의 지연기간 후에 하이('H') 레벨로 액티브되는 신호를 지연 신호로서 출력한다.
지연 신호 발생부(300)는 전류원(310), 스위칭 수단들(320,340), 인버터(330), 커패시턴스 소자(350), 및 비교부(360)로써 구성되어 있다.
전류원(310)은 기준 전류를 발생시킨다.
스위칭 수단(320)은 비교기(200)로부터 출력되는 신호에 의해 제어되어 전류원(310)으로부터 출력되는 기준 전류를 전송시킨다. 스위칭 수단(320)은 비교기(200)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 인에이블되어 전류원(310)으로부터 출력되는 기준 전류를 전송시킨다.
인버터(330)는 비교기(200)로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력한다.
스위칭 수단(340)은 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이에 접속되어 있으며 인버터(330)로부터 출력되는 신호에 의해 제어되어 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이를 전기적으로 접속시킨다. 스위칭 수단(340)은 인버터(330)로부터 출력되는 신호가 하이('H') 레벨일 경우에만 인에이블되어 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이를 전기적으로 접속시킨다.
커패시턴스 소자(350)는 스위칭 수단(320)의 출력 단자와 접지 단자(GND) 사이에 접속되어 있다. 커패시턴스 소자(350)는 스위칭 수단(320)을 통하여 전류원(310)으로부터 발생되어 지는 기준 전류에 의해 충전(Charging)되거나 스위칭 수단(340)을 통하여 방전(Discharging)되어 스위칭 수단(320)의 출력 단자의 전위를 변화시킨다.
비교기(360)는 스위칭 수단(320)의 출력 단자 전압과 기준 전압(VREF2)을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연 신호로서 출력한다. 비교기(360)는 스위칭 수단(320)의 출력 단자 전압과 기준 전압(VREF2)을 입력하여 스위칭 수단(320)의 출력 단자 전압이 기준 전압(VREF2)보다 클 경우에만 하이('H') 레벨이 되는 신호를 지연 신호로서 출력한다.
스위칭 수단(310)은 출력 단자(OUT)와 접지 단자(GND) 사이에 접속되어 있으며 지연 신호 발생부(300)로부터 출력되는 지연 신호에 의해 제어된다. 스위칭 수단(310)은 지연 신호 발생부(300)로부터 출력되는 지연 신호가 하이('H') 레벨일 경우에만 인에이블되어 출력 단자(OUT)와 접지 단자(GND) 사이를 전기적으로 접속시킨다.
도 4에 나타나 있는 바와 같이, 입력 단자(IN)에 단위 계단파 신호(vin)가 입력되면 단위 계단파 신호(vin)의 레벨이 내부적으로 설정되어 있는 기준 전압(VREF1)보다 높은 경우에만 하이('H') 레벨이 되는 신호가 비교기(200)로부터 출력된다.
입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 로우('L') 레벨인 경우에 비교기(200)로부터 출력되는 신호는 로우('L') 레벨이 되고 구동부(210)를 통하여 출력단자(OUT)의 출력 신호(vout)는 로우('L') 레벨로 유지가 된다. 이 때 비교기(200)로부터 출력되는 로우('L') 레벨의 신호에 의해서 스위칭 수단(320)은 턴 오프(Turn Off) 되고 스위칭 수단(340)은 턴 온(Turn On) 되어 스위칭 수단(320)의 출력 단자는 로우('L') 레벨로 유지된다. 따라서 비교기(360)로부터 출력되는 지연신호는 로우('L') 레벨이 되어 스위칭 수단(370)은 턴 오프(Turn Off)된다.
입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 높은 값을 가지게 되면 비교기(200)로부터 출력되는 신호는 하이('H') 레벨이 되고 이는 구동부(210)를 통하여 출력 단자(OUT)의 출력 신호(vout)를 하이('H') 레벨로 유지시킨다. 비교기(200)로부터 출력되는 하이('H') 레벨의 신호에 의해서 스위칭 수단(320)은 턴 온(Turn On) 되고 스위칭 수단(340)은 턴 오프(Turn Off) 되어 전류원(310)으로부터 발생되는 기준 전류에 의해 커패시턴스 소자(350)가 충전(Charging)되기 시작한다. 전류원(310)으로부터 발생되는 기준 전류가 커패시턴스 소자(350)에 충전(Charging)되어 스위칭 수단(320)의 출력 단자의 전위가 기준 전압(VREF2)보다 높아지게 되면 비교기(360)로부터 출력되는 지연 신호는 로우('L') 레벨로부터 하이('H') 레벨로 전환된다. 따라서 스위칭 수단(370)이 되어 출력 단자(OUT)의 출력 신호(vout)를 로우('L') 레벨로 전환시킨다.
펄스 신호의 펄스 폭(Pulse Width)은 전류원(310)으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자(350)의 용량에 따라 결정되어 진다. 예를 들어 커패시턴스 소자(350)의 커패시턴스 값(C)과 기준 전류 값(I)에 대하여 출력 단자(OUT)로부터 출력되는 신호(vout)의 펄스 폭(ton)은 다음의 식들과 같이 나타내어진다.
[수학식 6]
Figure pat00006
[수학식 7]
Figure pat00007
도 5는 도 4의 펄스 신호 발생기의 구체적인 일 실시예에 따른 회로의 회로도를 나타내고 있다.
도 5에 있어서, 기준 전류 값(I)과 비교기(360)에 입력되는 기준 전압(VREF2)은 다음과 같은 식들로 나타내어 진다.
[수학식 8]
Figure pat00008
[수학식 9]
Figure pat00009
여기서 VBE(Q9), VBE(Q20), 및 VBE(Q15)는 트랜지스터들(Q9,Q20, 및 Q15)의 베이스-에미터(Base-Emitter) 사이의 전압값을 각각 나타낸다.
도 6a와 도 6b는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)의 라이징타임이 거의 제로(Zero)인 경우에 있어서 도 4의 동작을 설명하기 위한 입력 신호(vin)와 출력 신호(vout)의 타이밍도를 각각 나타내고 있다.
도 7a와 도 7b는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)의 라이징 타임이 극히 긴 경우에 있어서 도 4의 동작을 설명하기 위한 입력 신호(vin)와 출력 신호(vout)의 타이밍도를 각각 나타내고 있다.
도 6a, 도 6b, 도 7a, 및 도 7b로부터 알 수 있는 바와 같이, 본 발명의 실시예에 따른 펄스 신호 발생기는 입력 단자(IN)에 입력되는 입력 신호(vin)의 라이징 타임에 상관없이 동일한 펄스 폭을 가지는 펄스 신호를 출력한다.
이와 같이 본 발명의 실시예에 따른 펄스 신호 발생기는 입력 단자(IN)에 입력되는 단위 계단파 신호(vin)가 기준 전압(VREF1)보다 클 경우에만 하이('H') 레벨의 신호를 발생시키고 또한 지연 신호 발생부(300)로부터 발생되는 지연 신호에 의해 소정 기간 유지시키다가 로우('L') 레벨로 전환하므로써 펄스 신호를 발생시킨다. 펄스 신호의 펄스 폭(Pulse Width)은 전류원(310)으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자(350)의 용량에 따라 결정되어 진다. 따라서, 펄스신호의 펄스 폭(Pulse Width)은 입력 단자(IN)에 입력되어 지는 단위 계단파 신호(vin)의 라이징 타임(Rising Time)에 무관하게 내부적으로 설정이 가능하다.
본 발명의 다른 실시예에 따른 반도체 장치는 상기 실시예에 나타나 있는 펄스 신호 발생기를 내부적으로 구비하고 이를 내부 회로의 리셋 동작을 수행하기 위한 리셋 신호를 발생시키는 리셋 신호 발생기로서 사용하고 있다. 따라서 내부적으로 구비하고 있는 펄스 신호 발생기는 상기 실시예와 동일하게 구성할 수 있으므로 그 도면들과 상세한 설명들을 생략하기로 한다.
이와 같이 본 발명의 다른 실시예에 따른 반도체 장치에 있어서 리셋 신호 발생기로서 사용되어 지는 펄스 신호 발생기는 입력 단자에 입력되는 단위 계단파 신호가 소정의 기준 전압보다 클 경우에만 하이('H') 레벨의 신호를 발생시키고 또한 지연 신호 발생부로부터 발생되는 지연 신호에 의해 소정 기간 유지시키다가 로우('L') 레벨로 전환하므로써 펄스 신호를 발생시킨다. 펄스 신호의 펄스 폭(Pulse Width)은 전류원으로부터 발생되어 지는 기준 전류의 값과 커패시턴스 소자의 용량에 따라 결정되어 진다. 따라서, 펄스 신호의 펄스 폭(Pulse Width)은 입력 단자에 입력되어 지는 단위 계단파 신호의 라이징 타임(Rising Time)에 무관하게 내부적으로 설정이 가능하다. 또한 상기 기준 전압값을 칩 회로 내부 소자들의 문턱 전압값으로서 설정하므로써, 입력 단자에 입력되는 단위 계단파 신호가 존재하지 않는 경우에 발생할 수 있는 노이즈에 의한 출력 신호의 오동작을 방지할 수 있다.
본 발명에 의하면, 펄스 신호 발생기에 있어서 입력 단자에 입력되는 단위 계단파 신호의 라이징 타임에 상관없이 내부적으로 설정된 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있다. 따라서 내부 로직 회로의 구성 소자들의 전달 속도에 따라 적당한 펄스 폭을 가지는 펄스 신호를 발생시킬 수 있고 또한 입력 단자에 존재하는 노이즈의 영향을 방지할 수 있으므로 리셋 동작을 위한 펄스 신호를 필요로 하는 반도체 장치에 유용하다. 그러므로 제품의 신뢰성을 높이는 동시에 이러한 펄스 신호 발생기를 반도체 장치의 내부에 내장 설계함으로서 제품의 원가를 감소시킬 수 있는 효과를 가진다.
도 1은 종래의 펄스 신호 발생기의 회로도이다.
도 2a는 도 1에 있어서 라이징 타임이 거의 제로인 단위 계단파 입력 신호의 타이밍도이다.
도 2b는 도 2a에 대하여 도 1의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.
도 3a는 도 1 에 있어서 라이징 타임이 극히 긴 단위 계단파 입력 신호의 타이밍도이다.
도 3b는 도 3a에 대하여 도 1의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.
도 4는 본 발명의 실시예에 따른 펄스 신호 발생기의 블록도이다.
도 5는 도 4의 구체적인 일 실시예에 따른 펄스 신호 발생기의 회로도이다.
도 6a는 도 4에 있어서 라이징 타임이 거의 제로인 단위 계단파 입력 신호의 타이밍도이다.
도 6b는 도 6a에 대하여 도 4의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.
도 7a는 도 4 에 있어서 라이징 타임이 극히 긴 단위 계단파 입력 신호의 타이밍도이다.
도 7b는 도 7a에 대하여 도 4의 출력 단자로부터 출력되는 출력 신호의 타이밍도이다.
* 도면의 부호에 대한 자세한 설명
IN: 입력 단자, OUT: 출력 단자,
GND: 접지 단자, vin: 입력 신호,
vout: 출력 신호, VREF1, VREF2: 기준 전압들.

Claims (13)

  1. 펄스 신호 발생기에 있어서,
    단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기;
    상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부;
    상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연 기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부;
    상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 것을 특징으로 하는 펄스 신호 발생기.
  2. 제1항에 있어서, 상기 제 1 비교기는 상기 단위 계단파 신호와 상기 제 1 기준 전압을 입력하여 상기 단위 계단파 신호가 상기 제 1 기준 전압보다 큰 경우에만 하이 레벨의 신호를 출력하는 것을 특징으로 하는 펄스 신호 발생기.
  3. 제1항에 있어서, 상기 지연 신호 발생부는
    기준 전류를 발생시키는 전류원;
    상기 제 1 비교기로부터 출력되는 신호에 의해 제어되어 상기 전류원으로부터 출력되는 상기 기준 전류를 노드로 전송시키는 제 1 스위칭 수단;
    상기 제 1 비교기로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력하는 인버터;
    상기 인버터로부터 출력되는 신호에 의해 제어되어 상기 노드와 접지 단자 사이를 전기적으로 접속시키는 제 2 스위칭 수단;
    상기 노드와 상기 접지 단자 사이에 접속되어 있는 커패시턴스 소자;
    상기 기준 전류를 상기 커패시턴스 소자에 충전시켜 상기 노드에 발생되는 전압과 제 2 기준 전압을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연신호로서 출력하는 제 2 비교기를 구비하는 것을 특징으로 하는 펄스 신호 발생기.
  4. 제3항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.
  5. 제4항에 있어서, 상기 제 2 스위칭 수단은 상기 인버터로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.
  6. 제5항에 있어서, 상기 스위칭 수단은 상기 제 2 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 펄스 신호 발생기.
  7. 반도체 장치에 있어서,
    단위 계단파 신호와 제 1 기준 전압을 입력하여 이들을 비교하여 이에 따라 하이 레벨의 신호를 출력하는 제 1 비교기;
    상기 제 1 비교기로부터 출력되는 신호를 구동하여 출력 단자로 출력하는 구동부;
    상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 소정의 지연 기간 후에 액티브되는 신호를 지연 신호로서 출력하는 지연 신호 발생부;
    상기 지연 신호 발생부로부터 출력되는 상기 지연 신호에 의해 제어되어 상기 출력 단자와 접지 단자 사이를 전기적으로 접속시키는 스위칭 수단을 구비하는 펄스 신호 발생기를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 제 1 비교기는 상기 단위 계단파 신호와 상기 제 1 기준 전압을 입력하여 상기 단위 계단파 신호가 상기 제 1 기준 전압보다 큰 경우에만 하이 레벨의 신호를 출력하는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서, 상기 지연 신호 발생부는
    기준 전류를 발생시키는 전류원;
    상기 제 1 비교기로부터 출력되는 신호에 의해 제어되어 상기 전류원으로부터 출력되는 상기 기준 전류를 노드로 전송시키는 제 1 스위칭 수단;
    상기 제 1 비교기로부터 출력되는 신호를 입력하여 이를 인버팅하여 출력하는 인버터;
    상기 인버터로부터 출력되는 신호에 의해 제어되어 상기 노드와 접지 단자 사이를 전기적으로 접속시키는 제 2 스위칭 수단;
    상기 노드와 상기 접지 단자 사이에 접속되어 있는 커패시턴스 소자;
    상기 기준 전류를 상기 커패시턴스 소자에 충전시켜 상기 노드에 발생되는 전압과 제 2 기준 전압을 입력하여 이들을 비교하고 이에 따라 액티브되는 신호를 지연신호로서 출력하는 제 2 비교기를 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 제 2 스위칭 수단은 상기 인버터로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서, 상기 스위칭 수단은 상기 제 2 비교기로부터 출력되는 신호가 하이 레벨일 경우에만 인에이블되는 것을 특징으로 하는 반도체 장치.
  13. 제7항에 있어서, 상기 펄스 신호 발생기는 상기 반도체 장치의 리셋 동작을 위한 리셋 신호를 발생시키는 리셋 신호 발생기인 것을 특징으로 하는 반도체 장치.
KR1019970038730A 1997-08-13 1997-08-13 펄스 신호 발생기 Expired - Fee Related KR100446276B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038730A KR100446276B1 (ko) 1997-08-13 1997-08-13 펄스 신호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038730A KR100446276B1 (ko) 1997-08-13 1997-08-13 펄스 신호 발생기

Publications (2)

Publication Number Publication Date
KR19990016247A KR19990016247A (ko) 1999-03-05
KR100446276B1 true KR100446276B1 (ko) 2005-04-20

Family

ID=37301789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038730A Expired - Fee Related KR100446276B1 (ko) 1997-08-13 1997-08-13 펄스 신호 발생기

Country Status (1)

Country Link
KR (1) KR100446276B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452636B1 (ko) * 1997-12-31 2004-12-17 주식회사 하이닉스반도체 반도체 메모리 장치용 클럭 발생기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613516A (ja) * 1984-06-15 1986-01-09 Nec Ic Microcomput Syst Ltd インタ−フエ−ス回路
JPH04266213A (ja) * 1991-02-21 1992-09-22 Nec Eng Ltd パルス幅調整回路
KR970026219U (ko) * 1995-11-29 1997-06-20 삼성전자주식회사 딜레이 타임 측정 장치
JPH09181576A (ja) * 1995-12-27 1997-07-11 Sharp Corp 発振器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613516A (ja) * 1984-06-15 1986-01-09 Nec Ic Microcomput Syst Ltd インタ−フエ−ス回路
JPH04266213A (ja) * 1991-02-21 1992-09-22 Nec Eng Ltd パルス幅調整回路
KR970026219U (ko) * 1995-11-29 1997-06-20 삼성전자주식회사 딜레이 타임 측정 장치
JPH09181576A (ja) * 1995-12-27 1997-07-11 Sharp Corp 発振器

Also Published As

Publication number Publication date
KR19990016247A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
JP2741022B2 (ja) パワーオンリセツトパルス発生回路
US4920282A (en) Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test
US4902907A (en) Reset signal generating circuit
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
US5929672A (en) Power on reset circuit and one chip microcomputer using same
CN108702149B (zh) 信号输出电路
US6211709B1 (en) Pulse generating apparatus
JPH1022796A (ja) タイミング回路
EP0035345B1 (en) A power-on reset circuit
US5825219A (en) Fast edge rate signal driver
US5614872A (en) Semiconductor device having CR oscillation circuit and reset circuit
US20030071608A1 (en) Peak detector and detecting method thereof
KR100446276B1 (ko) 펄스 신호 발생기
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
JPS61222318A (ja) パワ−オンリセツト回路
EP0342735B1 (en) Circuit for generating a pulse-shaped signal
JPH0832428A (ja) リセット回路
JPH0472912A (ja) パワーオンリセット回路
JPH1127121A (ja) パワーオンリセット回路
US4554464A (en) Propagation delay generator
US5187391A (en) Modified non-threshold logic circuit
JPH05235705A (ja) Ｒｓフリップフロップ回路
US4620119A (en) Dual-mode timer circuit
KR100340901B1 (ko) 단안정 멀티바이브레이터

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970813

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990414

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020803

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970813

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040729

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070724

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080730

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090731

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100730

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110721

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120724

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130722

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709