[go: up one dir, main page]

KR100427039B1 - 캐패시터 부하 구동 앰프 - Google Patents

캐패시터 부하 구동 앰프 Download PDF

Info

Publication number
KR100427039B1
KR100427039B1 KR10-2001-0038795A KR20010038795A KR100427039B1 KR 100427039 B1 KR100427039 B1 KR 100427039B1 KR 20010038795 A KR20010038795 A KR 20010038795A KR 100427039 B1 KR100427039 B1 KR 100427039B1
Authority
KR
South Korea
Prior art keywords
buffer unit
capacitor
detection signal
load
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2001-0038795A
Other languages
English (en)
Other versions
KR20030002059A (ko
Inventor
차유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038795A priority Critical patent/KR100427039B1/ko
Publication of KR20030002059A publication Critical patent/KR20030002059A/ko
Application granted granted Critical
Publication of KR100427039B1 publication Critical patent/KR100427039B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482Use of memory effects in nematic liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 캐패시터 부하 구동 앰프에 관한 것으로 이를 위한 본 발명은 각각의 부하 캐패시터를 구동하기 위한 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링하는 버퍼부; 상기 버퍼부의 내부 노드에서 인가되는 신호중에서, 정상상태에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이 되며, 부하 캐패시터에 걸리는 전압이 일정레벨 이상이 되면 로우 레벨이 되는 신호인 제1 검출신호와, 상기 버퍼부의 내부 노드중 전원전압과 접지전압 사이의 전위레벨을 갖는 제2 검출신호에 응답하여 상기 제1 검출신호가 상기 제2 검출신호보다 높은 경우 제어신호를 활성화시켜 출력하는 비교부; 상기 버퍼부의 출력단과 상기 부하 캐패시터 사이에 구비되는 저항; 및 상기 버퍼부의 출력단과 상기 부하 캐패시터의 사이에 구비되며, 활성화된 상기 제어신호에 의해 턴온되는 스위치를 구비하는 캐패시터 부하 구동 앰프를 제공한다.

Description

캐패시터 부하 구동 앰프{OP-Amp for capacitor load}
본 발명은 STN(Super twisted nematic) LCD 구동 드라이버에 관한 것으로, 특히 캐패시터 부하 구동 앰프에 관한 것이다.
도 1은 종래의 STN 구동 드라이버를 나타낸다.
도 1을 참조하면, 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링 하는 버퍼부(10)와, 다수개의 스위치로 구성되어, 상기 입력되는 전압에 응답하여 선택적으로 활성화 되는 스위치부(20)로 구성된다.
이하, 도 1을 참조하여 상기 종래의 STN 구동 드라이버의 동작을 설명하기로 한다.
먼저, 상기 버퍼부(10)에 저항 어레이(도면에는 도시되지 않음)를 사용하여 분압된 전압이 인가된다.
상기 저항 어레이는 외부에서 인가되는 입력신호(도면에는 도시되지 않음)에 응답하여 일정한 전압을 생성하고 이를 상기 버퍼부(10)에 인가한다.
이어서, 상기 버퍼부(10)에 인가된 전압이 캐패시터(CL)에 차지된다.
상기 입력 전압(Vin)에 따라 상기 스위치(S1 ∼ SN)중 어느 하나가 선택되어 단락되고 상기 캐패시터(CL)에 저장된 차지가 LCD 판넬(30)상의 부하 캐패시터(C1 ∼ CN)에 저장된다.
여기서, 상기 STN LCD 구동 드라이버에 연결되는 부하 캐패시터(C1 ∼ CN)의용량은 대략 1㎌ ∼ 2㎌에 이르는 매우 큰 값을 가지며 이에 의하여 상기 버퍼부(10)의 출력이 발진을 일으키거나 위상 마진이 악화되게 된다.
상기 부하 캐패시터(C1 ∼ CN)의 용량이 증가하게 되면 버퍼부(10)의 부하 캐패시턴스가 증가하게 되어 위상 마진이 나빠지게 되므로, 상기 버퍼부(10)의 출력전압(OUT)이 LCD 패널을 구동하기 위한 전압에 이르는데 많은 시간이 소요되게 되므로, 도 2에 도시된 바와 같이, 버퍼부의 출력전압(OUT)과 공진현상을 일으켜 발진하게 된다.
종래에는 상기한 문제점을 해결하기 위하여 도 3에 도시된 바와 같은 회로를 사용하여 그 문제를 해결하고자 하였다.
도 3은 종래의 다른 STN LCD 구동드라이버를 나타낸다.
도 3에 도시된 STN LCD 구동드라이버의 구성은 도 1에 도시된 것과 동일하되, 단지 도 1상의 버퍼부(10)와 스위치부(20) 사이에 저항이 연결된 것이 다른것을 볼 수 있다.
상기 저항(R)을 추가함으로서 상기 버퍼부(10a)의 출력이 다시금 버퍼부(10a)로 피드백 되기가 어려워지게 되어 발진현상을 줄일수는 있으나, 도 4에 도시된 바와 같이 저항(R)과 캐패시터(CL)의 시정수에 의하여 상기 버퍼부(10a)에서 출력된 전압(OUT1)이 LCD 패널을 구동하기 위한 전압인 11V에 이르는데 많은 시간이 걸리게 된다.
즉, 상기 버퍼부(10a)의 출력이 LCD 패널을 구동하기 위한 전압의 99.9%에이르는 세틀링(settling) 시간이 느려지므로 위상 마진이 나빠지게 되는 문제점이 있다.
한편, 상기한 방법 이외에, 상기 버퍼부(10a)의 동작 전류를 증가시킴으로서 발진현상을 억제하는 방법이 제시된 적이 있으나, 이는 상기 STN LCD 구동 드라이버를 휴대폰이나 소형 포터블(portable)기기에 적용하는 것을 포기하는 것과 다음없는 바, 널리 사용되기가 어려웠다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 동작전류를 거의 증가시키지 않으면서도 위상 마진 특성이 우수한 STN LCD 구동 드라이버를 제공함에 그 목적이 있다.
도 1은 종래의 캐패시터 부하 구동 드라이버의 상세 회로도.
도 2는 종래의 캐패시터 부하 구동 드라이버의 출력 파형도.
도 3은 종래의 다른 캐패시터 부하 구동 드라이버의 상세 회로도.
도 4는 종래의 다른 캐패시터 부하 구동 드라이버의 출력 파형도.
도 5는 본 발명에 따른 캐패시터 부하 구동 드라이버의 상세 회로도.
도 6은 본 발명에 따른 버퍼부의 출력 파형도.
도 7은 본 발명에 따른 캐패시터 부하 구동 드라이버의 출력 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 버퍼부 200 : 비교부
300 : 스위치부
본 발명은 각각의 부하 캐패시터를 구동하기 위한 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는, 입력되는 전압을 버퍼링하는 버퍼부; 상기 버퍼부의 내부 노드에서 인가되는 신호중에서, 정상상태에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이 되며, 부하 캐패시터에 걸리는 전압이 일정레벨 이상이 되면 로우 레벨이 되는 신호인 제1 검출신호와, 상기 버퍼부의 내부 노드중 전원전압과 접지전압 사이의 전위레벨을 갖는 제2 검출신호에 응답하여 상기 제1 검출신호가 상기 제2 검출신호보다 높은 경우 제어신호를 활성화시켜 출력하는 비교부; 상기 버퍼부의 출력단과 상기 부하 캐패시터 사이에 구비되는 저항; 및 상기 버퍼부의 출력단과 상기 부하 캐패시터의 사이에 구비되며, 활성화된 상기 제어신호에 의해 턴온되는 스위치를 구비하는 캐패시터 부하 구동 앰프를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 5는 본 발명에 따른 캐패시터 부하 구동 회로의 일실시예이다.
도 5를 참조하면, 본 발명은 캐패시터 부하 구동 앰프에 관한 것으로 이를 위한 본 발명은, 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는,
입력되는 전압을 버퍼링하는 버퍼부(100)와, 상기 버퍼부(100)의 내부 노드중, 정상상태(Steady state)에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이되며, 부하에 걸리는 전압이 일정레벨 이상이되면 로우 레벨이되는 제1 검출신호(V1)와 상기 버퍼부(100)의 내부 노드중 전원전압과 접지준위 사이의 전위레벨을 갖는 제2 검출신호(V2)에 응답하여 제어신호(VCON)를 생성하는 비교부(200) 및 상기 제어신호(VCON)에 의하여 활성화 되어 부하 캐패시터(CL)를 차지하고 상기 제어신호(VCON)가 비활성화시 오픈되는 스위치부(300)를 구비한다.
구체적으로, 상기 버퍼부(100)는 OP 앰프의 증폭률을 1로 하여 버퍼로 동작하도록 구성되며,
상기 스위치부(300)는 일측은 상기 버퍼부(100)의 출력에 연결되고 타측은부하 캐패시터(CL)에 연결되는 저항(R)과, 일측은 상기 버퍼부(100)의 출력에 연결되고 타측은 상기 저항(R)의 타측에 연결되는 스위치(S)를 포함하여 실시 구성된다.
이하, 도 5 내지 도 7을 참조하여 상기 본 발명의 동작을 상세히 설명하도록 한다.
먼저, 상기 버퍼부(100)에 저항 어레이(도면에는 도시되지 않음)를 사용하여 분압된 전압이 인가된다.
상기 저항 어레이는 외부에서 인가되는 입력신호(도면에는 도시되지 않음)에 응답하여 일정한 전압을 생성하고 이를 상기 버퍼부(100)에 인가한다.
이어서, 상기 버퍼부(100)의 출력(OUTA)을 검출하는 제1 검출신호(V1)와 부하 캐패시터의 전위 레벨을 검출하는 제2 검출신호(V2)가 상기 비교부(200)로 인가된다.
여기서, 상기 제1 검출신호(V1)는 OP-AMP를 이용하는 상기 버퍼부(100)의 내부 노드중 입력이나 출력이 변화하지 않는 정상상태(Steady state) 에서는 회로의 제일낮은 전압 레벨을 가지다가, 앰프의 입력이나 출력이 변화하여 앰프가 부하 캐패시터를 구동하게 되면 회로의 최고 전압인 VDD수준으로 높아지며, 부하 캐패시터의 구동이 거의 완료되면 다시 VSS수준의 전압으로 변화하는 특성을 갖는 앰프 내부 노드의 전압을 사용하고, 상기 제2 검출신호는 전원전압과 접지전압의 중간값을 사용한다.
상기 버퍼부(100)를 구성하는 OP 앰프는 다수개의 입출력 리드(lead)를 구비하며 상기 입력되는 전압(Vin)에 따라 각각의 리드는 다양한 레벨의 전압을 출력하는 특성을 이용하는 것이다.
따라서, 초기에는 상기 버퍼부(100)가 동작시 상기 비교부(200)의 제1 검출신호(V1)가 제2 검출신호(V2)보다 높아지게 되므로 비교부(200)의 출력은 로우 레벨이 되며, PMOS로 구현된 스위치(S)가 단락되어 상기 버퍼부(100)의 출력은 부하 캐패시터(CL)에 급속히 충전되게 된다.
이어서, 도 6에 도시된 바와 같이 일정시간(200 ㎲)지난후 상기 버퍼부(100)의 제2 검출신호(V2)가 제1 검출신호(V1)보다 크게되면, 상기 비교부(200)의 출력(VCON)은 하이 레벨이 되어 상기 스위치(S)를 턴 오프 시키고, 상기 버퍼부(100) 출력전압(OUT)이 저항(R)을 통해서 부하 캐패시터(CL)에 충전되므로 충전속도를 감소시켜 상기 버퍼부(100)가 발진하지 않도록 한다.
여기서, 상기 비교부(200)의 출력(VCON)이 하이 레벨이 될시 상기 버퍼부(100)의 출력(OUT1)이 0 ∼ 200㎲사이에서 맥동할때 상기 부하 캐패시터()는 차지되는 중이므로 영향을 받지 않으며, 200㎲가 지난 이후에는 제어신호(VCON)가 하이 레벨로 천이하므로 상기 버퍼부(100)의 출력(OUT1)은 저항을 지나야 하는 바, 상기 부하 캐패시터의 전압(OUT2)은 매우 안정되면서도 빠른 새틀링(settling) 시간을 가지게 됨을 볼 수 있다.
도 7은 본 발명의 버퍼부(100)의 출력파형과 상기 도 4에 도시된 종래의 버퍼부(10)의 출력 파형을 비교한 것이다.
여기서, 도 7의 A는 상기 도 4의 부하 캐패시터(CL)의 전압 파형을 나타내고, B는 본 발명의 부하 캐패시터(CL)의 전압 파형을 도시한 것이다.
본 발명은, 부하 캐패시터(CL)가 어느정도 차지가 완료된 시점에서 버퍼부(100)의 출력단(OUT1)과 부하 캐패시터(CL)사이에 저항이 연결되게 되므로 도 7에 도시된 바와 같이, LCD 패널을 구동하기 위한 전압 11V에 도달하는 시간이 줄어들게되어 위상 마진 특성이 좋아지게 되므로, 세틀링(settling) 시간 또한 매우 적게된다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명은, OP 앰프로 구성된 버퍼부의 내부 전압을 사용하는 비교부를 이용하여 입력 전압이 인가시에는 부하 캐패시터를 급속히 차지하고 인가된후 일정시간이 지나면 저항과 캐패시터를 이용하여 LCD 구동 드라이버에서 사용되는 LCD 패널을 구동하기 위한 전압에 안정적으로 도달하도록 함으로서 LCD 소스 드라이버, STN 드라이버 및 기타 AD 변환기와 같은 대부분의 아날로그 캐패시터 부하를 구동하는 회로에 응용할 수 있다.

Claims (3)

  1. 삭제
  2. 각각의 부하 캐패시터를 구동하기 위한 다수개의 구동 앰프로 구성되는 LCD 드라이버에 있어서, 각각의 구동 앰프는,
    입력되는 전압을 버퍼링하는 버퍼부;
    상기 버퍼부의 내부 노드에서 인가되는 신호중에서, 정상상태에서는 로우 레벨이고 입력 및 출력이 변화시 하이 레벨이 되며, 부하 캐패시터에 걸리는 전압이 일정레벨 이상이 되면 로우 레벨이 되는 신호인 제1 검출신호와, 상기 버퍼부의 내부 노드중 전원전압과 접지전압 사이의 전위레벨을 갖는 제2 검출신호에 응답하여 상기 제1 검출신호가 상기 제2 검출신호보다 높은 경우 제어신호를 활성화시켜 출력하는 비교부;
    상기 버퍼부의 출력단과 상기 부하 캐패시터 사이에 구비되는 저항; 및
    상기 버퍼부의 출력단과 상기 부하 캐패시터의 사이에 구비되며, 활성화된 상기 제어신호에 의해 턴온되는 스위치
    를 구비하는 캐패시터 부하 구동 앰프.
  3. 제 2 항에 있어서,
    상기 스위치는,
    피모스트랜지스터 또는 앤모스트랜지스터로 구현하는 것을 특징으로 하는 캐패시터 부하 구동 앰프.
KR10-2001-0038795A 2001-06-30 2001-06-30 캐패시터 부하 구동 앰프 Expired - Lifetime KR100427039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038795A KR100427039B1 (ko) 2001-06-30 2001-06-30 캐패시터 부하 구동 앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038795A KR100427039B1 (ko) 2001-06-30 2001-06-30 캐패시터 부하 구동 앰프

Publications (2)

Publication Number Publication Date
KR20030002059A KR20030002059A (ko) 2003-01-08
KR100427039B1 true KR100427039B1 (ko) 2004-04-17

Family

ID=27712702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038795A Expired - Lifetime KR100427039B1 (ko) 2001-06-30 2001-06-30 캐패시터 부하 구동 앰프

Country Status (1)

Country Link
KR (1) KR100427039B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086773A (ko) * 1997-05-07 1998-12-05 이데이 노부유키 액정표시장치 및 액정표시장치의 데이터선 구동회로
JP2000111867A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 液晶駆動電源回路
JP2000132147A (ja) * 1998-10-23 2000-05-12 Casio Comput Co Ltd 安定化回路およびその安定化回路を用いた電源回路
KR20010051143A (ko) * 1999-10-21 2001-06-25 야스카와 히데아키 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086773A (ko) * 1997-05-07 1998-12-05 이데이 노부유키 액정표시장치 및 액정표시장치의 데이터선 구동회로
JP2000111867A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 液晶駆動電源回路
JP2000132147A (ja) * 1998-10-23 2000-05-12 Casio Comput Co Ltd 安定化回路およびその安定化回路を用いた電源回路
KR20010051143A (ko) * 1999-10-21 2001-06-25 야스카와 히데아키 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기

Also Published As

Publication number Publication date
KR20030002059A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US11876510B2 (en) Load driver
JP3700558B2 (ja) 駆動回路
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
KR20010029617A (ko) 출력회로
US8018282B2 (en) Driving circuit system and method of elevating slew rate of operational amplifier
JP4407881B2 (ja) バッファ回路及びドライバic
WO2006117860A1 (ja) 差動駆動回路およびそれを内蔵する電子機器
KR100847503B1 (ko) 정전압 전원
JP2004245965A (ja) 表示装置の駆動回路
US8120558B2 (en) Driving apparatus and driving method thereof
US20060038764A1 (en) Source driver, electro-optic device, and driving method
US7746126B2 (en) Load driving circuit
JP3781924B2 (ja) 電源回路
CN108962156B (zh) 半导体装置及数据驱动器
JP3228411B2 (ja) 液晶表示装置の駆動回路
US7411585B2 (en) Driving voltage generation device and method for controlling driving voltage generation device
JP2007053746A (ja) 集積回路
KR100427039B1 (ko) 캐패시터 부하 구동 앰프
KR100522711B1 (ko) 차동 증폭 장치, 반도체 장치, 전원 회로 및 이것을사용한 전자기기
JP4357698B2 (ja) リセット回路及び電源装置
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
JP4397401B2 (ja) オペアンプ及びそれが用いられる液晶表示装置の駆動回路
JP3284340B2 (ja) 発振回路
JP2008141302A (ja) 増幅回路、液晶駆動装置、半導体装置、表示装置
JP2002314400A (ja) 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010630

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030618

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080317

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090320

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100323

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110322

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130325

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20140318

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20150318

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170316

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180316

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20190318

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20200318

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 18

End annual number: 18

PC1801 Expiration of term