[go: up one dir, main page]

KR100419746B1 - 반도체소자의 다층 금속배선 형성방법 - Google Patents

반도체소자의 다층 금속배선 형성방법 Download PDF

Info

Publication number
KR100419746B1
KR100419746B1 KR10-2002-0001202A KR20020001202A KR100419746B1 KR 100419746 B1 KR100419746 B1 KR 100419746B1 KR 20020001202 A KR20020001202 A KR 20020001202A KR 100419746 B1 KR100419746 B1 KR 100419746B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
dielectric constant
low dielectric
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0001202A
Other languages
English (en)
Other versions
KR20030060481A (ko
Inventor
윤준호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0001202A priority Critical patent/KR100419746B1/ko
Priority to JP2002382343A priority patent/JP4583706B2/ja
Priority to TW091137867A priority patent/TWI236094B/zh
Priority to US10/330,057 priority patent/US6815334B2/en
Publication of KR20030060481A publication Critical patent/KR20030060481A/ko
Application granted granted Critical
Publication of KR100419746B1 publication Critical patent/KR100419746B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 다층 금속배선 형성방법에 관한 것으로, 단차 피복성이 우수하고 인터 캐패시턴스를 낮고 일정하게 유지할 수 있는 저유전율 절연막을 층간절연막로 사용하기 위하여, 하부 금속배선이 형성된 반도체기판 상부에 제1 저유전율 절연막을 형성하고 이를 평탄화하여 상기 하부금속배선 상부로 소정두께 남긴 다음, 상기 하부금속배선 상부의 제1저유전율 절연막을 플라즈마식각하여 제거하고 상기 하부금속배선 및 상기 하부금속배선 간의 제1저유전율 절연막 상부에 식각장벽층을 형성한 다음, 상기 식각장벽층 상부에 제2저유전율 절연막을 형성하고 상기 제2저유전율 절연막 상부에 산화막을 형성한 다음, 비아콘택마스크를 이용한 사진식각공정으로 상기 산화막, 제2저유전율 절연막 및 식각장벽층을 식각하여 상기 하부금속배선을 노출시키는 비아콘택홀을 형성하고 상기 비아콘택홀을 포함한 전체표면상부에 접착막/확산방지막을 형성한 다음, 상기 비아콘택홀을 매립하는 콘택플러그를 형성하고 이에 접속되는 상부금속배선을 형성하는 공정으로 다층 금속배선의 형성 공정을 용이하게 실시하고 그에 따른 소자의 특성 열화를 방지하여 소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 다층 금속배선 형성방법{A method for manufacturing a multi-layer metal line of a semiconductor device}
본 발명은 반도체소자의 다층 금속배선 형성방법에 관한 것으로, 특히 다층 금속배선의 층간절연막 형성공정시 저유전율 절연막을 사용하여 소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고, 후속 공정을 거쳐 이루어지며 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리(Cu)가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 콘택홀 및 비아콘택홀을 매립하는 방법으로 형성된다.
반도체소자가 고집적화됨에 따라 금속배선 형성공정은, RC ( resistance capacitance delay ) 를 줄이기 위해서 층간절연막으로 저유전상수를 갖는 저유전층 절연막을 회전 도포 방식으로 형성하고 상부 금속배선과 하부 금속배선을 연결하기 위하여 비아홀을 형성한 다음, 이를 매립하여 텅스텐 콘택플러그를 형성하는 방법을 사용한다.
이때, 상기 저유전율 절연막을 회전 도포 할 때 금속배선의 넓이 및 밀도에 따라서 금속배선 위의 저유전율 절연막이 불균일하게 도포된다.
그리고, 불균일한 두께로 인하여 상부 금속배선과 하부 금속배선 간의 인터캐패시턴스 값이 금속배선의 넓이 및 밀도에 따라 달라지게 되고 이는 소자의 특성을 저하시킨다.
그리고, 비아홀 건식식각시 보우잉 ( bowing ) 현상을 유발함으로써 식각조건을 어렵게 만들고, 비아홀 측벽의 보우잉 현상으로 인하여 접착막과 확산방지막의 증착 불량으로 후속공정인 텅스텐 콘택플러그 형성공정을 어렵게 한다.
또한, 상기 금속배선의 패터닝 공정시 근접효과 ( proximate effect ) 에 의하여 상기 금속배선의 끝부분이 쇼트닝 ( shorting ) 되고 라운딩 ( rounding ) 되는 현상이 일어나고, 이는 비아 콘택식각공정시 공정 마진을 감소시켜 그에 따른 소자의 특성 열화를 유발한다.
도 1a 내지 도 1e 는 종래기술의 실시예에 따른 반도체소자의 다층 금속배선 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(11) 상부에 하부금속배선(13)을 형성한다. 이때, 상기 하부금속배선(13)은 알루미륨합금으로 형성된 것이고, 그 상부 및 하부에는 Ti 또는 Ti/TiN 의 적층구조가 형성된 것이다.
여기서, 상기 하부금속배선(13)의 일측은 하부금속배선의 면적 변화 영역(100)을 도시하고 타측은 하부금속배선의 밀도 변화 영역(200)을 도시한다.
그 다음, 상기 하부금속배선(13)을 도포하는 저유전율 절연막(15)을 형성한다. 이때, 상기 저유전율 절연막(15)은 유전상수가 약 3 인 물질을 회전 도포 방법으로 형성한 것이다.
이때, 상기 저유전율 절연막(15)은 금속과 금속 사이의 매립성, 즉 단차피복성은 우수하나 저유전율 절연막이 갖고 있는 점착성으로 인하여 금속 배선 상에 동일한 두께로 도포되지 않고 금속배선의 넓이와 밀도에 따라 다른 두께로 도포된다.
일반적으로 금속배선의 면적이 큰 경우가 작은 경우에 비하여 두껍게 도포되고, 금속배선의 밀도가 높은 지역에서 낮은 지역에 비해 두껍게 도포된다.
그 다음, 상기 저유전율 절연막(15) 상부에 PECVD ( plasma enhanced chemical vapor depoaition ) 방법을 이용하여 산화막(17)을 증착한다.
이때, 상기 산화막(17)은 유전상수가 약 4 정도인 물질로서, 10000 Å 이상 두껍게 형성된 것이다.
도 1b를 참조하면, 상기 산화막(17)을 화학기계연마 ( chemical mechanical polishing, 이하에서 CMP 라 함 ) 시켜 저유전율 절연막(15)과 산화막(17)의 적층구조로 형성된 층간절연막을 형성한다.
그리고, 상기 층간절연막(15,17) 상부에 감광막패턴(19)을 형성한다.
이때, 상기 감광막패턴(19)은 비아콘택마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
도 1c를 참조하면, 상기 감광막패턴(19)을 마스크로 하여 상기 층간절연막(17,15)을 식각하여 상기 하부금속배선(13)을 노출시키는 비아콘택홀(21)을 형성한다.
이때, 상기 저유전율 절연막(15)이 상기 산화막(17)보다 1.5배 이상 식각 선택비가 크기 때문에 상기 저유전율 절연막(15)이 두껍게 형성된 부분에서 상기 저유전율 절연막(15)이 측면식각되어 보우잉 ( bowing ) 현상이 유발된다.
그리고, 비아 콘택 식각공정의 공정 마진 부족으로 인하여, 상기 하부 금속배선(13) 측면의 저유전율 절연막(15)이 식각되고, 여기에 금속성 폴리머가 잔류하게 된다.
도 1d를 참조하면, 상기 식각공정후 남은 감광막패턴(19)을 제거하고 상기 비아콘택홀(21)을 포함한 전체표면상부에 접착층/확산방지막인 Ti/TiN 막(23)을 형성한다. 이때, 상기 보우잉 현상이 유발된 부분이나 금속성 폴리머가 잔류하는 부분에는 상기 Ti/TiN 막(23)이 얇게 형성되거나 거의 형성되지 않는다.
도 1e를 참조하면, 상기 비아콘택홀(21)을 매립하는 텅스텐층(25)을 전체표면상부에 형성한다.
이때, 상기 텅스텐층(25)은 상기 Ti/TiN 막(23)이 형성되지 않은 부분에 잘 증착되지 않아 소자의 특성을 열화시키는 문제점이 있다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 다층 금속배선 형성방법은,
비아 콘택 식각 공정시 식각선택비가 높은 저유전율 절연막이 측면 식각되는 현상으로 인하여 후속공정으로 유발되는 보우잉 현상이 유발되고, 금속배선의 패터닝 공정시 유발되는 쇼트닝 현상이나 라운딩 현상으로 인하여 공정마진이 감소되어 후속 비아콘택 공정시 과도식각되고 금속 폴리머가 유발되어 후속공정을 어렵게 함으로써 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 보우잉 현상이나과도식각에 의한 금속성 폴리머의 유발없이 예정된 비아콘택 플러그를 형성하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 다층 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 종래기술의 실시예에 따른 반도체소자의 다층 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2f 는 본 발명의 실시예에 따른 반도체소자의 다층 금속배선 형성방법을 도시한 공정 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
11,31 : 반도체기판 13,33 : 하부 금속배선
15 : 저유전율 절연막 17 : 산화막
19,43 : 감광막패턴 21,45 : 비아콘택홀
23,47 : Ti/TiN 막 25,49 : 텅스텐층
35 : 제1저유전율 절연막 37 : 식각장벽층
39 : 제2저유전율 절연막 41 : 산화막
100,300 : 하부금속배선의 면적 변화영역
200,400 : 하부금속배선의 밀도 변화영역
ⓐ : 보우잉
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 다층 금속배선 형성방법은,
하부 금속배선이 형성된 반도체기판 상부에 제1 저유전율 절연막을 형성하고 이를 평탄화하여 상기 하부금속배선 상부로 소정두께 남기는 공정과,
상기 하부금속배선 상부의 제1저유전율 절연막을 플라즈마식각하여 제거하는 공정과,
상기 하부금속배선 및 상기 하부금속배선 간의 제1저유전율 절연막 상부에 식각장벽층을 형성하는 공정과,
상기 식각장벽층 상부에 제2저유전율 절연막을 형성하는 공정과,
상기 제2저유전율 절연막 상부에 산화막을 형성하는 공정과,
비아콘택마스크를 이용한 사진식각공정으로 상기 산화막, 제2저유전율 절연막 및 식각장벽층을 식각하여 상기 하부금속배선을 노출시키는 비아콘택홀을 형성하는 공정과,
상기 비아콘택홀을 포함한 전체표면상부에 접착막/확산방지막을 형성하는 공정과,
상기 비아콘택홀을 매립하는 콘택플러그를 형성하고 이에 접속되는 상부금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
하부 금속배선 상에 제1저유전율 절연막(유전상수≒∼3)을 도포하고 이를 평탄화시킨 다음, 상기 하부금속배선이 노출되도록 식각한 다음, 식각장벽층(유전상수≒∼4.5)을 형성하고 그 상부에 평탄화된 제2저유전율 절연막(유전상수≒∼3)을 형성한 다음, 그 상부에 산화막(유전상수≒∼4)을 형성하여 제1저유전율 절연막, 식각장벽층, 제2저유전율 절연막 및 산화막의 적층구조로 층간절연막을 형성하되, 상기 층간절연막에서 제1,2저유전율 절연막의 두께를 두껍게 형성하고 식각장벽층을 유전율이 낮은 SiC 로 형성하여 인터 캐패시턴스 증가를 상쇄 또는 낮출 수 있도록 하는 것이다.
그리고, 비아 콘택 식각공정시 상기 층간절연막을 이루는 각층에 따라 식각 조건을 달리 하여 각각 층만을 식각하는 공정으로 실시함으로써 오정렬 ( miss-alignment ) 에 의한 과도식각으로 유발되는 금속성 폴리머의 형성을 방지하고 그에 따른 소자의 특성 열화를 방지하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 설명하기로 한다.
도 2a 내지 도 2f 는 본 발명의 실시예에 따른 반도체소자의 다층 금속배선 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(31) 상부에 하부금속배선(33)을 형성한다. 이때, 상기 하부금속배선(33)은 알루미늄합금으로 형성된 것이고, 그 상부 및 하부에는 Ti 또는 Ti/TiN 의 적층구조가 형성된 것이다.
여기서, 상기 하부금속배선(33)의 일측은 하부금속배선의 면적 변화 영역(300)을 도시하고 타측은 하부금속배선의 밀도 변화 영역(400)을 도시한다.
그 다음, 상기 하부금속배선(33)을 도포하는 제1저유전율 절연막(35)을 형성한다. 이때, 상기 제1저유전율 절연막(35)은 유전상수가 약 3 인 물질을 회전 도포 방법으로 6000 ∼ 8000 Å 두께 형성한 것이다.
이때, 상기 제1저유전율 절연막(35)은 금속과 금속 사이의 매립성, 즉 단차피복성은 우수하나 제1저유전율 절연막이 갖고 있는 점착성으로 인하여 금속 배선 상에 동일한 두께로 도포되지 않고 금속배선의 넓이와 밀도에 따라 다른 두께로 도포된다.
일반적으로 금속배선의 면적이 큰 경우가 작은 경우에 비하여 두껍게 도포되고, 금속배선의 밀도가 높은 지역에서 낮은 지역에 비해 두껍게 도포된다.
도 2b를 참조하면, 제1저유전율 절연막(35)을 CMP 하여 상기 하부 금속배선(33) 상부로 1000 ∼ 2000 Å 두께만을 남긴다.
도 2c를 참조하면, 상기 하부금속배선(33)을 노출시키는 플라즈마 식각공정을 실시한다.
이때, 상기 플라즈마 식각공정은 1×1010ion/㎤ 의 낮은 이온 밀도 ( low ion density ) 를 갖는 장비에서 1000 ∼ 1500 mTorr 의 압력, 500 ∼ 800 와트 ( watt ) 의 전력, CHF350 ∼ 70 sccm, CF4100 ∼ 150 sccm, Ar 1000 ∼ 1500 sccm 의 가스 플로우를 갖는 조건으로 실시한다.
이때, 식각량을 고려하여 식각시간을 조절하거나 엔드 포인트 디텍션 ( 둥 point detection )을 통하여 하부 금속배선(33) 상부의 제1저유전율 절연막(35)을 제거하되, 상기 하부 금속 배선(33) 사이의 제1저유전율 절연막(35)이 과도식각되지 않도록 한다.
그 다음, 상기 크리닝 ( cleaning ) 공정으로 상기 플라즈마 식각공정시 유발된 폴리머를 제거한다.
도 2d를 참조하면, 전체표면상부에 식각장벽층(37)을 PECVD ( plasma enhanced chemical vapor depoaition ) 방법으로 형성한다.
이때, 상기 식각장벽층(37)은 유전상수가 약 4.5 정도인 SiC 를 이용하여 500 ∼ 1000 Å 두께로 형성한다.
그 다음, 상기 식각장벽층(37) 상부에 제2저유전율 절연막(39)을 형성한다. 이때, 상기 제2저유전율 절연막(39)은 공정능력과 소자의 성능에 따라 두께를 조절하여 회전도포 방법으로 형성한다.
그리고, 상기 제2저유전율 절연막(39)의 대기중 노출을 막기 위한 산화막(41)을 PECVD 방법으로 형성한다.
이때, 상기 산화막(41)은 유전상수가 약 4 정도인 산화물을 500 ∼ 1000 Å 두께로 형성한 것이다.
그 다음, 상기 산화막(41) 상부에 감광막패턴(43)을 형성한다. 이때, 상기 감광막패턴(43)은 비아콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
도 2e를 참조하면, 상기 감광막패턴(43)을 마스크로 하여 상기 산화막(41), 제2저유전율 절연막(39) 및 식각장벽층(37)을 식각하여 상기 하부 금속배선(33)을 노출시키는 비아콘택홀(45)을 형성한다. 이때, 각층의 식각 조건을 달리하여 과도식각을 억제하며 실시한다.
이때, 상기 산화막(41)의 식각공정은 1×1010ion/㎤ 의 중간 이온 밀도 ( medium ion density ) 를 갖는 장비에서 30 ∼ 50 mTorr 의 압력, 1300 ∼ 1700 와트 ( watt ) 의 전력, CF480 ∼ 120 sccm, Ar 200 ∼ 300 sccm, O215 ∼ 25 sccm 의 가스 플로우를 갖는 조건으로 실시된다.
상기 제2저유전율 절연막 식각공정은 비아콘택홀의 측벽 보호막이 형성되고, 식각장벽층인 SiC 막에서 식각정지 ( etch stop ) 현상이 유발되는 조건으로 실시한다. 먼저, C/F 비율이 높은 가스를 사용하여 폴리머를 다량 발생시키고, 저유전율 절연막과 식각장벽층인 SiC 의 식각선택비 개선을 위해 O2가스 대신 CO 가스를 조절하여 자유 불소를 제거하며, N2가스를 적용하여 폴리머 형성을 촉진시킴으로써 폴리머 발생을 유리하게 하여 비아콘택홀 측벽 보호막을 유지함과 동시에 저유전율 산화막과 식각장벽층의 식각 선택비 차이를 5 이상으로 증가시켜 식각 정지 현상을 유발한다. 여기서, 상기 식각 정지 현상이 유발되는 조건은 30 ∼ 50 mTorr 의 압력, 1300 ∼ 1600 와트 ( watt ) 의 전력, C4F810 ∼ 20 sccm, CO 150 ∼ 250 sccm, N2100 ∼ 150 sccm 의 가스 플로우를 갖는 조건으로 실시된다.
상기 식각장벽층(37)의 식각공정은 C/F 비율이 높은 가스를 사용하여 O2가스를 적절히 조절하여 저유전율 절연막의 비아콘택홀 측벽이 손상되지 않도록 실시한다. 여기서, 상기 식각장벽층(37) 식각공정의 조건은 40 ∼ 60 mTorr 의 압력, 200 ∼ 300 와트 ( watt ) 의 전력, C4F810 ∼ 20 sccm, O215 ∼ 25 sccm, Ar 100 ∼ 150 sccm 의 가스 플로우를 갖는 조건으로 실시된다.
그 다음, 상기 산화막(41) 상부의 감광막패턴(43)이 남아 있으면 제거한다.
도 2f를 참조하면, 상기 비아콘택홀(45)을 포함한 전체표면상부에 접착막/확산방지막인 Ti/TiN 막(47)을 형성한다.
이때, 상기 Ti/TiN 막(47)은 PECVD 방법으로 형성한다.
그 다음, 상기 비아콘택홀(45)을 매립하는 텅스텐층(49)을 전체표면상부에 형성한다.
후속공정으로 상기 텅스텐층(49)을 평탄화식각하여 콘택플러그(도시안됨)를 형성하고 이에 접속되는 상부 금속배선(도시안됨)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 다층 금속배선 형성방법은, 금속배선에 관계없이 일정한 인터 캐패시턴스를 유지하여 소자의 특성을 향상시킬 수 있고, 저유전율을 갖는 층간절연막을 형성하여 낮은 인터 캐패시턴스를 가질 수 있어 RC 딜레이를 개선할 수 있으며 보우잉 현상 및 금속성 폴리머의 유발을 방지할 수 있어 후속 공정을 용이하게 하여 소자의 특성 및 신뢰성을 향상시키는 동시에 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (12)

  1. 하부 금속배선이 형성된 반도체기판 상부에 제1 저유전율 절연막을 형성하고 이를 평탄화하여 상기 하부금속배선 상부로 소정두께 남기는 공정과,
    상기 하부금속배선 상부의 제1저유전율 절연막을 플라즈마식각하여 제거하는 공정과,
    상기 하부금속배선 및 상기 하부금속배선 간의 제1저유전율 절연막 상부에 식각장벽층을 형성하는 공정과,
    상기 식각장벽층 상부에 제2저유전율 절연막을 형성하는 공정과,
    상기 제2저유전율 절연막 상부에 산화막을 형성하는 공정과,
    비아콘택마스크를 이용한 사진식각공정으로 상기 산화막, 제2저유전율 절연막 및 식각장벽층을 식각하여 상기 하부금속배선을 노출시키는 비아콘택홀을 형성하는 공정과,
    상기 비아콘택홀을 포함한 전체표면상부에 접착막/확산방지막을 형성하는 공정과,
    상기 비아콘택홀을 매립하는 콘택플러그를 형성하고 이에 접속되는 상부금속배선을 형성하는 공정을 포함하는 반도체소자의 다층 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제1저유전율 절연막은 6000 ∼ 8000 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 다층 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 평탄화식각공정은 상기 제1저유전율 절연막을 CMP 하여 상기 하부 금속배선 상부로 1000 ∼ 2000 Å 두께만을 남기는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 식각공정은 1×1010ion/㎤ 의 낮은 이온 밀도 ( low ion density ) 를 갖는 장비에서 1000 ∼ 1500 mTorr 의 압력, 500 ∼ 800 와트 ( watt ) 의 전력, CHF350 ∼ 70 sccm, CF4100 ∼ 150 sccm, Ar 1000 ∼ 1500 sccm 의 가스 플로우를 갖는 조건으로 실시하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 식각장벽층은 SiC 막을 PECVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  6. 제 5 항에 있어서,
    상기 SiC 막을 500 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 산화막은 PECVD 방법으로 500 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 산화막의 식각공정은 1×1010ion/㎤ 의 중간 이온 밀도 ( medium ion density ) 를 갖는 장비에서 30 ∼ 50 mTorr 의 압력, 1300 ∼ 1700 와트 ( watt ) 의 전력, CF480 ∼ 120 sccm, Ar 200 ∼ 300 sccm, O215 ∼ 25 sccm 의 가스 플로우를 갖는 조건으로 실시하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 제2저유전율 절연막 식각공정은 저유전율 산화막과 식각장벽층의 식각 선택비 차이를 5 이상으로 증가시켜 식각 정지 현상을 유발하는 조건으로 실시하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  10. 제 9 항에 있어서,
    상기 식각 정지 현상이 유발되는 조건은 30 ∼ 50 mTorr 의 압력, 1300 ∼ 1600 와트 ( watt ) 의 전력, C4F810 ∼ 20 sccm, CO 150 ∼ 250 sccm, N2100 ∼ 150 sccm 의 가스 플로우를 갖는 조건인 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 식각장벽층의 식각공정은 40 ∼ 60 mTorr 의 압력, 200 ∼ 300 와트 ( watt ) 의 전력, C4F810 ∼ 20 sccm, O215 ∼ 25 sccm, Ar 100 ∼ 150 sccm 의 가스 플로우를 갖는 조건으로 실시하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 접착막/확산방지막은 Ti/TiN 막을 PECVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 다층 금속배선 형성방법.
KR10-2002-0001202A 2002-01-09 2002-01-09 반도체소자의 다층 금속배선 형성방법 Expired - Lifetime KR100419746B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0001202A KR100419746B1 (ko) 2002-01-09 2002-01-09 반도체소자의 다층 금속배선 형성방법
JP2002382343A JP4583706B2 (ja) 2002-01-09 2002-12-27 半導体素子の多層金属配線形成方法
TW091137867A TWI236094B (en) 2002-01-09 2002-12-30 Method for forming multi-layer metal line of semiconductor device
US10/330,057 US6815334B2 (en) 2002-01-09 2002-12-30 Method for forming multi-layer metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001202A KR100419746B1 (ko) 2002-01-09 2002-01-09 반도체소자의 다층 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20030060481A KR20030060481A (ko) 2003-07-16
KR100419746B1 true KR100419746B1 (ko) 2004-02-25

Family

ID=36648952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0001202A Expired - Lifetime KR100419746B1 (ko) 2002-01-09 2002-01-09 반도체소자의 다층 금속배선 형성방법

Country Status (4)

Country Link
US (1) US6815334B2 (ko)
JP (1) JP4583706B2 (ko)
KR (1) KR100419746B1 (ko)
TW (1) TWI236094B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235489B2 (en) * 2004-05-21 2007-06-26 Agere Systems Inc. Device and method to eliminate shorting induced by via to metal misalignment
US7067435B2 (en) * 2004-09-29 2006-06-27 Texas Instruments Incorporated Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP4543976B2 (ja) * 2005-03-16 2010-09-15 ヤマハ株式会社 接続孔形成法
US7317253B2 (en) * 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US20070238309A1 (en) * 2006-03-31 2007-10-11 Jun He Method of reducing interconnect line to line capacitance by using a low k spacer
KR100780596B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 콘택플러그 제조 방법
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
US8018023B2 (en) * 2008-01-14 2011-09-13 Kabushiki Kaisha Toshiba Trench sidewall protection by a carbon-rich layer in a semiconductor device
WO2013101204A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Self-enclosed asymmetric interconnect structures
US8785331B2 (en) * 2012-05-25 2014-07-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for replacing chlorine atoms on a film layer
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
KR102402761B1 (ko) 2015-10-30 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10461149B1 (en) 2018-06-28 2019-10-29 Micron Technology, Inc. Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US10475796B1 (en) * 2018-06-28 2019-11-12 Micron Technology, Inc. Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry
CN113140456B (zh) * 2020-01-19 2024-09-06 珠海格力电器股份有限公司 一种功率半导体芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116010A (ja) * 1995-10-23 1997-05-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5677239A (en) * 1992-12-15 1997-10-14 Nec Corporation Method for fabricating multi-level interconnection structure for semiconductor device
US5960310A (en) * 1996-12-20 1999-09-28 Samsung Electronics Co., Ltd. Polishing methods for forming a contact plug
KR20010037892A (ko) * 1999-10-20 2001-05-15 박종섭 반도체 소자의 금속배선 형성방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838992B2 (ja) * 1995-11-10 1998-12-16 日本電気株式会社 半導体装置の製造方法
JPH09237830A (ja) * 1996-02-28 1997-09-09 Sony Corp 半導体装置の製造方法
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
EP0893825A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. Planarization method with a multilayer for integrated semiconductor electronic devices
US6667553B2 (en) * 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6211063B1 (en) * 1999-05-25 2001-04-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned dual damascene structures
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6329281B1 (en) * 1999-12-03 2001-12-11 Agere Systems Guardian Corp. Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP2001308175A (ja) * 2000-04-21 2001-11-02 Nec Corp 半導体装置及びその製造方法
EP1284015A4 (en) * 2000-04-28 2005-07-20 Tokyo Electron Ltd SEMICONDUCTOR DEVICE WITH LOW DIELECTRIC FILM AND CORRESPONDING MANUFACTURING METHOD
JP4377040B2 (ja) * 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677239A (en) * 1992-12-15 1997-10-14 Nec Corporation Method for fabricating multi-level interconnection structure for semiconductor device
JPH09116010A (ja) * 1995-10-23 1997-05-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5960310A (en) * 1996-12-20 1999-09-28 Samsung Electronics Co., Ltd. Polishing methods for forming a contact plug
KR20010037892A (ko) * 1999-10-20 2001-05-15 박종섭 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
JP2003282709A (ja) 2003-10-03
TW200302550A (en) 2003-08-01
US20030129825A1 (en) 2003-07-10
KR20030060481A (ko) 2003-07-16
US6815334B2 (en) 2004-11-09
TWI236094B (en) 2005-07-11
JP4583706B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
KR100419746B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR20000008021A (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
KR20020076810A (ko) 반도체소자의 구리 배선 제조방법
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100457740B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100772073B1 (ko) 엠아이엠 캐패시터 제조방법
KR0172726B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100434716B1 (ko) 반도체소자의다층금속배선형성방법
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR100410810B1 (ko) 반도체장치의다층금속배선형성방법
KR100613385B1 (ko) 반도체 소자의 배선 형성방법
KR100313096B1 (ko) 다층 금속배선 형성 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR20010057681A (ko) 반도체 소자의 비아 홀 형성 방법
KR20030054853A (ko) 반도체 소자의 금속 배선 형성방법
KR19990003152A (ko) 반도체 소자의 제조 방법
KR20040000555A (ko) 반도체 소자의 층간 절연막 형성방법
KR20030045467A (ko) 반도체 소자의 다층 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020109

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070122

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080118

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090116

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100121

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110117

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20120120

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130122

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20140116

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150116

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160119

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170117

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180116

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20190117

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20220709

Termination category: Expiration of duration